半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。一示例方法可以包括：在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模形成源區(qū)和漏區(qū)之一；在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個；去除第二掩蔽層的一部分，所述一部分靠近所述源區(qū)和漏區(qū)中另一個；以及形成第一柵介質(zhì)層和浮柵層；在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成掩模層，并以該掩模層為掩模，對浮柵層進(jìn)行構(gòu)圖，然后去除掩模層；以及形成第二柵介質(zhì)層，并在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的尺寸越來越小，短溝道效應(yīng)愈加明顯。為此，提出了使用包括高K柵介質(zhì)和金屬柵導(dǎo)體的柵堆疊。為避免柵堆疊的性能退化，包括這種柵堆疊的半導(dǎo)體器件通常利用替代柵工藝來制造。替代柵工藝涉及在柵側(cè)墻之間限定的孔隙中形成高K柵介質(zhì)和金屬柵導(dǎo)體。然而，由于器件尺寸的縮小，要在如此小的孔隙中形成高K柵介質(zhì)和金屬導(dǎo)體越來越困難。

【發(fā)明內(nèi)容】

[0003]本公開的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法。
[0004]根據(jù)本公開的一個方面，提供了一種制造半導(dǎo)體器件的方法，包括:在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模形成源區(qū)和漏區(qū)之一；在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個；去除第二掩蔽層的一部分，所述一部分靠近所述源區(qū)和漏區(qū)中另一個；以及形成第一柵介質(zhì)層和浮柵層；在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成掩模層，并以該掩模層為掩模，對浮柵層進(jìn)行構(gòu)圖，然后去除掩模層；以及形成第二柵介質(zhì)層，并在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
[0005]根據(jù)本公開的另一方面，提供了一種制造半導(dǎo)體器件，包括:襯底；以及在襯底上形成的源區(qū)和漏區(qū)以及柵堆疊，其中，所述柵堆疊包括:第一柵介質(zhì)；浮柵層；第二柵介質(zhì)；和柵導(dǎo)體，所述柵導(dǎo)體以側(cè)墻形式形成于位于柵堆疊一側(cè)的電介質(zhì)層或者柵側(cè)墻的側(cè)壁上，其中，浮柵層被構(gòu)圖為限于柵導(dǎo)體在所述一側(cè)的側(cè)壁與所述電介質(zhì)層或者柵側(cè)墻的側(cè)壁之間以及柵導(dǎo)體的底面與襯底的表面之間的空間內(nèi)。
【專利附圖】

【附圖說明】
[0006]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0007]圖1-11是示出了根據(jù)本公開實施例的制造半導(dǎo)體器件流程的示意圖；
[0008]圖12-19是示出了根據(jù)本公開另一實施例的制造半導(dǎo)體器件流程的示意圖；
[0009]圖20-22是示出了根據(jù)本公開另一實施例的制造半導(dǎo)體器件流程的示意圖；
[0010]圖23是示出了根據(jù)本公開另一實施例的半導(dǎo)體器件的示意圖；以及
[0011]圖24-28是示出了根據(jù)本公開另一實施例的制造半導(dǎo)體器件的部分流程的示意圖。
【具體實施方式】[0012]以下，將參照附圖來描述本公開的實施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0013]在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。
[0014]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。
[0015]在常規(guī)工藝中，在利用“偽”柵堆疊以及該偽柵堆疊兩側(cè)的側(cè)墻在襯底中制造出源區(qū)和漏區(qū)之后，保留兩側(cè)的側(cè)墻而在側(cè)墻之間限定出孔隙，通過填充孔隙來形成真正的柵堆疊。與此不同，在本公開中，提出了一種“替代側(cè)墻”工藝。在形成源區(qū)和漏區(qū)之后，保留位于源區(qū)和漏區(qū)之一一側(cè)存在的材料層，并在該保留的材料層的側(cè)壁上以側(cè)墻的形式形成柵堆疊(特別是，柵導(dǎo)體)。從而可以在較大的空間(具體地，大致為柵區(qū)+源區(qū)和漏區(qū)中另一個的區(qū)域)上來形成柵堆疊，相比于僅在側(cè)墻之間的小孔隙中形成柵堆疊的常規(guī)工藝，可以使得工藝更加容易進(jìn)行。
[0016]根據(jù)本發(fā)明的實施例，可以利用掩蔽層來在襯底上的有源區(qū)中形成源區(qū)和漏區(qū)。具體地，例如可以利用第一掩蔽層來掩蔽有源區(qū)，露出有源區(qū)的一部分，可以對該部分進(jìn)行處理以形成源區(qū)和漏區(qū)之一。另外，可以利用第二掩蔽層來掩蔽有源區(qū)，露出有源區(qū)的另一部分，可以對該另一部分進(jìn)行處理以形成源區(qū)和漏區(qū)中另一個。
[0017]第一和第二掩蔽層可以按各種方式來形成，只要它們能夠掩蔽有源區(qū)并露出有源區(qū)的相應(yīng)部分，從而在源/漏形成工藝中充當(dāng)掩模。另外，第二掩蔽層可以包括第一掩蔽層的一部分。
[0018]在如上所述形成源區(qū)和漏區(qū)之后，可以對第二掩蔽層進(jìn)行構(gòu)圖，以去除第二掩蔽層的一部分，從而進(jìn)一步露出有源區(qū)的又一部分?？梢栽诼冻龅脑撚忠徊糠稚蟻硇纬蓶哦询B。例如，柵堆疊可以通過側(cè)墻工藝來形成。為了便于第二掩蔽層的構(gòu)圖，第二掩蔽層優(yōu)選地包括由不同材料構(gòu)成的若干部分，這些部分中的至少一些相對于彼此可以具有刻蝕選擇性，從而可以選擇性去除其中的一些部分。
[0019]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0020]首先，參照圖1-11，描述根據(jù)本公開一實施例的制造半導(dǎo)體器件的流程。
[0021]如圖1所示，提供襯底100。該襯底100可以是各種形式的襯底，例如但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進(jìn)行描述。在襯底100上，可以形成有淺溝槽隔離(STI)102，用以隔離單獨器件的有源區(qū)。STI 102例如可以包括氧化物(例如，氧化硅)。這里需要指出的是，在以下描述的示例中，為方便說明，僅描述了形成單個器件的情況。但是本公開不局限于此，而是可以應(yīng)用于形成兩個或更多器件的情況。[0022]接下來，如圖2所示，可選地在襯底100的表面上例如通過淀積形成一薄氧化物層(例如，氧化硅)104。該氧化物層104例如具有5-10nm的厚度，可以在隨后用來形成界面層(IL)。在襯底100上(在形成氧化物層104的情況下，在氧化物層104的表面上)例如通過淀積形成厚度約為100-200nm的第一子掩蔽層106。例如，第一子掩蔽層106可以包括氮化物(例如，氮化硅)，且可以通過例如反應(yīng)離子刻蝕(RIE)被構(gòu)圖為覆蓋有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的源區(qū)或漏區(qū))。
[0023]在形成氧化物層104的情況下，如圖3所示，可以相對于第一子掩蔽層106(例如，氮化物)和襯底100 (例如，體Si)，選擇性刻蝕氧化物層104，以形成例如厚度約為0.5-lnm的IL 108。這里，為了圖示方便，并沒有示出IL 108的厚度與氧化物層104的厚度之間的差異。
[0024]另外,如圖3所不,在第一子掩蔽層106的側(cè)壁上形成第一側(cè)墻112。例如,該第一側(cè)墻112被形成為具有約15nm-60nm的寬度，以覆蓋有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的柵區(qū))。第一側(cè)墻112例如可以包括多晶硅或非晶硅。存在多種手段來形成側(cè)墻，在此不對側(cè)墻的形成進(jìn)行詳細(xì)描述。
[0025]這樣，第一子掩蔽層106和第一側(cè)墻112 (構(gòu)成上述的“第一掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，這可以如下進(jìn)行。
[0026]具體地,如圖3 (其中的豎直箭頭)所示,可以進(jìn)行延伸區(qū)(extension)注入，以形成延伸區(qū)116。例如，對于P型器件，可以通過注入P型雜質(zhì)如In、BF2或B ;對于η型器件，可以通過注入η型雜質(zhì)如As或P，來形成延伸區(qū)。這里需要指出的是，圖3中的虛線框116僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實際上，延伸區(qū)116的形狀由注入工藝決定，并且可能沒有明確的邊界。另外，為了優(yōu)化性能，可以在延伸區(qū)注入之前，進(jìn)行暈圈(halo)注入，如圖3中的傾斜箭頭所示。例如，對于P型器件，可以通過注入η型雜質(zhì)如As或P ;對于η型器件,可以通過注入P型雜質(zhì)如IruBF2或B,來形成暈圈(未示出)。
[0027]然后，如圖4中的箭頭所示，可以進(jìn)行(傾斜)源/漏注入，形成源/漏注入?yún)^(qū)118。對于P型器件，可以通過注入P型雜質(zhì)如IruBF2或B ;對于η型器件，可以通過注入η型雜質(zhì)如As或P，來形成源/漏注入?yún)^(qū)。這里需要指出的是，圖4中的虛線框118僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實際上，源/漏注入?yún)^(qū)118的形狀由注入工藝決定，并且可能沒有明確的邊界。
[0028]接下來，如圖5所示，在襯底100上形成第二子掩蔽層120，以至少覆蓋上述形成的源區(qū)和漏區(qū)之一。第二子掩蔽層120例如可以包括氧化物(如氧化硅)。然后可以進(jìn)行平坦化處理例如化學(xué)機(jī)械拋光(CMP),以露出第一掩蔽層(第一子掩蔽層106、第一側(cè)墻112),以便隨后進(jìn)行處理。
[0029]隨后，如圖6所示，可以通過相對于第一側(cè)墻112 (例如，多晶硅或非晶硅)以及第二子掩蔽層120、氧化物層104 (例如，氧化硅)，選擇性刻蝕第一子掩蔽層106 (例如，氮化硅)，以去除第一掩蔽層106。這種選擇性刻蝕例如可以通過熱磷酸來進(jìn)行。
[0030]此時，如圖6所示，第二子掩蔽層120和第一側(cè)墻112(構(gòu)成上述的“第二掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個。例如，這可以如下進(jìn)行。[0031]具體地,如圖6所示,可以進(jìn)行延伸區(qū)(extension)注入，以形成延伸區(qū)124。例如，對于P型器件，可以通過注入P型雜質(zhì)如IruBF2或B ;對于η型器件，可以通過注入η型雜質(zhì)如As或P,來形成延伸區(qū)。這里需要指出的是，圖6中的虛線框124僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實際上，延伸區(qū)124的形狀由注入工藝決定，并且可能沒有明確的邊界。另外，為了優(yōu)化性能，可以在延伸區(qū)注入之前，進(jìn)行暈圈(halo)注入。例如，對于P型器件，可以通過注入η型雜質(zhì)如As或P ;對于η型器件，可以通過注入P型雜質(zhì)如IruBF2或B，來形成暈圈(未示出)。然后，可以進(jìn)行(傾斜)源/漏注入，形成源/漏注入?yún)^(qū)126。對于P型器件，可以通過注入P型雜質(zhì)如In、BF2或B ;對于η型器件，可以通過注入η型雜質(zhì)如As或P，來形成源/漏注入?yún)^(qū)。這里需要指出的是，圖6中的虛線框126僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實際上，源/漏注入?yún)^(qū)126的形狀由注入工藝決定，并且可能沒有明確的邊界。
[0032]接下來，如圖7所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)128。然后，可以通過選擇性刻蝕，去除第一側(cè)墻112。例如，第一側(cè)墻112(例如，多晶硅或非晶硅)可以通過TMAH溶液來選擇性去除。這樣，就在第二子掩蔽層120的一側(cè)留下了較大的空間(大致對應(yīng)于柵區(qū)+源區(qū)和漏區(qū)中另一個的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。
[0033]然后，可以如下來形成柵堆疊。具體地，如圖8所示，例如可以通過淀積形成第一柵介質(zhì)層142。例如，第一柵介質(zhì)層142可以包括高K柵介質(zhì)材料如HfO2，厚度可以為約2-4nm?？蛇x地，在形成第一柵介質(zhì)層142之前，可以重構(gòu)IL。例如，如以上參考附圖3所述，可以通過對氧化物層104進(jìn)行選擇性刻蝕，來形成IL(未示出)。在第一柵介質(zhì)層142上，例如可以通過淀積形成浮柵層144。浮柵層144可以包括金屬柵導(dǎo)體材料如T1、Co、N1、Al、W及其合金等，或者金屬性材料如TiN等。
[0034]根據(jù)本公開的實施例，為了防止浮柵層144與其他部件之間不希望的電接觸(例如，與隨后可能在柵堆疊上方形成的接觸部之間的電接觸)，可以對浮柵層144按如下方式進(jìn)行構(gòu)圖。具體地，如圖8所示，首先在浮柵層144上例如通過淀積形成一掩模層146。該掩模層146例如可以包括多晶硅或非晶硅。然后，如圖9所示，例如可以通過RIE，對該掩模層146進(jìn)行選擇性刻蝕，從而將其構(gòu)圖為側(cè)墻形式的掩模。然后，以該側(cè)墻形式的掩模層146為掩模，對浮柵層144進(jìn)行選擇性刻蝕?？蛇x地，還可以進(jìn)一步對第一柵介質(zhì)層142進(jìn)行選擇性刻蝕(不是必須的)。
[0035]在對浮柵層144進(jìn)行構(gòu)圖之后，如圖10所示，可以去除掩模層146。例如，這可以通過TMAH溶液，相對于浮柵層144 (例如，TiN)和第一柵介質(zhì)層142 (例如，HfO2)，選擇性刻蝕掩模層146(例如，多晶硅或非晶硅)來實現(xiàn)。然后，例如可以通過淀積，形成第二柵介質(zhì)層130。在第二柵介質(zhì)層130上，可以形成柵導(dǎo)體層134。例如，第二柵介質(zhì)層130可以包括高K柵介質(zhì)材料如HfO2,厚度可以為約2-4nm ;柵導(dǎo)體層134可以包括金屬柵導(dǎo)體材料如T1、Co、N1、Al、W及其合金等。
[0036]優(yōu)選地，在第二柵介質(zhì)層130和柵導(dǎo)體134之間還可以形成功函數(shù)調(diào)節(jié)層132。功函數(shù)調(diào)節(jié)層 132 例如可以包括 TaC、TiN、TaTbN, TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTa,NiTa, MoN、TiSiN、TiCN、TaAlC、TiAIN、TaN、PtS1、Ni3S1、Pt、Ru、Ir、Mo、HfRu、RuOx 及其組合，厚度可以約為2-10nm。[0037]然后，如圖11所示，可以對柵導(dǎo)體層134進(jìn)行構(gòu)圖，以形成側(cè)墻形式的柵導(dǎo)體。例如，可以通過控制側(cè)墻形成工藝中的參數(shù)如淀積厚度、RIE參數(shù)等，使得所形成的側(cè)墻形式的柵導(dǎo)體134基本上位于下方已經(jīng)形成的源區(qū)和漏區(qū)之間。
[0038]在形成柵導(dǎo)體之后，可以以柵導(dǎo)體為掩模，依次對功函數(shù)調(diào)節(jié)層132、第二柵介質(zhì)層130、第一柵介質(zhì)層142中一層或多層進(jìn)行構(gòu)圖(不是必須的)，例如RIE。在圖11的示例中，僅示出了以柵導(dǎo)體為掩模，對功函數(shù)調(diào)節(jié)層132進(jìn)行構(gòu)圖的情況。
[0039]在此需要指出，由于側(cè)墻的尺寸(部分地)依賴于該側(cè)墻所形成于的側(cè)壁高度，在相同或相似的工藝條件下，側(cè)墻形式的柵導(dǎo)體134(參見圖11)通常略大于或幾乎等于側(cè)墻形式的掩模層146 (參見圖9)。因此，利用側(cè)墻形式的掩模層146刻蝕得到的浮柵層144 一般不會延伸超出側(cè)墻形式的柵導(dǎo)體134，從而能夠確保浮柵層144可靠地夾于第一柵介質(zhì)層140和第二柵介質(zhì)層130 (即便它們以柵導(dǎo)體134為掩模進(jìn)行構(gòu)圖)之間，從而可以可靠地避免不希望的電接觸。
[0040]隨后，可以通過淀積形成層間電介質(zhì)層，并進(jìn)行平坦化處理如CMP。層間電介質(zhì)層可以包括氧化物(例如，氧化硅)、氮化物或其組合。然后，可以形成接觸部等外圍部件，在此不再贅述。
[0041]這樣，就得到了根據(jù)本公開的示例半導(dǎo)體器件。如圖11所示，該半導(dǎo)體器件可以包括在襯底上形成的源區(qū)和漏區(qū)(128)以及柵堆疊(142，140，130，132，134)。柵堆疊，尤其是其中的柵導(dǎo)體134，以側(cè)墻的形式形成于柵堆疊一側(cè)(圖9中的左側(cè))的掩蔽層(或者說，電介質(zhì)層)120的側(cè)壁上。由于柵堆疊中包括浮柵層144，因此該半導(dǎo)體器件可以用作一種閃存器件。
[0042]如上所述，浮柵層144 一般不會延伸超出側(cè)墻形式的柵導(dǎo)體134。也就是說，浮柵層處于柵導(dǎo)體134與掩蔽層120的相對側(cè)面之間以及柵導(dǎo)體134的底面與襯底100的表面之間的空間內(nèi)。更具體來說，浮柵層144可以包括在柵導(dǎo)體134和掩蔽層120的側(cè)壁之間延伸的縱向部分以及在柵導(dǎo)體134和襯底的表面之間延伸的橫向部分。優(yōu)選地，縱向部分的頂端低于柵導(dǎo)體134在掩蔽層120 —側(cè)的頂面,橫向部分的頂端相對于柵導(dǎo)體134在與掩蔽層120相反一側(cè)的端面凹進(jìn)。
[0043]根據(jù)本公開的另一示例，在掩蔽層120的側(cè)壁與第一柵介質(zhì)層142之間，還可以存在一電介質(zhì)側(cè)墻(未示出)。例如，該電介質(zhì)側(cè)墻可以是在去除第一側(cè)墻112 (參見以上結(jié)合圖7的描述)之后，在第二子掩蔽層120的側(cè)壁上另外形成的。例如，該電介質(zhì)側(cè)墻可以包括氮化物(例如，氮化硅)，其厚度可以為5-20nm。或者，該電介質(zhì)側(cè)墻例如可以是在去除第一側(cè)墻112 (參見以上結(jié)合圖7的描述)的過程中，通過保留第一側(cè)墻112的一部分而形成的?；蛘?，該電介質(zhì)側(cè)墻例如可以是形成在第一側(cè)墻112的側(cè)壁上(參見圖4)，然后在該電介質(zhì)側(cè)墻的側(cè)壁上再形成第二子掩蔽層120 (參見圖5)。
[0044]接下來，參照圖12-19，描述根據(jù)本公開另一實施例的制造半導(dǎo)體器件的流程。圖12-19與圖1-11中相似的附圖標(biāo)記表示相似的部件。在以下描述中，主要說明該實施例與上述實施例之間的不同。
[0045]如圖12所示，提供襯底1000，該襯底1000上可以形成有STI1002。在襯底1000的表面上，可選地可以形成薄氧化物層1004。關(guān)于襯底1000和氧化物層1004的詳情，可以參見以上結(jié)合圖1-2對于襯底100和氧化物層104的描述。[0046]在襯底1000上(在形成氧化物層1004的情況下，在氧化物層1004的表面上)例如通過淀積形成厚度約為100-200nm的第一子掩蔽層1006。例如,第一子掩蔽層1006可以包括氮化物(例如，氮化硅)，且可以通過例如RIE被構(gòu)圖為覆蓋有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的源區(qū)或漏區(qū))。
[0047]根據(jù)本公開的一個實施例，為更好地控制短溝道效應(yīng)以及抑制帶間泄露，如圖12所示，可以第一子掩蔽層1006為掩模，通過離子注入(圖中箭頭所示)，形成超陡后退阱(SSRff) 1010。例如，對于P型器件，可以通過注入η型雜質(zhì)如As、P或Sb ;對于η型器件，可以通過注入P型雜質(zhì)如IruBF2或B，來形成SSRW。這里需要指出的是，圖12中的虛線框1010僅僅是為了圖示方便而示出為規(guī)則的矩形形狀。實際上，SSRff 1010的形狀由注入工藝決定，并且可能沒有明確的邊界。
[0048]隨后，如圖13所示，在第一子掩蔽層1006的側(cè)壁上形成第一子側(cè)墻1012。例如，該第一子側(cè)墻1012被形成為具有約5-50nm的寬度，以覆蓋有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的柵區(qū))。第一子側(cè)墻1012例如可以包括多晶硅或非晶硅。在第一子側(cè)墻1012的側(cè)壁上，可以形成第二子側(cè)墻1014。例如，第二子側(cè)墻1014可以包括氧化物(例如，氧化硅)，其尺寸可以與半導(dǎo)體器件的柵側(cè)墻相對應(yīng)(例如，寬度為約5-20nm)。存在多種手段來形成側(cè)墻，在此不對側(cè)墻的形成進(jìn)行詳細(xì)描述。
[0049]這樣，第一子側(cè)墻1012和第二子側(cè)墻1014(構(gòu)成“第一側(cè)墻”)以及第一子掩蔽層1006(構(gòu)成“第一掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，可以利用以上結(jié)合圖3和4所述的工藝，形成暈圈(未示出)、延伸區(qū)1016和源/漏注入?yún)^(qū)1018。關(guān)于暈圈、延伸區(qū)1016和源/漏注入?yún)^(qū)1018的詳情，可以參見以上結(jié)合圖3和4的描述。
[0050]接下來，如圖14所示，在襯底上形成第二子掩蔽層1020，以至少覆蓋上述形成的源區(qū)和漏區(qū)之一。第二子掩蔽層1020例如可以包括氧化物(例如，氧化硅)。然后可以進(jìn)行平坦化處理例如CMP，以露出第一子掩蔽層1006、第一側(cè)墻(包括第一子側(cè)墻1012和第二子側(cè)墻1014)，以便隨后進(jìn)行處理(如以上結(jié)合圖5所述)。
[0051]然后，如圖15所示，可以通過選擇性刻蝕，去除第一子掩蔽層1006(如以上結(jié)合圖6所述)。然后，可以在第一子側(cè)墻1012的側(cè)壁上形成第二側(cè)墻1022。例如，第二側(cè)墻1022可以包括氮化物(如，氮化硅)，其尺寸可以與半導(dǎo)體器件的柵側(cè)墻相對應(yīng)(例如，寬度為約5_20nm)。
[0052]這樣，如圖15所示，第二子掩蔽層1020、第一側(cè)墻(包括第一子側(cè)墻1012和第二子側(cè)墻1014)和第二側(cè)墻1022(構(gòu)成“第二掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個。例如，可以利用以上結(jié)合圖6所述的工藝，形成暈圈(未示出)、延伸區(qū)1024和源/漏注入?yún)^(qū)1026。關(guān)于暈圈、延伸區(qū)1024和源/漏注入?yún)^(qū)1026的詳情，可以參見以上結(jié)合圖6的描述。
[0053]接下來，如圖16所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)1028。
[0054]隨后，可以通過選擇性刻蝕，去除第二側(cè)墻1022和第一側(cè)墻的一部分(具體地，第一子側(cè)墻1012)，使得留下第二子側(cè)墻1014。例如，第二側(cè)墻1022(例如，氮化硅)可以通過熱磷酸來選擇性去除，第一子側(cè)墻1012(例如，多晶硅或非晶硅)可以通過TMAH溶液來選擇性去除。這樣，就在第二子側(cè)墻1014的一側(cè)留下了較大的空間(大致對應(yīng)于柵區(qū)+所述源區(qū)和漏區(qū)中另一個的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。
[0055]然后，如圖17所示，可以依次形成第一柵介質(zhì)層1042和浮柵層1044，并形成側(cè)墻形式的掩模層1046(如以上結(jié)合圖8和9所述)。以該側(cè)墻形式的掩模層1046為掩模，對浮柵層1044進(jìn)行選擇性刻蝕。之后，可以去除掩模層1046。
[0056]接下來，如圖18所示，進(jìn)一步形成第二柵介質(zhì)層1030、功函數(shù)調(diào)節(jié)層1032以及側(cè)墻形式的柵導(dǎo)體1034(如以上結(jié)合圖10和11所述)，以完成柵堆疊。在圖18所示的示例中，還以柵導(dǎo)體1034為掩模，進(jìn)一步對功函數(shù)調(diào)節(jié)層1032進(jìn)行了刻蝕。
[0057]此后，如圖19所示，可以通過淀積形成層間電介質(zhì)層1036，并進(jìn)行平坦化處理如CMP。層間電介質(zhì)層1036可以包括氧化物(例如，氧化硅)、氮化物或其組合。
[0058]然后，可以形成與源區(qū)和漏區(qū)相對應(yīng)的接觸部1040。接觸部1040例如可以包括金屬如W、Cu等。根據(jù)一實施例，為了增強(qiáng)接觸，還可以在源區(qū)和漏區(qū)中形成金屬硅化物層1038，從而接觸部1040通過金屬硅化物層1038與源區(qū)和漏區(qū)接觸。金屬硅化物層1038例如可以包括NiPtSi。存在多種手段來形成金屬硅化物層1038和接觸部1040，在此不再贅述。
[0059]這樣，就得到了根據(jù)本公開的示例半導(dǎo)體器件。如圖19所示，該半導(dǎo)體器件可以包括在襯底上形成的源區(qū)和漏區(qū)(1028)以及柵堆疊(1042，1044，1030，1032，1034)。柵堆疊的一側(cè)(圖17中的左側(cè))，存在第二子側(cè)墻1014。柵堆疊，尤其是其中的柵導(dǎo)體1034，以側(cè)墻的形式形成于第二子側(cè)墻(或者說，柵側(cè)墻)1014的側(cè)壁上。該半導(dǎo)體器件可以包括非對稱的SSRW 1010，該SSRW 1010大致在柵堆疊下方的半導(dǎo)體襯底中延伸，并延伸到柵堆疊一側(cè)的源/漏區(qū)。浮柵層1044被第一柵介質(zhì)層1042和第二柵介質(zhì)層1030包封，從而可以避免不希望的電接觸。
[0060]以下，參照圖20-22，描述根據(jù)本公開另一實施例的制造半導(dǎo)體器件的流程。圖20-22與圖1-11中相似的附圖標(biāo)記表示相似的部件。在以下描述中，主要說明該實施例與上述實施例之間的不同。
[0061]如圖20所示，提供襯底200，該襯底200上可以形成有STI 202。在襯底200的表面上，可選地可以形成薄氧化物層204。關(guān)于襯底200和氧化物層204的詳情，可以參見以上結(jié)合圖1-2對于襯底100和氧化物層104的描述。
[0062]在襯底200上(在形成氧化物層204的情況下，在氧化物層204的表面上)例如通過淀積形成厚度約為100-200nm的第一掩蔽層206。例如,第一掩蔽層206可以包括氮化物(例如，氮化硅)，且可以通過例如RIE被構(gòu)圖為露出有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的源區(qū)或漏區(qū))。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，可以利用以上結(jié)合圖3和4所述的工藝，形成暈圈(未示出)、延伸區(qū)216和源/漏注入?yún)^(qū)218。關(guān)于暈圈、延伸區(qū)216和源/漏注入?yún)^(qū)218的詳情，可以參見以上結(jié)合圖3和4的描述。
[0063]接下來，如圖21所示，在襯底上形成第二子掩蔽層220，以至少覆蓋與上述形成的源區(qū)和漏區(qū)之一。第二子掩蔽層220例如可以包括氧化物(例如，氧化硅)。然后可以進(jìn)行平坦化處理例如CMP，以露出第一掩蔽層206，以便通過選擇性刻蝕，去除第一掩蔽層206。然后，在第二子掩蔽層220的側(cè)壁上形成第一側(cè)墻212。例如，該第一側(cè)墻212被形成為具有約15nm-60nm的寬度，以覆蓋有源區(qū)的一部分(該部分大致對應(yīng)于隨后形成的柵區(qū))。第一側(cè)墻212例如可以包括多晶硅或非晶硅。
[0064]這樣，第二子掩蔽層220和第一側(cè)墻212 (構(gòu)成“第二掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個。例如，可以利用以上結(jié)合圖6所述的工藝，形成暈圈(未示出)、延伸區(qū)224和源/漏注入?yún)^(qū)226。關(guān)于暈圈、延伸區(qū)224和源/漏注入?yún)^(qū)226的詳情，可以參見以上結(jié)合圖6的描述。
[0065]接下來，如圖22所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)228。
[0066]隨后，可以通過選擇性刻蝕，去除第一側(cè)墻212。例如，第一側(cè)墻212 (例如，多晶硅或非晶硅)可以通過TMAH溶液來選擇性去除。這樣，就在第二子掩蔽層220的一側(cè)留下了較大的空間(大致對應(yīng)于柵區(qū)+所述源區(qū)和漏區(qū)中另一個的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。例如，可以依次形成第一柵介質(zhì)層242、浮柵層244、第二柵介質(zhì)層230、功函數(shù)調(diào)節(jié)層232以及側(cè)墻形式的柵導(dǎo)體234 (如以上結(jié)合圖8-11所述)。在此，浮柵層244同樣可以利用側(cè)墻形式的掩模來刻蝕。圖20所示的器件與圖11所示的器件在結(jié)構(gòu)上基本—致。
[0067]盡管在對圖20-22所示的實施例進(jìn)行描述時并未提及IL，但是可以如上述實施例一樣進(jìn)行形成IL的工藝。
[0068]圖23是示出了根據(jù)本公開另一實施例的半導(dǎo)體器件的示意圖。圖23所示的半導(dǎo)體器件與圖22所示的半導(dǎo)體器件的不同之處在于:柵堆疊，尤其是其中的柵導(dǎo)體234，以側(cè)墻的形式形成于柵堆疊一側(cè)(圖23中的左側(cè))的第二側(cè)墻214的側(cè)壁上。
[0069]圖23所示的器件可以按以上結(jié)合圖20-22所述的工藝來制造。其中，第二側(cè)墻214例如可以是在去除第一側(cè)墻212 (參見以上結(jié)合圖22的描述)之后，在第二子掩蔽層220的側(cè)壁上另外形成的。例如，該第二側(cè)墻214可以包括氮化物(例如，氮化硅)，其厚度可以為5-20nm?；蛘?，第二側(cè)墻214例如可以是在去除第一掩蔽層206 (參見以上結(jié)合圖21的描述)的過程中，通過保留第一掩蔽層206的一部分而形成的?；蛘?，第二側(cè)墻214可以形成在第二子掩蔽層220的側(cè)壁上，然后在第二側(cè)墻214的側(cè)壁上形成第一側(cè)墻212 (參見圖21)。
[0070]以下，參照圖24?28，描述根據(jù)本公開另一實施例的制造半導(dǎo)體器件的流程。圖24-28與圖1-11中相似的附圖標(biāo)記表示相似的部件。在以下描述中，主要說明該實施例與上述實施例之間的不同。
[0071]如圖24所示，提供襯底2000，該襯底2000上可以形成有STI2002。在襯底2000的表面上，可選地可以形成薄氧化物層2004。關(guān)于襯底2000和氧化物層2004的詳情，可以參見以上結(jié)合圖1-2對于襯底100和氧化物層104的描述。
[0072]在襯底2000上(在形成氧化物層2004的情況下，在氧化物層2004的表面上)例如通過淀積形成厚度約為100-200nm的第一子掩蔽層2006。例如，第一子掩蔽層2006可以包括氮化物(例如，氮化硅)。在第一子掩蔽層2006的側(cè)壁上，可以形成第一子側(cè)墻2014。例如，第一子側(cè)墻2014可以包括氧化物(例如，氧化硅)，其尺寸可以與半導(dǎo)體器件的柵側(cè)墻相對應(yīng)(例如，寬度為約5-20nm)。這樣，第一子掩蔽層2006和第一子側(cè)墻2014(構(gòu)成“第一掩蔽層”)露出有源區(qū)的一部分(大致對應(yīng)于隨后形成的源區(qū)或漏區(qū))。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)之一。例如，可以利用以上結(jié)合圖3和4所述的工藝，形成暈圈(未示出)、延伸區(qū)2016和源/漏注入?yún)^(qū)2018。關(guān)于暈圈、延伸區(qū)2016和源/漏注入?yún)^(qū)2018的詳情，可以參見以上結(jié)合圖3和4的描述。
[0073]接下來，如圖25所示，在襯底上形成第二子掩蔽層2020，以至少覆蓋與上述形成的源區(qū)和漏區(qū)之一。第二子掩蔽層2020例如可以包括氧化物(例如，氧化硅)。然后可以進(jìn)行平坦化處理例如CMP，以露出第一子掩蔽層2006、第一子側(cè)墻2014，之后通過選擇性刻蝕，去除第一子掩蔽層2006。
[0074]根據(jù)本公開的一實施例，為更好地控制短溝道效應(yīng)以及抑制帶間泄露，如圖25所示，可以第二子掩蔽層2020和第一子側(cè)墻2014為掩模，通過離子注入，形成SSRW 2010。關(guān)于SSRW 2010的詳情，可以參見以上結(jié)合圖12的描述。
[0075]然后，如圖26所示，在第一子側(cè)墻2014的側(cè)壁上形成第二子側(cè)墻2012。第二子側(cè)墻2012被形成為具有約5-50nm的寬度，以覆蓋有源區(qū)的一部分(大致對應(yīng)于隨后形成的柵區(qū))。第二子側(cè)墻2012例如可以包括多晶硅或非晶硅。在第二子側(cè)墻2012的側(cè)壁上，可以形成第三子側(cè)墻2022。例如，第三子側(cè)墻2022可以包括氮化物(例如，氮化硅)，其尺寸可以與半導(dǎo)體器件的柵側(cè)墻相對應(yīng)(例如，寬度為約5-20nm)。這樣，第二掩蔽層2020、第一子側(cè)墻214、第二子側(cè)墻2012和第三子側(cè)墻2022(構(gòu)成“第二掩蔽層”)露出了有源區(qū)的一部分。此時，可以進(jìn)行源/漏形成工藝，來在該露出的有源區(qū)部分中形成源區(qū)和漏區(qū)中另一個。例如，可以利用以上結(jié)合圖6所述的工藝，形成暈圈(未示出)、延伸區(qū)2024和源/漏注入?yún)^(qū)2026。關(guān)于暈圈、延伸區(qū)2024和源/漏注入?yún)^(qū)2026的詳情，可以參見以上結(jié)合圖6的描述。
[0076]接下來，如圖27所示，可以進(jìn)行退火處理例如尖峰退火、激光退火、快速退火等，以激活注入的雜質(zhì)，形成最終的源/漏區(qū)2028。
[0077]隨后，可以通過選擇性刻蝕，去除第二子側(cè)墻2012和第三子側(cè)墻2022，使得留下第一子側(cè)墻2014。例如，第二子側(cè)墻2012 (例如，多晶硅或非晶硅)可以通過TMAH溶液來選擇性去除，第三子側(cè)墻2022(例如，氮化硅)可以通過熱磷酸來選擇性去除。這樣，就在第一子側(cè)墻2014的一側(cè)留下了較大的空間(大致對應(yīng)于柵區(qū)+所述源區(qū)和漏區(qū)中另一個的區(qū)域)，從而可以容易地進(jìn)行柵堆疊的形成。
[0078]接下來的操作可以與圖17-18所示的操作相同，在此不再贅述。例如，形成柵堆疊(包括第一柵介質(zhì)層2042、浮柵層2044、第二柵介質(zhì)層2030、功函數(shù)調(diào)節(jié)層2032和側(cè)墻形式的柵導(dǎo)體2034)。浮柵層2044可以利用側(cè)墻形式的掩模來刻蝕。得到的器件與圖18所示的器件也基本上類似，除了 SSRW 2010偏向不同一側(cè)之外。
[0079]盡管在對圖24-28所示的實施例進(jìn)行描述時并未提及IL，但是可以如上述實施例一樣進(jìn)行形成IL的工藝。
[0080]在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結(jié)合使用。[0081]以上對本公開的實施例進(jìn)行了描述。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括: 在襯底上形成第一掩蔽層，并以第一掩蔽層為掩模形成源區(qū)和漏區(qū)之一； 在襯底上形成第二掩蔽層，并以第二掩蔽層為掩模形成源區(qū)和漏區(qū)中另一個； 去除第二掩蔽層的一部分，所述一部分靠近所述源區(qū)和漏區(qū)中另一個；以及 形成第一柵介質(zhì)層和浮柵層； 在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成掩模層，并以該掩模層為掩模，對浮柵層進(jìn)行構(gòu)圖，然后去除掩模層；以及 形成第二柵介質(zhì)層，并在第二掩蔽層的剩余部分的側(cè)壁上以側(cè)墻的形式形成柵導(dǎo)體。
2.根據(jù)權(quán)利要求1所述的方法，其中 形成第一掩蔽層的操作包括: 在襯底上形成第一子掩蔽層；以及 在第一子掩蔽層的側(cè)壁上形成第一側(cè)墻， 形成第二掩蔽層的操作包括: 在襯底上形成第二子掩蔽層，并去除第一子掩蔽層， 其中，第二子掩蔽層和第一側(cè)墻兩者形成所述第二掩蔽層， 以及 去除第二掩蔽層的一部分的操作包括: 去除第一側(cè)墻的至少一部分。
3.根據(jù)權(quán)利要求2所述的方法，其中，形成第一側(cè)墻的操作包括: 在第一子掩蔽層的側(cè)壁上形成第一子側(cè)墻；以及 在第一子側(cè)墻的側(cè)壁上形成第二子側(cè)墻。
4.根據(jù)權(quán)利要求3所述的方法，其中，形成第二掩蔽層的操作還包括: 在第一側(cè)墻的側(cè)壁上形成第二側(cè)墻，所述第一側(cè)墻夾于所述第二側(cè)墻和第二子掩蔽層之間； 其中第二子掩蔽層、第一側(cè)墻和第二側(cè)墻一起形成所述第二掩蔽層。
5.根據(jù)權(quán)利要求4所述的方法，其中，去除第二掩蔽層的一部分的操作包括: 去除第二側(cè)墻和第一子側(cè)墻。
6.根據(jù)權(quán)利要求4所述的方法，其中， 第一子掩蔽層包括氮化物， 第二子掩蔽層包括氧化物， 第一子側(cè)墻包括多晶硅或非晶硅， 第二子側(cè)墻包括氧化物， 第二側(cè)墻包括氮化物。
7.根據(jù)權(quán)利要求2所述的方法，還包括: 以第一子掩蔽層為掩模，在襯底中形成超陡后退阱。
8.根據(jù)權(quán)利要求1所述的方法，其中 形成第二掩蔽層的操作包括: 在襯底上形成第二子掩蔽層，并去除第一掩蔽層的至少一部分；以及 在第二子掩蔽層或者在第一掩蔽層的剩余部分的側(cè)壁上形成第一側(cè)墻，其中，第二子掩蔽層、可能的第一掩蔽層的剩余部分和第一側(cè)墻一起形成所述第二掩蔽層，以及 去除第二掩蔽層的一部分的操作包括: 去除第一側(cè)墻。
9.根據(jù)權(quán)利要求8所述的方法，其中 形成第一掩蔽層的操作包括: 形成第一子掩蔽層；以及 在第一子掩蔽層的側(cè)壁上形成第一子側(cè)墻， 去除第一掩蔽層的至少一部分的操作包括: 去除第一子掩蔽層。
10.根據(jù)權(quán)利要求9所述的方法，其中，形成第一側(cè)墻的操作包括: 在第一子側(cè)墻的側(cè)壁上形成第二子側(cè)墻；以及 在第二子側(cè)墻的側(cè)壁上形成第三子側(cè)墻。
11.根據(jù)權(quán)利要求10所述的方法，其中， 第一子掩蔽層包括氮化物， 第二子掩蔽層包括氧化物， 第一子側(cè)墻包括氧化物， 第二子側(cè)墻包括多晶硅或非晶硅， 第三子側(cè)墻包括氮化物。
12.根據(jù)權(quán)利要求9所述的方法，還包括: 以第二子掩蔽層和第一子側(cè)墻為掩模，在襯底中形成超陡后退阱。
13.根據(jù)權(quán)利要I所述的方法，其中，形成源區(qū)或漏區(qū)包括: 執(zhí)行延伸區(qū)注入；和 執(zhí)行源/漏注入。
14.根據(jù)權(quán)利要求13所述的方法，其中，形成源區(qū)或漏區(qū)還包括: 執(zhí)行暈圈注入。
15.根據(jù)權(quán)利要I所述的方法，其中，掩模層的頂面低于第二掩蔽層的頂面。
16.一種半導(dǎo)體器件，包括: 襯底；以及 在襯底上形成的源區(qū)和漏區(qū)以及柵堆疊， 其中，所述柵堆疊包括: 第一柵介質(zhì)； 浮柵層； 第二柵介質(zhì)；和 柵導(dǎo)體，所述柵導(dǎo)體以側(cè)墻形式形成于位于柵堆疊一側(cè)的電介質(zhì)層或者柵側(cè)墻的側(cè)壁上， 其中，浮柵層被構(gòu)圖為限于柵導(dǎo)體在所述一側(cè)的側(cè)壁與所述電介質(zhì)層或者柵側(cè)墻的側(cè)壁之間以及柵導(dǎo)體的底面與襯底的表面之間的空間內(nèi)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，第一和第二柵介質(zhì)層包括高K電介質(zhì)材料，浮柵層和柵導(dǎo)體包括金屬材料。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，還包括:設(shè)置在第二柵介質(zhì)層和柵導(dǎo)體之間的功函數(shù)調(diào)節(jié)層。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，所述功函數(shù)調(diào)節(jié)層包括TaC、TiN、TaTbN, TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTa, NiTa, MoN、TiSiN、TiCN、TaAlC、TiAIN、TaN、PtS1、Ni3S1、Pt、Ru、Ir、Mo、HfRu、RuOx 及其組合。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，還包括: 在襯底中形成的非對稱超陡后退 阱，該超陡后退阱延伸至源區(qū)或漏區(qū)一側(cè)。
【文檔編號】H01L21/336GK103811315SQ201210441230
【公開日】2014年5月21日 申請日期:2012年11月7日 優(yōu)先權(quán)日:2012年11月7日
【發(fā)明者】朱慧瓏 申請人:中國科學(xué)院微電子研究所