專利名稱：具有薄柵極氧化層和低柵極電荷的集成mos功率晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率晶體管的領(lǐng)域。更具體地，本發(fā)明涉及具有減少的柵極電荷的集成MOS功率晶體管的領(lǐng)域。
背景技術(shù)：
功率供應(yīng)裝置是將電能或其它類型的能量提供到輸出負(fù)載或負(fù)載組的設(shè)備或系統(tǒng)。術(shù)語(yǔ)“功率供應(yīng)裝置”可以指主功率分配系統(tǒng)和其它初級(jí)或次級(jí)能量源。開(kāi)關(guān)模式電源、開(kāi)關(guān)電源或SMPS是包括開(kāi)關(guān)調(diào)節(jié)器的電源。雖然線性調(diào)節(jié)器使用晶體管(在該晶體管的有源區(qū)域中，對(duì)該晶體管施加偏置)來(lái)指定輸出電壓，但是SMPS以高速率在完全飽和與完全截止之間主動(dòng)切換晶體管。然后，產(chǎn)生的矩形波形穿過(guò)低通濾波器(一般是電感器和電容器(LC)電路)，以獲得近似的輸出電壓。由于SMPS具有高功率變換效率、小尺寸和輕重量以及低成本，因此SMPS目前是主要形式的電壓變換設(shè)備。SMPS從例如電池或墻壁電源插座等源頭獲取輸入功率，并根據(jù)耦合到SMPS輸出的電路對(duì)功率的要求來(lái)將輸入功率變換成短脈沖。MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)普遍用在SMPS中。MOSFET通常被單獨(dú)地制造，作為分立晶體管。然后，將每個(gè)MOSFET連接到作為SMPS的部分的其它集成電路。以這種方式使用分立器件增加了整個(gè)SMPS的成本和尺寸。因?yàn)镸OSFET是SMPS中的一些消耗最多功率的部件，因此高性能MOSFET對(duì)SMPS的變換效率是重要的。此外，MOSFET的最大可能的開(kāi)關(guān)頻率指示了包括在SMPS輸出濾波電路中的電感器和電容器的尺寸、成本和功率損耗。在正常SMPS操作下，MOSFET被快速導(dǎo)通和關(guān)斷，所以為了有效的操作，MOSFET應(yīng)具有低電阻值和低柵極電容值。MOSFET具有柵極、漏極和源極端子以及稱為主體、基底、主體塊或襯底的第四端子。襯底簡(jiǎn)單地指柵極、源極和漏極所在的半導(dǎo)體的主體塊。第四端子用于對(duì)晶體管施加偏置而使其操作。柵極端子調(diào)節(jié)穿過(guò)襯底中的溝道區(qū)域的電子流動(dòng)，即或者允許電子流過(guò)溝道或者阻擋電子流過(guò)溝道。當(dāng)電子被施加的電壓影響時(shí)，電子從源極端子穿過(guò)溝道流向漏極端子。MOSFET的溝道被摻雜以制造N型半導(dǎo)體或P型半導(dǎo)體。漏極和源極在增強(qiáng)模式MOSFET的情況下可被摻雜為具有與溝道相反的類型，或如在耗盡模式MOSFET中被摻雜為具有與溝道類似的類型。MOSFET在柵極和襯底之間采用絕緣體，例如二氧化硅。該絕緣體通常稱為柵極氧化層。因此，柵極端子通過(guò)柵極氧化層與襯底中的溝道分隔開(kāi)。當(dāng)將電壓施加在柵極和源極端子之間時(shí)，所產(chǎn)生的電場(chǎng)穿透柵極氧化層并在半導(dǎo)體-絕緣體界面處產(chǎn)生所謂的“反型層(inversion layer) ”或溝道。反型溝道具有與源極和漏極相同的類型，P型或N型，以便提供電流可穿過(guò)的溝道。改變柵極和襯底之間的電壓可以調(diào)節(jié)該層的導(dǎo)電性，這用于控制漏極和源極之間的電流流動(dòng)。功率MOSFET是廣泛地用作低電壓開(kāi)關(guān)(例如，小于200V)的特定類型的M0SFET。橫向功率MOSFET指的是漏極和源極都在彼此的側(cè)面放置的結(jié)構(gòu)，例如漏極和源極都位于襯底的頂表面處。這與垂直功率MOSFET相反，其中漏極和源極相對(duì)于彼此垂直地堆疊，例如源極位于襯底的頂表面處，而漏極位于底表面處。功率MOSFET可被多快地導(dǎo)通和關(guān)斷的一個(gè)限制性因素是導(dǎo)通和關(guān)斷晶體管所需的柵極電荷量。柵極電荷指的是分別移動(dòng)到柵極以導(dǎo)通晶體管和從柵極移出以關(guān)斷晶體管的電子的數(shù)量。所需的柵極電荷越大，導(dǎo)通和關(guān)斷晶體管的時(shí)間就越長(zhǎng)。具有的優(yōu)點(diǎn)是能夠快速切換開(kāi)關(guān)模式電源中的功率晶體管。頻率越高，SMPS的柵極驅(qū)動(dòng)電路中使用的分立部件的尺寸就越小。較小的部件比較大的部件廉價(jià)。圖1示出了常規(guī)橫向功率MOSFET的示例性結(jié)構(gòu)的剖面?zhèn)纫晥D。在該示例性結(jié)構(gòu)中，襯底10被摻雜以形成P型區(qū)域或阱12和N型區(qū)域或阱14。P型阱12包括具有在P+區(qū)域20和N+區(qū)域22之間的融合接觸部(mergedcontact) 24的雙擴(kuò)散源極16。接觸部24使P+區(qū)域20和N+區(qū)域22短接在一起。接觸部24用作功率晶體管的源極接觸部，且源極被短路到襯底的主體，襯底在這個(gè)示例性結(jié)構(gòu)中是P型。源極接觸端子42耦合到接觸部24并因此耦合到源極16。襯底10也被摻雜以形成在N型區(qū)域14內(nèi)的N+區(qū)域18。N+區(qū)域18用作功率晶體管的漏極。漏極接觸端子40耦合到漏極18。溝槽26形成在襯底10的頂表面中。溝槽26被填充有場(chǎng)氧化物。可以使用淺溝槽隔離(STI)來(lái)形成溝槽26，并且在這種情況下，將填充有場(chǎng)氧化物的溝槽稱為淺溝槽隔離(STI)區(qū)域。柵極氧化層28形成在襯底10的頂表面上。多晶硅柵極30形成在柵極氧化層28之上。如圖1所示，多晶硅柵極30和襯底10之間的柵極氧化層28是薄氧化層。多晶硅柵極30在STI區(qū)域之上延伸以支持高漏極-柵極電壓。在襯底10中有三個(gè)與功率晶體管的操作有關(guān)的主要區(qū)域:溝道區(qū)域、過(guò)渡區(qū)域和漂移區(qū)域。溝道區(qū)域形成在多晶硅柵極30之下和襯底10的P型區(qū)域12中。換言之，形成溝道區(qū)域，其中多晶硅柵極30與P型區(qū)域12重疊。漂移區(qū)域是N型區(qū)域14的在溝槽26或STI區(qū)域之下的部分。漂移區(qū)域是在晶體管處于關(guān)斷狀態(tài)下漏極-柵極電壓下降了大部分的區(qū)域。STI區(qū)域?qū)τ讷@得高漏極-柵極電壓是必要的。相反，如果多晶硅柵極30端接在薄柵極氧化層之上，那么這將導(dǎo)致在柵極氧化層上的過(guò)高電壓，并且功率晶體管將不能執(zhí)行功能。同樣地，STI區(qū)域和在STI區(qū)域之上的多晶硅柵極延伸部對(duì)于降低高柵極-漏極電壓是必要的。過(guò)渡區(qū)域是N型區(qū)域14的在柵極氧化層28和多晶硅柵極30之下的部分。當(dāng)功率晶體管被導(dǎo)通時(shí)，過(guò)渡區(qū)域提供從溝道區(qū)域到漂移區(qū)域的電流流動(dòng)路徑。過(guò)渡區(qū)域也被稱為聚積區(qū)域或頸區(qū)域。在很多應(yīng)用中，過(guò)渡區(qū)域占低電壓功率MOSFET中的導(dǎo)通電阻的最大單個(gè)分量。過(guò)渡區(qū)域的長(zhǎng)度是重要的設(shè)計(jì)考慮因素，其中在圖1中長(zhǎng)度指的是水平方向。如果長(zhǎng)度太短，則功率MOSFET的導(dǎo)通電阻增加，并且器件在努力導(dǎo)通時(shí)會(huì)遭受早期準(zhǔn)飽和。如果長(zhǎng)度太長(zhǎng)，則導(dǎo)通電阻飽和，特征導(dǎo)通電阻(specificon-resistance)增加，并且擊穿電壓下降。多晶硅柵極30的位于過(guò)渡區(qū)域之上的部分占柵極電容并由此柵極電荷的相當(dāng)大一部分。

發(fā)明內(nèi)容
分離柵極功率晶體管(split gate power transistor)包括橫向配置的功率M0SFET，其包括摻雜的硅襯底、在襯底的表面上形成的柵極氧化層、以及在柵極氧化層之上形成的分離多晶硅層。多晶硅層被切割成兩個(gè)電隔離的部分:形成位于襯底的溝道區(qū)域之上的多晶硅柵極的第一部分和形成在襯底的過(guò)渡區(qū)域的一部分之上形成的多晶硅場(chǎng)板的第二部分。這兩個(gè)多晶硅部分由間隙分開(kāi)。輕摻雜區(qū)域被注入間隙下方的襯底中，從而形成與襯底主體具有相同摻雜類型的橋。場(chǎng)板也在襯底的漂移區(qū)域之上延伸，其中漂移區(qū)域在襯底中形成的填充有場(chǎng)氧化物的溝槽的下方。場(chǎng)板電耦合到分離柵極功率晶體管的源極。在一個(gè)方面中，功率晶體管包括摻雜的襯底，該摻雜的襯底包括在第一摻雜區(qū)域內(nèi)的源極和溝道區(qū)域、在第二摻雜區(qū)域內(nèi)的漏極、橋、第一過(guò)渡區(qū)域和第二過(guò)渡區(qū)域、以及在第二摻雜區(qū)域內(nèi)的溝槽，其中溝槽形成在襯底的第一表面中，并且溝槽填充有絕緣材料，此外，其中溝道區(qū)域位于源極和第一過(guò)渡區(qū)域之間，第一過(guò)渡區(qū)域位于溝道區(qū)域和橋之間，橋位于第一過(guò)渡區(qū)域和第二過(guò)渡區(qū)域之間，第二過(guò)渡區(qū)域位于橋和溝槽之間，以及溝槽位于第二過(guò)渡區(qū)域和漏極之間。功率晶體管還包括位于襯底的第一表面上的柵極氧化層；位于柵極氧化層上和在溝道區(qū)域和第一過(guò)渡區(qū)域之上的柵極；以及位于柵極氧化層上和在第二過(guò)渡區(qū)域和溝槽的一部分之上的場(chǎng)板，其中柵極通過(guò)位于橋之上的間隙與場(chǎng)板分開(kāi)，此夕卜，其中場(chǎng)板經(jīng)由導(dǎo)電跡線電耦合到源極。柵極和場(chǎng)板可以是多晶硅。在一些實(shí)施例中，第一摻雜區(qū)域是P型區(qū)域，而第二摻雜區(qū)域是N型區(qū)域，并且橋包括P型區(qū)域。橋可以是輕摻雜P型注入物。在一些實(shí)施例中，橋也可以是被定位成在橋內(nèi)的P型區(qū)域與N型第一過(guò)渡區(qū)域和N型第二過(guò)渡區(qū)域之間的halo (暈圈)的N型區(qū)域。橋內(nèi)的N型區(qū)域可以是輕摻雜N型注入物。在一些實(shí)施例中，橋在間隙的寬度上是連續(xù)的，并且橋沿著間隙的長(zhǎng)度是連續(xù)的。在一些實(shí)施例中，halo N型區(qū)域沿著間隙的長(zhǎng)度是連續(xù)的，而在其它實(shí)施例中，halo N型區(qū)域沿著間隙的長(zhǎng)度是不連續(xù)的。在一些實(shí)施例中，橋是沿著間隙的長(zhǎng)度的多個(gè)不連續(xù)的區(qū)段，每個(gè)區(qū)段在間隙的寬度上是連續(xù)的，并且每個(gè)區(qū)段沿著間隙的長(zhǎng)度與相鄰的區(qū)段分開(kāi)。在一些實(shí)施例中，每個(gè)區(qū)段具有P型區(qū)域和haloN型區(qū)域。在其它實(shí)施例中，每個(gè)區(qū)段包括P型區(qū)域，而只有選定的區(qū)段包括halo N型區(qū)域。在一些實(shí)施例中，功率晶體管包括橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。在一些實(shí)施例中，摻雜的襯底還包括在第二摻雜區(qū)域內(nèi)的漂移區(qū)域，其中漂移區(qū)域位于溝槽下方。在一些實(shí)施例中，功率晶體管還包括耦合到漏極的導(dǎo)電漏極端子和耦合到源極的導(dǎo)電源極端子，其中源極端子經(jīng)由導(dǎo)電跡線耦合到場(chǎng)板。在一些實(shí)施例中，襯底包括硅襯底。在一些實(shí)施例中，源極包括雙擴(kuò)散區(qū)域。在另一方面中，公開(kāi)了一種制造功率晶體管的方法。該方法包括:對(duì)襯底進(jìn)行摻雜以形成在第一摻雜區(qū)域內(nèi)的源極和溝道區(qū)域以及在第二摻雜區(qū)域內(nèi)的漏極和過(guò)渡區(qū)域，其中溝道區(qū)域位于源極和過(guò)渡區(qū)域之間，且過(guò)渡區(qū)域位于溝道區(qū)域和漏極之間；貼近漏極來(lái)在過(guò)渡區(qū)域的一部分內(nèi)形成溝槽；使用場(chǎng)氧化物來(lái)填充溝槽；將柵極氧化層施加到襯底的頂表面上；在溝道區(qū)域、過(guò)渡區(qū)域和溝槽的一部分之上形成導(dǎo)電層，移除導(dǎo)電層的在過(guò)渡區(qū)域的第一部分之上的一部分，從而形成由間隙分隔的兩個(gè)分開(kāi)的導(dǎo)電層部分，該導(dǎo)電層部分包括位于溝道區(qū)域和過(guò)渡區(qū)域的第一部分之上的第一導(dǎo)電層部分以及位于過(guò)渡區(qū)域的第二部分和溝槽的該部分之上的第二導(dǎo)電層部分；形成導(dǎo)電跡線以將第二導(dǎo)電層部分電耦合到源極；以及對(duì)過(guò)渡區(qū)域的在導(dǎo)電層的該部分被移除而形成的間隙處暴露的第三部分進(jìn)行摻雜，從而在過(guò)渡區(qū)域的第一部分和過(guò)渡區(qū)域的第二部分之間形成摻雜橋區(qū)域。


參考附圖描述了幾個(gè)示例性實(shí)施例，其中給相似的部件提供相似的附圖標(biāo)記。示例性實(shí)施例用來(lái)說(shuō)明本發(fā)明而不是限制本發(fā)明。附圖包括下面的圖:圖1示出了常規(guī)橫向功率MOSFET的示例性結(jié)構(gòu)的剖面?zhèn)纫晥D；圖2示出了根據(jù)一個(gè)實(shí)施例的分離柵極橫向配置的功率晶體管的剖面?zhèn)纫晥D；圖3示出了常規(guī)功率MOSFET (例如，如圖1所示的功率M0SFET)和圖2的分離柵極功率MOSFET的柵極電荷曲線；圖4示出了根據(jù)另一實(shí)施例的分離柵極橫向配置的功率晶體管的剖面?zhèn)纫晥D；圖5示出了與可比較的功率晶體管相對(duì)應(yīng)的特性的表格；圖6示出了根據(jù)一個(gè)實(shí)施例的具有不連續(xù)的橋的分離柵極功率晶體管的一部分的俯視圖(top down view);以及圖7示出了與可比較的功率晶體管相對(duì)應(yīng)的特性的表格。
具體實(shí)施例方式本申請(qǐng)的實(shí)施例涉及分離柵極功率晶體管。本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到，下面詳細(xì)描述的分離柵極功率晶體管僅僅是例證性的，而絕不應(yīng)將其認(rèn)為是限制性的。受益于本公開(kāi)的本領(lǐng)域技術(shù)人員將會(huì)容易地想到該分離柵極功率晶體管的其它實(shí)施例?，F(xiàn)在將詳細(xì)參考如在附圖中所示的分離柵極功率晶體管的實(shí)現(xiàn)方式。相同的參考指示符將在全部附圖和下面的詳細(xì)描述中用來(lái)指示相同或相似的部分。為了清楚起見(jiàn)，沒(méi)有示出和描述本文所述的實(shí)現(xiàn)方式的所有常規(guī)特征。當(dāng)然，應(yīng)該意識(shí)到:在任何這樣的實(shí)際實(shí)現(xiàn)方式的開(kāi)發(fā)中，必須做出實(shí)現(xiàn)方式特有的很多決定，以便實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如遵守與應(yīng)用和商業(yè)有關(guān)的約束；以及這些特定的目標(biāo)將因?qū)崿F(xiàn)方式的不同和開(kāi)發(fā)者的不同而變化。而且，應(yīng)該認(rèn)識(shí)到，這樣的開(kāi)發(fā)努力可能是復(fù)雜和耗時(shí)的，但是對(duì)于受益于本公開(kāi)的本領(lǐng)域普通技術(shù)人員而言，這樣的開(kāi)發(fā)努力只不過(guò)是承擔(dān)工程的日常事務(wù)。分離柵極功率晶體管的實(shí)施例包括橫向配置的功率MOSFET，其包括摻雜的硅襯底、在襯底的表面上形成的柵極氧化層、以及在柵極氧化層之上形成的分離多晶硅層。多晶硅層被切割成由間隙分隔開(kāi)的兩個(gè)電隔離的部分，即形成位于襯底的溝道區(qū)域和過(guò)渡區(qū)域的第一部分之上的多晶硅柵極的第一部分以及形成在襯底的過(guò)渡區(qū)域的第二部分之上形成的多晶硅場(chǎng)板的第二部分。場(chǎng)板也在襯底的漂移區(qū)域之上延伸，其中漂移區(qū)域位于在襯底中形成的填充了場(chǎng)氧化物的溝槽下方。場(chǎng)板電耦合到功率晶體管的源極。在過(guò)渡區(qū)域之上切割多晶硅層。因?yàn)闁艠O電容的相當(dāng)大一部分是由于在過(guò)渡區(qū)域之上形成的多晶硅柵極的部分引起的，所以移除在過(guò)渡區(qū)域之上切割的多晶硅減小了柵極電容，并因此減小了柵極電荷。對(duì)于給定的導(dǎo)通電阻，分離柵極結(jié)構(gòu)每周期將柵極電荷減少大約50%。柵極電荷決定多快地導(dǎo)通和關(guān)斷開(kāi)關(guān)。減小柵極電荷允許在整個(gè)系統(tǒng)的相同效率下進(jìn)行更快的切換，并因此允許更高的頻率。更高的頻率允許使用更小的分立部件，這減小了成本。分離柵極功率晶體管結(jié)構(gòu)可適用于具有內(nèi)部開(kāi)關(guān)的所有可開(kāi)關(guān)的電源集成電路。該結(jié)構(gòu)不限于集成MOSFET。分離柵極功率晶體管結(jié)構(gòu)可以應(yīng)用于集成或分立的任何橫向功率MOSFET。圖2示出了根據(jù)一個(gè)實(shí)施例的分離柵極橫向配置的功率晶體管的剖面?zhèn)纫晥D。在該示例性結(jié)構(gòu)中，功率晶體管是N溝道雙擴(kuò)散MOSFET (N溝道DM0SFET)。襯底110被摻雜以形成P型區(qū)域112和N型區(qū)域114。P型區(qū)域112包括具有在P+區(qū)域120和N+區(qū)域122之間的融合接觸部124的雙擴(kuò)散源極116。接觸部124將P+區(qū)域120和N+區(qū)域122短接在一起。接觸部124用作分離柵極功率晶體管的源極接觸部，并且源極被短路到P型襯底的主體。P型區(qū)域在襯底110的下部的整個(gè)長(zhǎng)度(包括在圖2的右手側(cè)的N型區(qū)域114之下)上延伸。源極接觸端子142耦合到接觸部124并因此耦合到源極116。襯底110也被摻雜以形成在N型區(qū)域114內(nèi)的N+區(qū)域118。N+區(qū)域118用作分離柵極功率晶體管的漏極。漏極接觸端子140耦合到漏極118。溝槽126形成在襯底110的頂表面中。溝槽126被填充有場(chǎng)氧化物。在一些實(shí)施例中，溝槽126是使用淺溝槽隔離(STI)工藝形成的，且填充有場(chǎng)氧化物的溝槽被稱為STI區(qū)域。在其它實(shí)施例中，使用能夠移除襯底的一部分以形成厚的場(chǎng)氧化區(qū)域的任何常規(guī)半導(dǎo)體制造技術(shù)來(lái)形成溝槽126。柵極氧化層128形成在襯底110的頂表面上。在一些實(shí)施例中，使用常規(guī)半導(dǎo)體沉積工藝來(lái)沉積柵極氧化層。多晶硅層形成在柵極氧化層128上。接著移除一部分多晶硅層，從而形成兩個(gè)電隔離的多晶硅部分。在一些實(shí)施例中，使用常規(guī)半導(dǎo)體沉積和蝕刻工藝來(lái)形成多晶娃部分。第一多晶娃部分形成多晶娃柵極130。第二多晶娃部分形成場(chǎng)板132。多晶硅柵極130和場(chǎng)板132由間隙134物理地分開(kāi)，間隙134對(duì)應(yīng)于所移除的多晶硅部分。絕緣氧化物138覆蓋多晶硅柵極130和場(chǎng)板132。如圖2所示，多晶硅柵極130和襯底110之間的柵極氧化層128以及在場(chǎng)板132和襯底110之間的柵極氧化層128是薄氧化層。場(chǎng)板132通過(guò)間隙134與多晶硅柵極130電隔離，并且場(chǎng)板132電耦合到源極116。在很多應(yīng)用中，將功率晶體管布置為具有很多相互交叉的條，例如源極條、柵極條和漏極條。例如，漏極條起漏極接觸端子140的作用，而源極條起源極接觸端子142的作用。在分離柵極功率晶體管中，柵極和場(chǎng)板也可以被布置成由間隙分隔的條。例如，場(chǎng)板條起場(chǎng)板接觸端子的作用，該場(chǎng)板接觸端子在圖2中被示意性地示為場(chǎng)板接觸端子144。參考圖2，條被定向成進(jìn)入和離開(kāi)頁(yè)面。如果柵極正常連接在可以是數(shù)百微米長(zhǎng)的其條的端部處，則場(chǎng)板類似地延伸成一個(gè)條，該條的端部通過(guò)導(dǎo)電跡線電連接到源極條。圖2在概念上將該點(diǎn)示為耦合場(chǎng)板接觸端子144和源極接觸端子142的導(dǎo)電跡線146?？蛇x地，可以沿著器件的整個(gè)長(zhǎng)度或沿著在器件長(zhǎng)度上的周期性接觸點(diǎn)來(lái)電耦合場(chǎng)板132和源極116，其中器件的長(zhǎng)度進(jìn)入和離開(kāi)圖2的頁(yè)面。在這些可選的結(jié)構(gòu)中，間隙被切割到氧化物138中以提供到場(chǎng)板132的接觸進(jìn)入點(diǎn)。在每個(gè)期望的接觸點(diǎn)或區(qū)域處，在氧化物138中切割出間隙。場(chǎng)板132在填充有場(chǎng)氧化物的溝槽126之上延伸以支持高柵極-漏極電壓。場(chǎng)板132對(duì)于維持擊穿電壓而言是必要的。如果移除場(chǎng)板，例如移除在過(guò)渡區(qū)域之上的整個(gè)多晶硅柵極部分，則擊穿電壓受損。在這種情況下，在薄柵極氧化層上幾乎所有的柵極-漏極電壓都下降，這使得功率晶體管不能夠滿足額定電壓。
在襯底110中有三個(gè)與分離柵極功率晶體管的操作有關(guān)的主要區(qū)域，即溝道區(qū)域、過(guò)渡區(qū)域和漂移區(qū)域。溝道區(qū)域形成在多晶硅柵極130之下和襯底110的P型區(qū)域112中。換言之，形成溝道區(qū)域，其中多晶硅柵極130與P型區(qū)域112重疊。漂移區(qū)域是N型區(qū)域114的在溝槽126或STI區(qū)域之下的部分。漂移區(qū)域?qū)τ谥С指邧艠O-漏極電壓是必要的。相反，如果場(chǎng)板132端接在薄柵極氧化層之上，則這將導(dǎo)致在柵極氧化層之上的過(guò)高電壓，并且分離柵極功率晶體管將不工作。同樣地，STI區(qū)域和在STI區(qū)域之上的場(chǎng)板延伸部分對(duì)降低高柵極-漏極電壓是必要的。過(guò)渡區(qū)域是N型區(qū)域114的在柵極氧化層128、間隙134和場(chǎng)板132之下的部分。當(dāng)分離柵極功率晶體管導(dǎo)通時(shí)，過(guò)渡區(qū)域提供從溝道區(qū)域到漂移區(qū)域的電流流動(dòng)路徑。過(guò)渡區(qū)域也被稱為聚積區(qū)域或頸區(qū)域。圖3示出了常規(guī)功率MOSFET (例如，圖1所示的功率MOSFET)和圖2的分離柵極功率MOSFET的柵極電荷曲線。柵極電荷曲線是MOSFET的公共質(zhì)量因數(shù)。為了確定柵極電荷，漏極通過(guò)負(fù)載電阻連接到標(biāo)稱供電電壓，源極接地，并且柵極接地。恒定電流被施加到柵極中，并且測(cè)量柵極-源極電壓Vgs。當(dāng)供電電壓被施加到柵極時(shí)，柵極-源極電壓Vgs開(kāi)始上升，直到達(dá)到閾值電壓，閾值電壓在本例中是1.5V。閾值電壓對(duì)應(yīng)于曲線的平坦部分，該平坦部分是功率晶體管開(kāi)始導(dǎo)通的地方。當(dāng)柵極-源極電壓Vgs達(dá)到滿額定電壓(在本例中，該滿額定電壓是5V)時(shí)，跡線停止。將柵極電荷確定為所測(cè)量的電壓的積分。在圖3所示的例子中，針對(duì)具有5V的額定柵極-源極電壓和24V的操作電壓的功率M0SFET，測(cè)量柵極電荷曲線。通常，在不必增加用于形成分離柵極功率晶體管的有源柵極和場(chǎng)板的多晶硅的覆蓋區(qū)的情況下，操作電壓范圍是14V到60V。曲線200是圖2的分離柵極功率晶體管的柵極電荷曲線，而曲線210針對(duì)類似的常規(guī)功率晶體管，例如圖1的功率晶體管。在圖3中看到，與常規(guī)功率晶體管比較，分離柵極功率晶體管的柵極電荷減小了大約50%。通過(guò)移除多晶硅的一部分來(lái)減小有源柵極的尺寸，從而減小了柵極電荷。防止分離柵極功率晶體管的擊穿仍然是必要的，這使用場(chǎng)板來(lái)實(shí)現(xiàn)。有源多晶硅柵極和場(chǎng)板電隔離，從而將影響有源柵極的電荷減小到最低可能的水平。還可看到，與曲線210的平坦部分比較，曲線200的平坦部分減小了大約75%。平坦部分表示柵極-漏極電荷Qgd，該柵極-漏極電荷Qgd是柵極-漏極電壓在平坦區(qū)域上的積分。在平坦區(qū)域內(nèi)，越來(lái)越多的電流被迫進(jìn)入柵極中，但柵極-源極電壓保持不變。柵極-漏極電荷Qgd與漏極和柵極之間的反饋電容有關(guān)。通常，柵極的位于漏極阱之上的部分被放大并比柵極的位于源極阱之上的部分對(duì)柵極電荷有更大的影響。如在分離柵極功率晶體管中完成的，將場(chǎng)板電連接到源極有效地將導(dǎo)電屏蔽物置于柵極和漏極之間。這減小了與米勒效應(yīng)有關(guān)的反饋電容。柵極電荷曲線上的減小的平坦部分反映了反饋電容的這個(gè)減小。分離柵極功率晶體管實(shí)現(xiàn)了導(dǎo)通電阻(R)與柵極電荷(Qg)的乘積的減小。當(dāng)晶體管導(dǎo)通時(shí)，功率MOSFET的導(dǎo)通電阻是漏極和源極之間的電阻。然而，導(dǎo)通電阻(R)和柵極面積(A)的乘積(稱為特征導(dǎo)通電阻)有輕微的增加。特征導(dǎo)通電阻提供功率晶體管的尺寸的概念性度量。分離柵極結(jié)構(gòu)的特征導(dǎo)通電阻并不會(huì)由于物理柵極面積A的增加而增力口，這是因?yàn)榫哂袃蓚€(gè)多晶硅條的分離柵極功率晶體管的半間距保持與具有單個(gè)多晶硅條的可比較的常規(guī)功率晶體管的半間距相同。相反，特征導(dǎo)通電阻由于導(dǎo)通電阻R的增加而增加。當(dāng)分離柵極功率晶體管完全導(dǎo)通時(shí)，例如當(dāng)柵極-源極電壓Vgs=5V時(shí)，電流流經(jīng)溝道區(qū)域，橫穿在填充有場(chǎng)氧化物的溝槽下方的晶體管區(qū)域和漂移區(qū)域，并回到N+漏極。在多晶硅柵極覆蓋整個(gè)過(guò)渡區(qū)域的常規(guī)結(jié)構(gòu)中，過(guò)渡區(qū)域之上的多晶硅柵極處于5V，這在過(guò)渡區(qū)域中聚積電子。當(dāng)柵極-源極電壓Vgs為正時(shí)，認(rèn)為過(guò)渡區(qū)域被聚積，而不反轉(zhuǎn)。在更多的電子聚積在過(guò)渡區(qū)域中的情況下，電阻減小了。然而，在分離柵極結(jié)構(gòu)中，多晶硅柵極的在過(guò)渡區(qū)域之上的一部分被移除，并且其余部分(場(chǎng)板)連接到源極，而不是有源柵極的5V。因此，電子僅聚積在直接與多晶硅柵極重疊的部分中的過(guò)渡區(qū)域中。過(guò)渡區(qū)域的在多晶硅場(chǎng)板和分離間隙之下的部分不聚積，并且只具有電子的自然平衡濃度。與非分離柵極結(jié)構(gòu)相比，在過(guò)渡區(qū)域中有較少的電子，這導(dǎo)致較高的電阻。在示例性應(yīng)用中，與沒(méi)有分離柵極結(jié)構(gòu)的可比較的常規(guī)功率晶體管(例如圖1的橫向功率MOSFET)相比較，R*Qg乘積有大約44%的減小而R*A乘積有大約12%的增加。分離柵極功率晶體管還提高了熱載流子壽命，這是因?yàn)榻拥氐膱?chǎng)板引導(dǎo)導(dǎo)通電流遠(yuǎn)離柵極氧化層，從而減小了注入電荷對(duì)器件內(nèi)部的通態(tài)電流流動(dòng)的影響。場(chǎng)板減小了任何給定的供電電壓的電場(chǎng)，這有效地維持了分離柵極功率晶體管的擊穿電壓。通常，分離柵極結(jié)構(gòu)和填充有場(chǎng)氧化物的溝槽避免了分離柵極功率晶體管的過(guò)早擊穿。在分離柵極結(jié)構(gòu)中，場(chǎng)板在STI區(qū)域之上延伸，并且場(chǎng)板電連接到源極。所產(chǎn)生的源極-漏極電容的增加量比柵極-漏極電容的減小量略小。因此，源極-漏極電容較高，但總的來(lái)說(shuō)提高了效率。在示例性應(yīng)用中，使用0.18微米的半導(dǎo)體處理技術(shù)來(lái)制造在多晶硅柵極128和場(chǎng)板132之間的切割的間隙134 (圖2)，這獲得0.25微米寬的間隙。然而，間隙可以大于或小于0.25微米，間隙的尺寸僅受限于可用的技術(shù)。例如，采用0.13微米的半導(dǎo)體制造技術(shù)可以獲得0.2微米的間隙寬度。實(shí)際上，間隙可以與技術(shù)允許得一樣小，從而最小化晶體管的總尺寸，例如半間距。通常，與沒(méi)有分離柵極結(jié)構(gòu)的可比較的功率晶體管相比，實(shí)現(xiàn)了分離柵極功率晶體管的形成，而不增加半間距。特別與可比較的功率晶體管相比，下文強(qiáng)調(diào)圖2的分離柵極功率晶體管的一些電氣特性。首先，導(dǎo)通電阻稍微更高(對(duì)于24V的器件大約高12%)，這是因?yàn)楫?dāng)器件導(dǎo)通時(shí)，過(guò)渡區(qū)域不再被聚積。場(chǎng)板連接到源極，所以場(chǎng)板被接地，并且過(guò)渡區(qū)域沒(méi)有那么高的電子濃度。其次，由于較小的柵極面積，所以柵極電容和柵極電荷減小。第三，因?yàn)樵礃O連接的場(chǎng)板位于柵極和漏極之間，所以極大地減小了柵極-漏極反饋電容。這進(jìn)一步減小了柵極電荷，原因在于在切換期間，米勒效應(yīng)放大了柵極-漏極電容。第四，峰值碰撞電離減小，使得熱載流子壽命提高?；蛘?，對(duì)于給定的熱載流子壽命，半間距減小。第五，開(kāi)關(guān)模式電源(SMPS)的效率提高了。上面在圖2中描述的分離柵極功率晶體管的實(shí)施例通過(guò)使場(chǎng)板多晶硅與柵極多晶硅分開(kāi)并將場(chǎng)板連接到源極來(lái)提供前述特性。在采用高漏極電壓的操作期間，在場(chǎng)板多晶硅之下建立了空穴的反型層。對(duì)于薄柵極氧化層，該反型層在場(chǎng)板下方的柵極氧化層上引起的電壓降落大于針對(duì)可靠操作的允許的最大值。在分離柵極功率晶體管的額定操作電壓為14V的示例性應(yīng)用中，當(dāng)漏極-源極電壓Vds是14V時(shí)，在場(chǎng)板132之下的柵極氧化層上有4.1V的電壓降落。雖然這樣的電壓降落對(duì)足夠厚的柵極氧化層是好的，但是該電壓降落比更薄例如85A的柵極氧化層的10年可靠操作所允許的電壓降落高得多。對(duì)于例如85A厚的柵極氧化層而言，柵極氧化層上的最大電壓降落小于大約3.3V。
圖2的結(jié)構(gòu)中的柵極氧化層上的電壓降落的原因是在場(chǎng)板132之下存在空穴的反型層。這些空穴可能是由于如在常規(guī)金屬-氧化物-硅(MOS)界面中看到的熱生成而引起的。為了消除空穴的這個(gè)反型層，在場(chǎng)板和多晶硅柵極之間的間隙下注入輕摻雜區(qū)域。如施加于圖2所示的示例性N溝道結(jié)構(gòu)的那樣，將輕摻雜P型區(qū)域注入間隙下的N型區(qū)域中，該輕摻雜P型區(qū)域也被稱為P橋。該P(yáng)型橋迫使過(guò)渡區(qū)域的在場(chǎng)板132下的部分在P型橋與過(guò)渡區(qū)域之間形成的固有P-N結(jié)的耗盡幫助下進(jìn)入深耗盡。深耗盡的形成阻礙在場(chǎng)板之下的反型電荷的任何形成，從而釋放該區(qū)域中的電壓。最大柵極氧化層電壓減小到供較薄柵極氧化層安全使用的水平。圖4示出了根據(jù)另一實(shí)施例的分離柵極橫向配置的功率晶體管的剖面?zhèn)纫晥D。除了圖4的分離柵極功率變換器包括襯底部分中的、位于多晶硅柵極和場(chǎng)板中的間隙下方的橋以外，圖4的示例性分離柵極功率變換器類似于圖2的分離柵極功率變換器。如圖4所示，襯底210被摻雜以包括橋236。在一些實(shí)施例中，橋236是輕摻雜P型區(qū)域。橋236用于迫使在場(chǎng)板232下方的部分進(jìn)入深耗盡并防止反型層的形成。當(dāng)與如在圖2示出的不包括橋的分離柵極功率晶體管比較時(shí)，包括的P型橋236減小了正好在場(chǎng)板下方的靜電勢(shì)。減小的靜電產(chǎn)生用于使空穴遠(yuǎn)離場(chǎng)板下方的路徑，并因此在柵極氧化層上沒(méi)有那么大的電壓降落。在一些實(shí)施例中，橋是被注入的。應(yīng)當(dāng)理解，可以采用例如擴(kuò)散等其它常規(guī)摻雜技術(shù)，只要該技術(shù)允許正確地施加輕摻雜區(qū)域。在一些實(shí)施例中，使用已經(jīng)作為功率晶體管制造工藝的一部分而執(zhí)行的處理步驟來(lái)?yè)诫s橋。可選地，可以執(zhí)行額外的處理步驟來(lái)按要求定制橋的摻雜濃度。圖5示出了與可比較的功率晶體管相對(duì)應(yīng)的特性的表格。第一行針對(duì)具有連續(xù)柵極的常規(guī)功率晶體管，例如圖1所示的功率晶體管。第二行針對(duì)具有分離柵極的功率晶體管，例如圖2所示的分離柵極功率晶體管。第三行針對(duì)具有橋的分離柵極功率晶體管，例如圖4所示的分離柵極功率晶體管。標(biāo)記為“R*A”的列是特征導(dǎo)通電阻，其中R是導(dǎo)通電阻，而A是柵極面積。標(biāo)記為“Λ R*A”的列是與第一行的連續(xù)柵極功率晶體管有關(guān)的特殊導(dǎo)通電阻的百分比變化。標(biāo)記為“Qe”的列是柵極電荷。標(biāo)記為“R*Qe”的列是導(dǎo)通電阻與柵極電荷的乘積。標(biāo)記為“Λ R*Qe”的列是與第一行的連續(xù)柵極功率晶體管有關(guān)的導(dǎo)通電阻和柵極電荷二者乘積的百分比變化。標(biāo)記為“BVDSS”的列是擊穿電壓。標(biāo)記為“V^OBV”的列是在擊穿電壓下在柵極氧化層上的電壓降落。標(biāo)記為“V^Ohot”的列是在最壞情況的熱載流子條件下在柵極氧化層上的電壓降落。圖5的表格中所示的值是針對(duì)具有相同尺寸的模擬功率晶體管，每個(gè)晶體管的額定操作電壓為14V。對(duì)于具有85A的柵極氧化層厚度的功率晶體管結(jié)構(gòu)，柵極氧化層上的最大額定電壓降落是3.6V。如在圖5的“Vra@BV”列中所示，具有4.1V的“V^OBV”的“分離”柵極功率晶體管是不可接受的。然而，“連續(xù)”功率晶體管或“具有橋的分離(split withbridge)”功率晶體管對(duì)于14V Vds應(yīng)用將是可接受的?！熬哂袠虻姆蛛x”功率晶體管降低了柵極氧化層上的電壓降落，且因此它可適用于較薄的柵極氧化層厚度。然而，盡管與常規(guī)“連續(xù)”功率晶體管相比 “具有橋的分離”功率晶體管實(shí)現(xiàn)了柵極電荷和R*Qe乘積的減小，但是“具有橋的分離”功率晶體管具有+30%的大的特殊導(dǎo)通電阻的惡化(penalty)。對(duì)于特征導(dǎo)通電阻增加30%，“具有橋的分離”功率晶體管的R*Qe乘積減小了 27%。
在可選的實(shí)施例中，圖4的橋236還被摻雜有輕摻雜區(qū)域，例如N-摻雜區(qū)域，其被定位成在輕摻雜P型部分和N型區(qū)域214之間的halo。在一些實(shí)施例中，輕摻雜halo N型區(qū)域是被注入的。應(yīng)該理解，可以采用例如擴(kuò)散等其它常規(guī)摻雜技術(shù)，只要該技術(shù)允許正確地施加輕摻雜區(qū)域。在一些實(shí)施例中，橋的輕摻雜P型部分的摻雜濃度在大約IO18的范圍內(nèi)，而橋的輕摻雜halo N型區(qū)域的摻雜濃度在大約IO17的范圍內(nèi)。輕摻雜halo N型區(qū)域的添加消除了在具有橋的分離柵極結(jié)構(gòu)中看到的特殊導(dǎo)通電阻的惡化。參考圖5的表格，第四行針對(duì)具有包括halo的橋的分離柵極功率晶體管。如圖5所示，“具有橋/halo的分離”功率晶體管實(shí)際上將特征導(dǎo)通電阻減小了 3%。與“連續(xù)”功率晶體管、“分離”功率晶體管和“具有橋的分離”功率晶體管比較，“具有橋/halo的分離”功率晶體管還減小了柵極電荷和R*Qe乘積。圖5的上下文中描述的橋被配置成在跨越場(chǎng)板與柵極之間的間隙的寬度和間隙的長(zhǎng)度二者上是連續(xù)的，而不管該橋是否包括halo。間隙的長(zhǎng)度進(jìn)入和離開(kāi)圖4的頁(yè)面。在可選的結(jié)構(gòu)中，間隙上的橋的寬度保持連續(xù)，但長(zhǎng)度是不連續(xù)的。例如，可以沿著間隙的長(zhǎng)度方向每1-2 μ m布置0.25 μ m的橋。不連續(xù)橋的使用減小了特征導(dǎo)通電阻的惡化，而同時(shí)防止空穴反型層的形成。圖6示出了根據(jù)一個(gè)實(shí)施例的具有不連續(xù)橋的分離柵極功率晶體管的一部分的俯視圖。除了圖4的橋由不連續(xù)的橋代替以外，圖6的示例性分離柵極功率晶體管類似于圖4的分尚柵極功率晶體管。圖6不出了柵極330、場(chǎng)板332和間隙334的一部分。兩個(gè)橋區(qū)段336A和336B代表不連續(xù)的橋。應(yīng)當(dāng)理解，不連續(xù)的橋可以包括多個(gè)兩個(gè)的橋區(qū)段。每個(gè)橋區(qū)段336A、336B跨越間隙334的整個(gè)寬度W，但在間隙334的長(zhǎng)度L上是不連續(xù)的。每個(gè)橋區(qū)段336A、336B在構(gòu)成和功能上與圖4的橋236類似。例如，每個(gè)橋區(qū)段336A、36B可以包括輕摻雜P型區(qū)域或每個(gè)橋區(qū)段336A、36B可以包括輕摻雜P型區(qū)域和輕摻雜haloN型區(qū)域二者。在一些實(shí)施例中，所有橋區(qū)段都被相同地?fù)诫s，例如所有橋區(qū)段都摻雜有輕摻雜P型區(qū)域或所有橋區(qū)段都摻雜有輕摻雜P型區(qū)域和輕摻雜halo N型區(qū)域二者。在其它實(shí)施例中，橋區(qū)段可以被不同地?fù)诫s，例如一些橋區(qū)段被摻雜有輕摻雜P型區(qū)域，而一些橋區(qū)段被摻雜有輕摻雜P型區(qū)域和輕摻雜halo N型區(qū)域二者。在其它可選的實(shí)施例中，可以將圖4的連續(xù)橋修改成具有不連續(xù)的halo N型區(qū)域。在該結(jié)構(gòu)中，間隙長(zhǎng)度具有沿著間隙的整個(gè)長(zhǎng)度的連續(xù)輕摻雜P型區(qū)域，并且橋的區(qū)段還包括halo N型區(qū)域。不連續(xù)的橋防止在場(chǎng)板之下形成空穴反型層，但沒(méi)有無(wú)橋分離柵極結(jié)構(gòu)的特殊導(dǎo)通電阻的惡化。圖7示出了與可比較的功率晶體管相對(duì)應(yīng)的特性的表格。圖7的表格示出了與圖5的表格中示出的功率晶體管相類似的“連續(xù)”功率晶體管、“分離”功率晶體管和“具有橋的分離”功率晶體管以及與圖6的分離柵極功率晶體管相對(duì)應(yīng)的“具有不連續(xù)橋的分離”功率晶體管。雖然二者是類似的，但是圖7所示的結(jié)果并不是要與圖5的結(jié)果相比較，原因在于每個(gè)結(jié)果代表一單獨(dú)的模擬。圖7所示的“具有不連續(xù)橋的分離”功率晶體管的值對(duì)應(yīng)于具有輕摻雜P型區(qū)域的橋區(qū)段的不連續(xù)橋，但是沒(méi)有halo N型區(qū)域。每個(gè)橋區(qū)段在1.5μπι的間距上具有0.25 μ m的長(zhǎng)度。如圖7的表格所示，代替“具有橋的分離”功率晶體管的24%的特征導(dǎo)通電阻惡化，該惡化低得多。器件L的六分之一具有比其余部分高24%的R*L乘積，所以每單位長(zhǎng)度的電阻僅僅比根本沒(méi)有橋的器件高3.4%。與“連續(xù)”柵極功率晶體管相比，“具有不連續(xù)橋的分離”功率晶體管的R*Qe乘積減小36%，而特殊導(dǎo)通電阻惡化僅有9%。通常，沒(méi)有橋halo的不連續(xù)橋結(jié)構(gòu)提供了具有橋halo的連續(xù)橋結(jié)構(gòu)的優(yōu)點(diǎn)。在所提供的實(shí)施例中，橋或橋區(qū)段是浮置的。換言之，橋不耦合到接觸部。在其它實(shí)施例中，橋或橋區(qū)段耦合到接觸部。接觸部可以耦合到地或一個(gè)電勢(shì)。分離柵極功率晶體管的實(shí)施例在上面被描述為N溝道M0SFET。還可預(yù)料到可選的實(shí)施例，例如P溝道MOSFET。應(yīng)用于P溝道MOSFET需要稍微不同的結(jié)構(gòu)?？梢詫?shí)施可選的結(jié)構(gòu)，其中分離柵極功率晶體管被配置成其中極性與在所述實(shí)施例中示出的極性相反的所有方面。在上文，將柵極材料描述成是多晶硅。可選地，柵極可由在半導(dǎo)體晶體管的制造中使用的任何常規(guī)材料制成，包括但不限于多晶硅和/或金屬。在上文將襯底描述為是硅?？蛇x地，襯底可以是基于硅的化合物，例如硅鍺(SiGe)。已經(jīng)在涵蓋細(xì)節(jié)的具體實(shí)施例方面描述了本申請(qǐng)，以便于理解分離柵極功率晶體管的構(gòu)造和操作的原理。各個(gè)圖中示出和描述的很多部件都是可以互換的，以獲得所需要的結(jié)果，并且本說(shuō)明書(shū)也應(yīng)當(dāng)被閱讀以涵蓋這樣的互換。因此，本文提及的具體實(shí)施例及其細(xì)節(jié)并不是要限制所附權(quán)利要求的范圍。對(duì)本領(lǐng)域的技術(shù)人員顯而易見(jiàn)的是，可以對(duì)被選擇用于舉例的實(shí)施例進(jìn)行修改，而沒(méi)有偏離本申請(qǐng)的精神和范圍。
權(quán)利要求
1.一種功率晶體管，包括: a.摻雜的襯底，其包括在第一摻雜區(qū)域內(nèi)的源極和溝道區(qū)域、在第二摻雜區(qū)域內(nèi)的漏極、橋、第一過(guò)渡區(qū)域和第二過(guò)渡區(qū)域、以及在所述第二摻雜區(qū)域內(nèi)的溝槽，其中所述溝槽形成在所述襯底的第一表面中，并且所述溝槽填充有絕緣材料，此外，其中所述溝道區(qū)域位于所述源極與所述第一過(guò)渡區(qū)域之間，所述第一過(guò)渡區(qū)域位于所述溝道區(qū)域與所述橋之間，所述橋位于所述第一過(guò)渡區(qū)域與所述第二過(guò)渡區(qū)域之間，所述第二過(guò)渡區(qū)域位于所述橋與所述溝槽之間，并且所述溝槽位于所述第二過(guò)渡區(qū)域與所述漏極之間； b.柵極氧化層，其位于所述襯底的所述第一表面上； c.柵極，其位于所述柵極氧化層上和位于所述溝道區(qū)域和所述第一過(guò)渡區(qū)域之上；以及 d.場(chǎng)板，其位于所述柵極氧化層上和位于所述溝槽的一部分和所述第二過(guò)渡區(qū)域之上，其中所述柵極通過(guò)位于所述橋之上的間隙與所述場(chǎng)板分開(kāi)，此外，其中所述場(chǎng)板經(jīng)由導(dǎo)電跡線電耦合到所述源極。
2.如權(quán)利要求1所述的功率晶體管，其中所述柵極和所述場(chǎng)板包括多晶硅。
3.如權(quán)利要求1所述的功率晶體管，其中所述第一摻雜區(qū)域是P型區(qū)域，而所述第二摻雜區(qū)域是N型區(qū)域。
4.如權(quán)利要求3所述的功率晶體管，其中所述橋包括P型區(qū)域。
5.如權(quán)利要求4所述的功率晶體管，其中所述橋包括輕摻雜P型注入物。
6.如權(quán)利 要求4所述的功率晶體管，其中所述橋還包括被定位成在所述橋內(nèi)的所述P型區(qū)域與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo的N型區(qū)域。
7.如權(quán)利要求6所述的功率晶體管，其中所述橋內(nèi)的所述N型區(qū)域包括輕摻雜N型注入物。
8.如權(quán)利要求6所述的功率晶體管，其中所述橋在所述間隙的寬度上是連續(xù)的，并且所述橋沿著所述間隙的長(zhǎng)度是連續(xù)的。
9.如權(quán)利要求6所述的功率晶體管，其中所述橋包括沿著所述間隙的長(zhǎng)度的多個(gè)不連續(xù)的區(qū)段，每個(gè)區(qū)段在所述間隙的寬度上是連續(xù)的，并且每個(gè)區(qū)段沿著所述間隙的長(zhǎng)度與相鄰的區(qū)段分開(kāi)。
10.如權(quán)利要求4所述的功率晶體管，其中所述橋在所述間隙的寬度上是連續(xù)的，并且所述橋沿著所述間隙的長(zhǎng)度是連續(xù)的。
11.如權(quán)利要求10所述的功率晶體管，其中所述橋還包括沿著所述間隙的長(zhǎng)度的多個(gè)不連續(xù)的N型區(qū)域，每個(gè)不連續(xù)的N型區(qū)段被定位成在所述橋內(nèi)的所述P型區(qū)域的一部分與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo。
12.如權(quán)利要求4所述的功率晶體管，其中所述橋包括沿著所述間隙的長(zhǎng)度的多個(gè)不連續(xù)的區(qū)段，每個(gè)區(qū)段在所述間隙的寬度上是連續(xù)的，并且每個(gè)區(qū)段沿著所述間隙的長(zhǎng)度與相鄰的區(qū)段分開(kāi)。
13.如權(quán)利要求12所述的功率晶體管，其中所述橋的一個(gè)或多個(gè)區(qū)段還包括被定位成在所述橋的所述區(qū)段內(nèi)的所述P型區(qū)域與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo的N型區(qū)域。
14.如權(quán)利要求1所述的功率晶體管，其中所述功率晶體管包括橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
15.如權(quán)利要求1所述的功率晶體管，其中所述摻雜的襯底還包括在所述第二摻雜區(qū)域內(nèi)的漂移區(qū)域，其中所述漂移區(qū)域位于所述溝槽的下方。
16.如權(quán)利要求1所述的功率晶體管，還包括耦合到所述漏極的導(dǎo)電漏極端子和耦合到所述源極的導(dǎo)電源極端子，其中所述源極端子經(jīng)由所述導(dǎo)電跡線耦合到所述場(chǎng)板。
17.如權(quán)利要求1所述的功率晶體管,其中所述襯底包括硅襯底。
18.如權(quán)利要求1所述的功率晶體管，其中所述源極包括雙擴(kuò)散區(qū)域。
19.一種制造功率晶體管的方法，所述方法包括: a.對(duì)襯底摻雜以形成在第一摻雜區(qū)域內(nèi)的源極和溝道區(qū)域以及在第二摻雜區(qū)域內(nèi)的漏極和過(guò)渡區(qū)域，其中所述溝道區(qū)域位于所述源極與所述過(guò)渡區(qū)域之間，并且所述過(guò)渡區(qū)域位于所述溝道區(qū)域與所述漏極之間； b.貼近所述漏極來(lái)在所述過(guò)渡區(qū)域的一部分內(nèi)形成溝槽； c.使用場(chǎng)氧化物來(lái)填充所述溝槽； d.將柵極氧化層施加到所述襯底的頂表面上； e.在所述溝道區(qū)域、所述過(guò)渡區(qū)域、和所述溝槽的一部分之上形成導(dǎo)電層； f.移除所述導(dǎo)電層的在所述過(guò)渡區(qū)域的第一部分之上的一部分，從而形成由間隙分開(kāi)的兩個(gè)分開(kāi)的導(dǎo)電層部分，所述兩個(gè)分開(kāi)的導(dǎo)電層部分包括位于所述溝道區(qū)域和所述過(guò)渡區(qū)域的第一部分之 上的第一導(dǎo)電層部分以及位于所述過(guò)渡區(qū)域的第二部分和所述溝槽的該部分之上的第二導(dǎo)電層部分； g.形成導(dǎo)電跡線以將所述第二導(dǎo)電層部分電耦合到所述源極；以及 h.對(duì)所述過(guò)渡區(qū)域的、在所述導(dǎo)電層的該部分被移除而形成的所述間隙處暴露的第三部分進(jìn)行摻雜，從而在所述過(guò)渡區(qū)域的所述第一部分與所述過(guò)渡區(qū)域的所述第二部分之間形成摻雜橋區(qū)域。
20.如權(quán)利要求19所述的方法，還包括在所述襯底中的所述源極上形成導(dǎo)電源極端子、以及在所述襯底中的所述漏極上形成導(dǎo)電漏極端子，其中所述源極端子經(jīng)由所述導(dǎo)電跡線電耦合到所述第二導(dǎo)電層。
21.如權(quán)利要求19所述的方法，其中所述柵極和所述場(chǎng)板包括多晶硅。
22.如權(quán)利要求19所述的方法，其中所述第一摻雜區(qū)域是P型區(qū)域，而所述第二摻雜區(qū)域是N型區(qū)域。
23.如權(quán)利要求22所述的方法，其中所述橋包括P型區(qū)域。
24.如權(quán)利要求23所述的方法，其中所述橋包括輕摻雜P型注入物。
25.如權(quán)利要求23所述的方法，其中所述橋還包括被定位成在所述橋內(nèi)的所述P型區(qū)域與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo的N型區(qū)域。
26.如權(quán)利要求25所述的方法，其中所述橋內(nèi)的所述N型區(qū)域包括輕摻雜N型注入物。
27.如權(quán)利要求25所述的方法，其中所述橋在所述間隙的寬度上是連續(xù)的，并且所述橋沿著所述間隙的長(zhǎng)度是連續(xù)的。
28.如權(quán)利要求25所述的方法，其中所述橋包括沿著所述間隙的長(zhǎng)度的多個(gè)不連續(xù)的區(qū)段，每個(gè)區(qū)段在所述間隙的寬度上是連續(xù)的，并且每個(gè)區(qū)段沿著所述間隙的所述長(zhǎng)度與相鄰的區(qū)段分開(kāi)。
29.如權(quán)利要求23所述的方法，其中所述橋在所述間隙的寬度上是連續(xù)的，并且所述橋沿著所述間隙的長(zhǎng)度是連續(xù)的。
30.如權(quán)利要求29所述的方法，其中所述橋還包括沿著所述間隙的所述長(zhǎng)度的多個(gè)不連續(xù)的N型區(qū)域，每個(gè)不連續(xù)的N型區(qū)段被定位成在所述橋內(nèi)的所述P型區(qū)域的一部分與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo。
31.如權(quán)利要求23所述的方法，其中所述橋包括沿著所述間隙的長(zhǎng)度的多個(gè)不連續(xù)的區(qū)段，每個(gè)區(qū)段在所述間隙的寬度上是連續(xù)的，并且每個(gè)區(qū)段沿著所述間隙的所述長(zhǎng)度與相鄰的區(qū)段分開(kāi)。
32.如權(quán)利要求31所述的方法，其中所述橋的一個(gè)或多個(gè)區(qū)段還包括被定位成在所述橋的所述區(qū)段內(nèi)的所述P型區(qū)域與N型的所述第一過(guò)渡區(qū)域和N型的所述第二過(guò)渡區(qū)域之間的halo的N型區(qū)域。
33.如權(quán)利要求19所述的方法，其中所述功率晶體管包括橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
34.如權(quán)利要求19所述的方法，其中所述摻雜的襯底還包括在所述第二摻雜區(qū)域內(nèi)的漂移區(qū)域，其中所述漂移區(qū)域位于所述溝槽的下方。
35.如權(quán)利要求19所述的方法，其中所述襯底包括硅襯底。
36.如權(quán)利要求19所述的方法，其中所述源極包括雙擴(kuò)散區(qū)域。
37.如權(quán)利要求19所述的方法，其中所述`溝槽是使用淺溝槽隔離工藝而形成的。
全文摘要
本發(fā)明涉及具有薄柵極氧化層和低柵極電荷的集成MOS功率晶體管。分離柵極功率晶體管包括橫向配置的功率MOSFET，其包括摻雜的硅襯底、在襯底的表面上形成的柵極氧化層、以及在柵極氧化層之上形成的分離多晶硅層。多晶硅層被切割成兩個(gè)電隔離的部分形成位于襯底的溝道區(qū)域之上的多晶硅柵極的第一部分和形成在襯底的過(guò)渡區(qū)域的一部分之上形成的多晶硅場(chǎng)板的第二部分。這兩個(gè)多晶硅部分由間隙分開(kāi)。輕摻雜區(qū)域被注入到間隙下方的襯底中，從而形成與襯底主體具有相同摻雜類型的橋。場(chǎng)板也在形成于襯底中的填充有場(chǎng)氧化物的溝槽之上延伸。場(chǎng)板電耦合到分離柵極功率晶體管的源極。
文檔編號(hào)H01L29/423GK103151375SQ20121051749
公開(kāi)日2013年6月12日 申請(qǐng)日期2012年12月5日 優(yōu)先權(quán)日2011年12月6日
發(fā)明者J·M·麥格雷戈, V·坎姆卡 申請(qǐng)人:馬克西姆綜合產(chǎn)品公司