改良的溝槽內(nèi)輪廓的制作方法
【專利摘要】在此描述一種在半導體基板中蝕刻凹部的方法。該方法可包含：在基板的溝槽中形成介電襯墊層，其中該襯墊層具有第一密度。該方法也可包含：至少部分位在該溝槽中于該襯墊層上沉積第二介電層。該第二介電層在沉積后最初為可流動，并且有第二密度，該第二密度低于該襯墊的第一密度。該方法可進一步包括：將該基板暴露至干式蝕刻劑，其中該蝕刻劑移除該第一襯墊層與該第二介電層的一部分而形成凹部，其中該干式蝕刻劑包括含氟化合物與分子氫，且其中移除該第一介電襯墊層與移除該第二介電層的蝕刻速率比為約1:1.2至約1:1。
【專利說明】改良的溝槽內(nèi)輪廓
[0001]相關(guān)申請案的交互參照
[0002]此申請案是美國專利申請案13/624，724的PCT申請，該美國申請案于2012年9月21日提出申請,發(fā)明名稱為“Improved Intrench Profile (改良的溝槽內(nèi)輪廓)”。此申請案與美國臨時申請案61/539，279有關(guān)并且主張其權(quán)益，該美國臨時申請案于2011年9月26日提出申請,發(fā)明名稱為“Improved Intrench Profile (改良的溝槽內(nèi)輪廓)”。這兩件美國專利申請案的全文在此并入本文。
【背景技術(shù)】
[0003]半導體處理經(jīng)常包括許多不同的制造步驟。在技術(shù)現(xiàn)況中，常規(guī)上將電路部件形成為處于納米尺寸，且需要具敏感度的制造技術(shù)。例如，在用于淺溝槽隔離(“STI”)柵極形成上的整合方案上，在選擇性材料存在于納米級的細小溝槽中時，必須優(yōu)先移除犧牲膜。隨著半導體技術(shù)持續(xù)發(fā)展，這些半導體基板溝槽繼續(xù)在寬度上縮小，這使得膜的移除更加困難。
[0004]這些小寬度的溝槽需要精細的蝕刻技術(shù)。盡管可用各種蝕刻技術(shù)，但幾乎沒有蝕刻技術(shù)提供這么錯綜復雜的細節(jié)所必須的選擇性移除。例如，使用氫氟化物溶液的濕式移除法可用于選擇性移除。但此類濕式移除法不能用于STI的凹部形成上，因為該工藝的化學條件(chemistry)與溶液浴(bath)的壽命經(jīng)常無法充分受到控制以用于此類細微的蝕刻。
[0005]可運用干式蝕刻技術(shù)，且該干式蝕刻技術(shù)已顯示能提供選擇性移除。例如，使用干式蝕刻劑氣體(包括氨氣與含氟氣體)的組合的Siconi?工藝已被用于在材料移除期間較佳地控制材料的移除。然而，該干式蝕刻劑氣體仍以不同速率選擇性地蝕刻不同品質(zhì)的氧化物。盡管此氧化物的選擇性在半導體處理期間經(jīng)常是可被接受的，但在STI凹部形成中，細微的選擇性可能引發(fā)在STI溝槽中有凹陷(concave)輪廓，其中襯墊氧化物與可流動氧化物同時存在。這樣的輕微凹陷(或彎月面(meniscus))可能潛在地引發(fā)整合無源器件規(guī)?？s放以及控制溝槽間的柵極多晶硅填充的整合問題。因此，需要在STI凹部產(chǎn)生上有改良的溝槽輪廓。這些與其他需求由本發(fā)明解決。

【發(fā)明內(nèi)容】

[0006]本技術(shù)提供從已蝕刻在半導體基板上的溝槽內(nèi)移除不同品質(zhì)的介電材料的方法。可用干式蝕刻劑氣體執(zhí)行該移除，所述干式蝕刻劑氣體對沉積的氧化物的品質(zhì)不敏感。因為不敏感，從而該等干式蝕刻劑氣體可以實質(zhì)上類似的速率移除不同的氧化物。以此方式，包括不同品質(zhì)的多種氧化物的溝槽可受到蝕刻，而使得溝槽內(nèi)的輪廓遍及不同氧化物上是
一致的。
[0007]在此描述于半導體基板中蝕刻凹部的方法。該等方法可包含:在該基板的溝槽中形成介電襯墊層，其中該襯墊層具有第一密度。該等方法也可包含:至少部分在該溝槽中于該襯墊層上沉積第二介電層。該第二介電層在沉積后最初為可流動，并且該第二介電層可具有第二密度，該第二密度低于該襯墊層的第一密度。該等方法可進一步包括:將該基板暴露至干式蝕刻劑，其中該蝕刻劑移除該第一襯墊層與該第二介電層的一部分，而形成凹部，其中該干式蝕刻劑包括含氟化合物與分子氫。移除該第一介電襯墊層與移除該第二介電層的蝕刻速率比為約1: 1.2至約1:1。
[0008]本發(fā)明的實施例也包括一種蝕刻介電材料的方法，該介電材料位在半導體基板上的選擇性材料的多個區(qū)塊之間。選擇性材料可包括諸如多晶硅或其他用于形成如浮置柵極的結(jié)構(gòu)的材料。諸如多晶硅的選擇性材料可能需要某些移除技術(shù)，這些移除技術(shù)能夠在移除其他材料的同時盡可能多地維持該選擇性材料。另一態(tài)樣中，在某些類型的濕式或腐蝕性蝕刻期間，可相對于犧牲材料優(yōu)先地移除選擇性材料，因而可使用維持選擇性材料的移除技術(shù)。該等方法包括:沉積選擇性材料于半導體基板上。該等方法也可包括:在該選擇性材料與半導體基板中蝕刻至少一個溝槽，該至少一個溝槽在該半導體基板上建立至少兩個彼此隔離的該選擇性材料的區(qū)塊。可沉積該介電材料以至少部分填充該選擇性材料的該等隔離區(qū)塊之間的該溝槽。隨后可將該基板暴露至干式蝕刻劑氣體，該干式蝕刻劑氣體移除該選擇性材料的該等隔離區(qū)塊之間的該介電層的一部分而形成凹部。該干式蝕刻劑氣體可包括含氟化合物與分子氫。
[0009]額外的實施例與特征在某種程度上于下文的實施方式中提出，且對發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者而言，一旦審視本說明書將能明了該額外的實施例與特征及/或可通過操作所揭露的實施例而學得該額外的實施例與特征。通過說明書中所描述的手段、組合、與方法，可實現(xiàn)與達成所揭露的實施例的特征與優(yōu)點。
【專利附圖】

【附圖說明】
[0010]通過參考說明書的其余部分以及附圖，能夠進一步了解所揭露的實施例的本質(zhì)與優(yōu)點。
[0011]圖1顯示根據(jù)所揭露的實施例的蝕刻工藝的流程圖。
[0012]圖2顯示根據(jù)所揭露的實施例的蝕刻工藝的流程圖。
[0013]圖3A顯示基板的剖面視圖，該基板上已執(zhí)行根據(jù)本發(fā)明方法的蝕刻工藝。
[0014]圖3B顯示基板的剖面視圖，該基板上已執(zhí)行根據(jù)本發(fā)明方法的蝕刻工藝。
[0015]圖4A顯示基板的TEM影像，在該基板上已執(zhí)行利用氨氣的蝕刻。
[0016]圖4B顯示基板的TEM影像，在該基板上已執(zhí)行根據(jù)本發(fā)明方法的蝕刻工藝。
[0017]在附圖中，類似的部件及/或特征可具有相同的元件符號。進一步而言，同類型的各部件可由以下方式區(qū)分:在元件符號后附加區(qū)分類似部件及/或特征的字母。若在說明書中只用第一元件符號，則該描述可應用至具有相同的第一元件符號(無論后綴的字母為何)的類似部件及/或特征的任何一者。
【具體實施方式】
[0018]下文的描述是以解釋為目的，其中提出許多細節(jié)以便理解本發(fā)明的各實施例。然而，對于本領(lǐng)域普通技術(shù)人員而言，無須這些細節(jié)中的一些細節(jié)而可操作某些實施例，或可用額外的細節(jié)操作某些實施例。
[0019]本技術(shù)提供在半導體基板中蝕刻凹部的方法，該等方法中，使用實質(zhì)上無氨氣的干式蝕刻劑。通過納入極微濃度的氨氣，可強化蝕刻劑氣體內(nèi)氟自由基的量，此舉可容許對氧化物品質(zhì)較不敏感的移除。干式蝕刻劑可包括含氟氣體以及分子氫。
[0020]在此描述一種在半導體基板中蝕刻凹部的方法。該等方法可包含:在該基板的溝槽中形成介電襯墊層，其中該襯墊層具有第一密度。該等方法也可包含:至少部分位在該溝槽中于該襯墊層上沉積第二介電層。該第二介電層在沉積后最初為可流動，并且該第二介電層可具有第二密度，該第二密度低于該襯墊層的第一密度。該等方法可進一步包括:將該基板暴露至干式蝕刻劑，其中該蝕刻劑移除該第一襯墊層與該第二介電層的一部分而形成凹部，其中該干式蝕刻劑包括含氟化合物與分子氫，且其中移除該第一介電襯墊層與移除該第二介電層的蝕刻速率比為約1:1.2至約1:1。
[0021]參考圖1 (該圖顯示根據(jù)所揭露的實施例的蝕刻工藝100)，可在半導體基板上形成介電襯墊層110。最初沉積在溝槽中的該介電襯墊層可被沉積以產(chǎn)生實質(zhì)上共形的襯墊。共形是指所沉積的膜層在水平表面與垂直表面二者上具有一致的厚度，或階梯覆蓋率等于約I。襯墊也可形成為基板的其他層上，所述其他層包括墊氧化物與浮置柵極。此襯墊助于避免硅通過可用于填充間隙的較低品質(zhì)的可流動介電質(zhì)短路，該等介電質(zhì)可用于填充間隙是因為該等介電質(zhì)有較佳的間隙填充品質(zhì)，諸如可流動性。一些實施例中，介電襯墊層通過較無法流動或非可流動的沉積技術(shù)所沉積，該沉積技術(shù)可以是HDP-CVD，或在其他實施例中可為諸如HARP的SACVD或諸如等離子體增強TEOS與氧(或TEOS與臭氧)的PECVD。沉積的介電質(zhì)可包括硅氧化物，諸如無摻雜的硅土(silica)玻璃或摻雜的硅土，諸如磷硅酸鹽玻璃、硼硅酸鹽玻璃、或硼磷硅酸鹽玻璃。另外其他的介電質(zhì)可包括氮化硅與氮氧化硅。
[0022]HDP沉積產(chǎn)生具HDP品質(zhì)氧化物(諸如氧化硅)的襯墊層以作為第一介電層，該第一介電層具有比由可流動工藝沉積的氧化物高的第一密度以及整體品質(zhì)。HDP膜是由以下方式產(chǎn)生:在低壓或甚至真空(經(jīng)常是以射頻能量)激發(fā)反應物氣體，而在接近基板表面處建立等離子體。等離子體能量使元素具高度反應性且產(chǎn)生高密度與高品質(zhì)膜。其他實施例中，可在基板上執(zhí)行熱工藝，以產(chǎn)生襯墊氧化物層，其中通過將基板加熱至高溫而引發(fā)反應物氣體的化學反應，以誘導膜的反應與形成。
[0023]可沉積第二介電層115，此步驟是由可流動沉積方法所產(chǎn)生，該方法可包括例如旋涂玻璃或可流動CVD。一些實施例中，可流動CVD用于覆蓋介電襯墊層并且填充基板中的溝槽?？闪鲃友趸锟赏ㄟ^以下步驟形成:分開激發(fā)前體氣體，之后使這些前體氣體在基板正上方的處理腔室的區(qū)域中結(jié)合，而產(chǎn)生可流動氧化物，該可流動氧化物于溝槽頂部開始流動，之后向下流動以將該可流動氧化物填入而不至于建立空洞或接縫。第二介電層具有第二密度，該第二密度低于襯墊層的第一密度。除了填充溝槽外，一些實施例中，可流動氧化物可額外填充在墊氧化物層(諸如氮化硅)之間，或?qū)τ诎óa(chǎn)生例如NAND閃存的情況而言，該可流動氧化物額外地可填充在多晶硅浮置柵極之間。
[0024]沉積后，可使用許多方法沉積最初可流動的介電層。例如，可使用可流動CVD工藝，其中將硅前體導至容納基板的基板處理區(qū)域。另一前體僅在通過遠端等離子體區(qū)域而建立自由基前體(諸如氮前體)后導入，該前體隨后流進基板處理區(qū)域并且與硅前體結(jié)合。此技術(shù)中，含硅前體并未直接被基板處理區(qū)域中施加的等離子體功率所激發(fā)。反而，等離子體功率只激發(fā)基板處理區(qū)域外的前體。此安排方式造成含硅與氮的層以可流動式沉積進入受襯的溝槽中。膜的可流動性隨著沉積進展而衰減，且可流動性在下文所述的固化操作期間基本上消除。
[0025]含硅前體可含有碳及/或氮，以確保間隙填充的介電層形成期間的可流動性。一些實施例中，含硅前體可以是無碳的含硅前體，該無碳的含硅前體使間隙填充層能夠在固化工藝期間歷經(jīng)較少收縮。除了其他類型的硅前體之外，該無碳的硅前體特別可以是例如硅與氮前體、硅與氫前體、或含硅氮與氫的前體。這些前體的特定范例可包括硅烷胺，除其他硅烷胺之外，該前體特別諸如為H2N(SiH3)、HN(SiH3)2、與N(SiH3)3。這些硅烷胺可以與額外氣體混合，該額外氣體可用作如載氣、反應性氣體、或前述兩種氣體。這些額外氣體的范例除其他氣體之外特別可包括H2、N2, NH3> He與Ar。無碳的硅前體的范例也可包括甲硅烷(SiH4),該甲硅烷為單獨存在或與其他含硅氣體(例如N(SiH3)3)、含氫氣體(例如H2)、及/或含氮氣體(例如N2、NH3)混合。含硅前體也可包括不具有碳或氮的硅化合物，諸如甲硅烷、乙硅烷等。若沉積的氧化物膜是受摻雜的氧化物膜，也可使用摻質(zhì)前體，該摻質(zhì)前體除了其他硼與磷摻質(zhì)之外特別諸如為TEB、TMB、B2H6, TEPO, PH3> P2H6、與TMP。
[0026]氮可納入自由基前體與含硅前體的任一者或二者中。當?shù)嬖谟谧杂苫绑w中時，可稱為自由基氮前體。該自由基氮前體包括等離子體流出物，該等離子體流出物通過激發(fā)等離子體中較穩(wěn)定的含氮前體而建立。例如，含有NH3及/或聯(lián)氨(N2H4)的相對穩(wěn)定的含氮前體可在腔室等離子體區(qū)域或處理腔室外的遠端等離子體系統(tǒng)(RPS)中被激活，而形成自由基氮前體，該自由基氮前體隨后輸送進入無等離子體的基板處理區(qū)域。不同實施例中，該穩(wěn)定的氮前體也可以是包含NH3與N2、NH3與H2、NH3與N2與H2、以及N2與H2的混合物。N2與H2的混合物中也可使用聯(lián)氨以取代NH3或與NH3結(jié)合使用。不同實施例中，穩(wěn)定的氮前體的流速可為約200sccm或更大、約300sccm或更大、約500sccm或更大、或者是約700sccm或更大。含氮前體也可包括N20、NO、NO2、與ΝΗ40Η。
[0027]所產(chǎn)生的自由基氮前體可包括.N、.NH、.NH2等的一或多者，且可伴隨在等離子體中形成的離子化物種。其他實施例中，自由基氮前體在處理腔室的一區(qū)塊中生成，該區(qū)塊與基板處理區(qū)域分隔，在該基板處理區(qū)域，該等前體混合并且反應而沉積含硅與氮層于沉積基板(例如半導體晶圓)上。該分隔可并入供應反應物至基板處理區(qū)域的噴頭。該自由基氮前體也可伴隨載氣，諸如氬氣、氦氣等。氧可被同時遞送進入遠端等離子體區(qū)域(以O(shè)2及/或O3的形式)，以調(diào)整自由基氮前體中以及用此技術(shù)沉積的襯墊或間隙填充層中的氧含量的量。
[0028]該可流動性可能(至少部分地)是由于沉積膜中顯著的氫成份。例如，沉積的膜可具有硅氮烷形式的S1-NH-Si骨架，即S1-N-H膜。可流動性也可能是由于硅氮烷形式的短鏈聚合物所致。使短鏈聚合物與可流動性形成的氮可源自于自由基前體或含硅前體的任一者。當硅前體與自由基氮前體為無碳時，沉積的含硅與氮膜也是實質(zhì)上無碳。當然，無碳并非必然意味該膜缺乏甚至痕量的碳。碳污染物(contaminants)可存在于前體材料中而找到該碳污染物進入沉積的含硅與氮膜的途徑。然而，這些碳雜質(zhì)的量遠低于具有碳基團的硅前體(例如TEOS、TMDSO等)中可見的量。
[0029]其他實施例中，第一與第二介電層二者皆為可流動或可能皆為不可流動。一些實施例中，介電質(zhì)通過不同機制沉積(例如第一介電質(zhì)為不可流動，第二介電質(zhì)為可流動)，但取決于使用的反應物而具有類似的介電品質(zhì)。尚有其他實施例，該第一介電質(zhì)與該第二介電質(zhì)由相同機制沉積，但具有不同品質(zhì)，這是由于使用不同反應物物種于該兩個介電質(zhì)之故。
[0030]當基板溫度在沉積含硅膜期間維持在相對低溫的同時，可流動膜的生長可持續(xù)進展。該可流動氧化物膜可于低溫下沉積在基板表面，該低溫是通過在沉積期間冷卻基板所維持?；砂訜峒?或冷卻導管，該等導管在不同的實施例中將基座與基板溫度設(shè)定在約-40°c至約1000°C之間、約100°C至約600°C之間、低于約500°C或處于約400°C或更低。
[0031]已將可流動介電質(zhì)沉積在基板上之后，可執(zhí)行蝕刻工藝以移除過多的介電質(zhì)，以為后續(xù)的整合無源器件制造步驟做好準備。一些實施例中，干式蝕刻劑氣體用于蝕刻該介電層120。該蝕刻劑移除第一襯墊層與第二介電層二者的一部分。包括在該蝕刻劑中的氣體可包括在進入半導體處理區(qū)域之前先通過遠端等離子體區(qū)域而要被激發(fā)的氣體。該蝕刻劑可包括含氟化合物與分子氫，且與介電層反應而產(chǎn)生固體副產(chǎn)物，該固體副產(chǎn)物會在基板溫度提升到超過升華溫度時升華，從而移除過多的介電質(zhì)。移除第一介電襯墊層與移除第二介電層的蝕刻速率比可為約1:2，或在其他實施例中可為約1:1.5,1:1.3,1:1.2,1:1.1、或約1:1。當蝕刻速率比等于1:1時，各別的介電質(zhì)以相同速率被移除。
[0032]一些實施例中，干式蝕刻劑氣體含有三氟化氮與分子氫。在其他實施例中，該干式蝕刻劑氣體實質(zhì)上無氨氣。三氟化氮與氫的干式蝕刻劑氣體的組合可產(chǎn)生較緩慢的反應，該較緩慢的反應相較于包括氨氣的干式蝕刻劑氣體對氧化物的品質(zhì)較不具選擇性。添加氨氣可減少反應性物種中氟的濃度，而產(chǎn)生氟化銨與氟化氫銨。這些產(chǎn)物以一較快的速率移除較低密度與較低品質(zhì)的可流動介電質(zhì)，移除得比移除較高密度、較高品質(zhì)的襯墊氧化物層(通過例如HDP沉積)快。因具有更為接近1:1的針對HDP氧化物的選擇性,相較于包括氨氣的干式蝕刻劑氣體，該實質(zhì)上無氨氣的干式蝕刻劑氣體能夠產(chǎn)生具有較不凹陷的轉(zhuǎn)角輪廓的凹部。一些實施例中，實質(zhì)上無氨氣的干式蝕刻劑氣體產(chǎn)生抵靠凹部側(cè)壁的實質(zhì)上平整的轉(zhuǎn)角輪廓。
[0033]可流動的介電質(zhì)可在沉積之后固化，以改良介電膜品質(zhì)。各實施例中，固化可在氧化環(huán)境(如蒸汽)、惰性環(huán)境(諸如氮氣)、或其他環(huán)境中執(zhí)行。膜的可流動性隨著沉積進展而衰減，且可流動性基本上在固化操作期間消除。該固化操作可涉及將含硅與氮的層轉(zhuǎn)換成氧化硅。固化涉及提升圖案化基板的溫度，以及將間隙填充介電層暴露至含氧環(huán)境。一些實施例中，升高的溫度誘導氧化物從襯墊層擴散進入間隙填充層，而提供來自間隙填充介電層下方的額外氧來源。該固化可以是退火，且可在低于約1000°c的溫度下執(zhí)行。其他實施例中，固化可發(fā)生在低于約800 V、600 V、500 V、400 V、300 V、或低于約200 V。利用可流動介電質(zhì)可減少制造工藝的熱預算，且在一些情況中，該工藝可在低于約600°C、500°C、400°C、300°C、20(rC、或低于約100°C下執(zhí)行，以維持可流動的介電質(zhì)。
[0034]現(xiàn)在參考圖2，在此描述蝕刻介電材料的方法200，該介電材料位在半導體基板上的選擇性材料的多個區(qū)塊之間。該方法包括沉積選擇性材料覆于半導體基板上(210)。選擇性材料可以是期望在移除另外材料(separate material)的同時還維持住的任何材料。例如(且并非意欲限制本發(fā)明)，該選擇性材料可以是在閃存單元中做為浮置柵極的多晶硅。另一材料(諸如介電質(zhì))可與選擇性多晶硅共同位于基板上。一些實施例中的目的可為移除介電材料的同時維持選擇性多晶硅。在這樣的情況中，該介電質(zhì)可通過限制移除或不移除多晶硅的方式移除。此舉可用優(yōu)先移除該介電質(zhì)的特殊蝕刻技術(shù)執(zhí)行。例如，利用與氧化物或氮化物反應但不與多晶硅反應的干式蝕刻劑氣體提供了一種移除介電質(zhì)的同時維持選擇性材料的方式。其他實施例中，該選擇性材料是硅、沉積的金屬、介電質(zhì)、或可沉積在基板上的任何其他材料，其中該目的是在移除另外材料期間移除顯著少量的選擇性材料。
[0035]已沉積選擇性材料之后，可蝕刻溝槽穿過選擇性材料215，且在一些例子中是蝕刻溝槽穿過半導體基板。該蝕刻建立位于半導體基板上的選擇性材料的隔離區(qū)塊，該等區(qū)塊被蝕刻的溝槽所分隔。該等溝槽可顯示高深寬比，其中溝槽深度可顯著地比該溝槽的寬度還大。示范性的溝槽可具有約2:1或更大、約3:1或更大、約5: 1、約7: 1、或約10:1或更大等的深寬比。
[0036]該方法可進一步包括沉積介電材料于該溝槽內(nèi)220。該沉積可包括完全填充該溝槽以及沉積充分的介電質(zhì)以覆蓋該選擇性材料，或在其他實施例中，該沉積可部分填充該溝槽。該介電質(zhì)可沉積越過基板的高度(level),使得該介電質(zhì)至少部分填充在選擇性材料的隔離區(qū)塊之間。取決于溝槽的特性，可通過可流動或非可流動的方法沉積介電材料。在一些窄且深的溝槽的實施例中，可用可流動的方式沉積該介電質(zhì)，以限制空洞發(fā)展的可能性。其他實施例中，更高品質(zhì)的介電質(zhì)可用于場部件之間改良的絕緣。一些實施例中，使用旋涂玻璃沉積介電材料。替代性實施例中，介電材料是通過可流動CVD所沉積。
[0037]一些實施例中，可執(zhí)行多種介電質(zhì)沉積而填充該溝槽。例如，在溝槽被可流動介電質(zhì)填充之前，可將襯墊層沉積在該溝槽內(nèi)。這樣的組合可提供以下優(yōu)點:改良對襯墊層的絕緣，以及改良可流動介電質(zhì)的填充特性。額外范例包括以一系列步驟沉積介電質(zhì)，該等步驟包括沉積與往回蝕刻介電質(zhì)，以盡量減少面包狀現(xiàn)象(bread-loafing)與空洞形成。最初的介電層可沉積在溝槽中，之后進行中間蝕刻工藝，以移除沿著溝槽頂部的介電質(zhì)堆積。蝕刻后，可用后續(xù)介電材料的沉積填充溝槽的其余部分。
[0038]可在沉積介電層后執(zhí)行蝕刻工藝225。該蝕刻可包括將基板暴露至干式蝕刻劑氣體，該干式蝕刻劑氣體移除選擇性材料的隔離區(qū)塊之間的一部分介電層，而形成凹部。該干式蝕刻劑氣體可以是包括含氟化合物以及分子氫的氣體混合物。該等氣體可分別流進基板所處的處理腔室，且在一些實施例中，該干式蝕刻劑氣體在流進處理腔室之前被遠端等離子體源激發(fā)。一些實施例中，干式蝕刻劑氣體實質(zhì)上無氨氣，而可提供較慢的反應，且有較大量的氟自由基可用于反應。使用實質(zhì)上無氨氣的干式蝕刻劑氣體可產(chǎn)生具有實質(zhì)上平整的轉(zhuǎn)角輪廓的凹部，這是由于防止氟自由基還原成包括氟化銨與氟化氫銨的產(chǎn)物所致。干式蝕刻劑氣體可完全無氨氣，以進一步防止因形成中間化學物質(zhì)(包括氟化銨與氟化氫銨)所造成的氟自由基移除。
[0039]一些沉積中，介電層沉積成遠高于選擇性材料的高度，且可執(zhí)行中間的介電質(zhì)移除。諸如化學機械研磨之類的工藝可用于移除過多的介電質(zhì)。選擇性材料可用做為蝕刻停止層，該蝕刻停止層可例如為場柵極多晶硅或氮化硅。一旦介電質(zhì)已被移除降至選擇性材料層，則干式蝕刻劑可用于移除位于選擇性材料的區(qū)塊之間的介電質(zhì)。
[0040]可基于選擇性材料的有效場高度移除位在選擇性材料的區(qū)塊之間的介電質(zhì)。例如，該介電質(zhì)可被蝕刻至介于約200埃至約1200埃之間。額外的范例可具有被蝕刻至介于約400埃至約1000埃之間、介于約600埃至約800埃之間等的介電質(zhì)。有多個選擇性材料區(qū)塊且有在這些區(qū)塊之間必須移除介電質(zhì)的多個區(qū)域時，干式蝕刻劑氣體可提供單元至單元間(cell to cell)變化低于約IOnm的凹部。示范性的單元間(intercell)凹部深度之間的有效場高度變化低于約8nm或低于約6nm。干式蝕刻劑氣體可提供單元之間的蝕刻一致性，其中單元凹部深度與形狀之間的偏差低于5%。單元深度與形狀之間的差異可低于約3%、約 2%、約 1.5%、約 1%、約 0.5%、約 0.1% 等。
[0041]在介電質(zhì)已從選擇性材料的區(qū)塊之間移除之后所得的凹部輪廓可具有底部(floor)，該底部由基板的淺溝槽隔離中的殘余介電材料所界定。該底部的輪廓可在橫越該介電質(zhì)至介電材料與選擇性材料交會處的位置為止皆為實質(zhì)上平整。此交會點可界定凹部的轉(zhuǎn)角，且介電材料的轉(zhuǎn)角輪廓可為與選擇性材料呈大約直角。當界定凹部的介電材料基底部與選擇性材料壁之間形成直角時，平整的轉(zhuǎn)角輪廓業(yè)已形成?？尚纬沙^或低于90°的角度，在此情況中，轉(zhuǎn)角輪廓可為實質(zhì)上平整。于轉(zhuǎn)角處可能無法完全移除介電質(zhì)，而在凹部轉(zhuǎn)角產(chǎn)生介電質(zhì)的稍微凹陷。盡管該凹陷可能無法界定出完美的圓形剖面，然而該凹部側(cè)邊與基底部的曲率半徑可低于約5nm。在一些實施例中，該曲率半徑可能低于約3nm、2nm、lnm、5埃、3埃、2埃、或約I埃，從而提供實質(zhì)上平整的轉(zhuǎn)角輪廓。
[0042]該介電質(zhì)可在沉積后且于蝕刻前固化，以改良介電膜的品質(zhì)。固化可通過任何先前所討論的方法執(zhí)行。該固化可以是退火，且可在低于約1000°c的溫度下執(zhí)行，例如，該固化可發(fā)生在低于約800°c、600°c、50(rc、40(rc、30(rc或低于約200°C。利用可流動介電質(zhì)可減少制造工藝的熱預算，且在一些情況中，該等工藝可在低于約600°c、500°C、400°C、300°C、200°C或低于約100°C下執(zhí)行，以維持可流動的介電質(zhì)。
[0043]一些實施例中，已知為穿隧氧化物的氧化物層沉積在半導體基板與選擇性材料之間，以確保浮置柵極的隔離。該穿隧氧化物是在最初沉積選擇性材料與形成溝槽之前沉積。溝槽中與選擇性材料區(qū)塊之間所沉積的介電質(zhì)可被蝕刻降至穿隧氧化物的高度?；蛘撸摻殡姴牧峡梢员晃g刻至選擇性材料區(qū)塊之間，但不被蝕刻降至穿隧氧化物的高度。
[0044]已從選擇性材料區(qū)塊之間蝕刻介電材料后，可發(fā)生后續(xù)的制造。隔離層可沉積于選擇性層上以及蝕刻后的凹部中。此隔離層可提供例如浮置柵極與控制柵極(可在之后沉積)之間的襯墊。另一材料(諸如金屬、介電質(zhì)、或某些其他材料)的沉積物可在隔離層已鋪設(shè)后沉積。該后續(xù)材料可以是多晶硅，用作為閃存單元(諸如NAND閃存元件)中的控制柵極。蝕刻后的介電凹部的實質(zhì)上平整的轉(zhuǎn)角輪廓能夠使后續(xù)整合的無源器件層填充在(例如)寬度可為幾納米的溝槽內(nèi)。當隔離層與后續(xù)的控制柵極層沉積在具有實質(zhì)上平整的轉(zhuǎn)角輪廓及/或較佳的單元一致性的凹部內(nèi)時，可因提供改良的界面供Iro規(guī)?？s放而防止進一步的整合問題。
[0045]現(xiàn)在轉(zhuǎn)至圖3A，剖面視圖中顯示基板310，在該基板310上已執(zhí)行根據(jù)本發(fā)明的方法的蝕刻工藝。穿隧氧化物320沉積在基板310與選擇性材料325之間。該選擇性材料325可以是金屬、介電質(zhì)、或氧化物，或者是某些其他材料。在一些實施例中，選擇性材料325可以是多晶硅，該多晶硅可受摻雜或不受摻雜。溝槽315建立在該等層中，且被介電材料319填充。該介電材料可在沉積后最初為可流動，且可在沉積后固化。該介電質(zhì)隨后可往回蝕刻而形成具有轉(zhuǎn)角335的凹部單元330。該蝕刻工藝可使用含氟氣體與分子氫的干式蝕刻劑氣體混合物，且該干式蝕刻劑氣體實質(zhì)上無氨氣。雖然轉(zhuǎn)角335顯示些微凹陷，其他實施例可使該等轉(zhuǎn)角在界定凹部單元330的介電質(zhì)底部與選擇性材料壁之間的界面處平整或?qū)嵸|(zhì)上平整，而建立直角的交會。圖3A的剖面視圖可以是處理半導體器件的中間步驟，該處理將包括沉積后續(xù)材料層(諸如多晶硅)于所形成的凹部單元內(nèi)。此后續(xù)材料可在形成隔離層或襯墊層于選擇性材料上及凹部內(nèi)之后沉積。該介電層319可包括襯墊層與額外的間隙填充介電層二者。
[0046]圖3B中，剖面視圖顯示基板310，在該基板310上已執(zhí)行根據(jù)本發(fā)明的方法的蝕刻工藝?；?10具有墊層340，該墊層340于形成溝槽315前沉積。溝槽形成后，可沉積介電襯墊材料317。襯墊317可例如通過HDP沉積來沉積。接著，在溝槽315內(nèi)沉積介電材料319于襯墊層317上。介電材料319可在沉積后最初為可流動，且可在沉積后固化。介電材料319可與介電襯墊層317具有相同或不同的品質(zhì)及/或密度。例如，襯墊層319可比介電材料319具有更聞品質(zhì)。
[0047]介電質(zhì)319可于墊氧化物340上方延伸，且可在最初以諸如化學機械拋光之類的工藝移除而降至墊氧化物層。可執(zhí)行蝕刻工藝，其中干式蝕刻劑氣體混合物用于移除介電材料319與介電襯墊層317。干式蝕刻劑氣體混合物可包括含氟氣體與分子氫，且可實質(zhì)上無氨氣，或完全無氨氣。該干式蝕刻劑氣體移除介電材料319與襯墊層317，而產(chǎn)生包括轉(zhuǎn)角335的凹部330。該轉(zhuǎn)角335的輪廓可實質(zhì)上平整，這是指介電材料319與介電襯墊317被移除至實質(zhì)上相同的深度。移除至同等深度是指干式蝕刻劑氣體實質(zhì)上對氧化物品質(zhì)不敏感。
[0048]范例
[0049]在使用有氨氣及無氨氣的蝕刻劑氣體混合物的蝕刻選擇性之間制作比較性范例。這些蝕刻是在先襯以HDP襯墊層再以可流動氧化物填充的溝槽上進行。該等介電質(zhì)暴露至含有三氟化氮與分子氫的干式蝕刻劑氣體混合物。一個范例中，該干式蝕刻劑氣體也含有氨氣，而在比較性范例中，該干式蝕刻劑氣體實質(zhì)上無氨。如下文中的表1所見，含有氨氣的干式蝕刻劑氣體比實質(zhì)上無氨氣的干式蝕刻劑氣體移除較多的可流動氧化物(相較于HDP氧化物)。
[0050]表1:干式蝕刻劑氣體的蝕刻深度
[0051]
【權(quán)利要求】
1.一種在半導體基板中蝕刻凹部的方法，所述方法包含以下步驟: 形成介電襯墊層于所述基板的溝槽中，其中所述襯墊層具有第一密度； 至少部分位在所述溝槽中于所述襯墊層上沉積第二介電層，其中所述第二介電層在沉積后最初為可流動，且其中所述第二介電層具有第二密度，所述第二密度低于所述襯墊層的第一密度； 將所述基板暴露至干式蝕刻劑，其中所述蝕刻劑移除所述第一襯墊層與所述第二介電層的一部分而形成所述凹部，其中所述干式蝕刻劑包括含氟化合物與分子氫，且其中移除所述第一介電襯墊層與移除所述第二介電層的蝕刻速率比為約1:1.2至約1:1。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一介電襯墊層包含高密度等離子體形成的氧化硅層。
3.如權(quán)利要求1所述的方法，其特征在于，所述第二介電層包含由FCVD所沉積的氧化娃層。
4.如權(quán)利要求1所述的方法，其特征在于，所述含氟化合物包含NF3。
5.如權(quán)利要求1所述的方法，其特征在于，所述干式蝕刻劑實質(zhì)上無氨氣。
6.如權(quán)利要求1所述的方法，其特征在于，所述凹部具有實質(zhì)上平整的轉(zhuǎn)角輪廓。
7.如權(quán)利要求1所述的方法，進一步包含以下步驟:在所述第二介電層沉積之后，固化所述第二介電層。
8.如權(quán)利要求1所述的方法，其特征在于，所述介電層是在約400°C或更低的溫度下沉積與蝕刻。
9.一種蝕刻介電材料的方法，所述介電材料位在半導體基板上的選擇性材料的多個區(qū)塊之間，所述方法包括以下步驟: 沉積選擇性材料于半導體基板上； 在所述選擇性材料與半導體基板中蝕刻至少一個溝槽，所述至少一個溝槽在所述半導體基板上建立至少兩個彼此隔離的選擇性材料的區(qū)塊； 將所述介電材料沉積于所述溝槽中，其中所述介電材料至少部分填充于選擇性材料的隔離區(qū)塊之間；以及 將所述基板暴露至干式蝕刻劑氣體，所述干式蝕刻劑氣體移除選擇性材料的隔離區(qū)塊之間的介電層的一部分而形成凹部，其中所述干式蝕刻劑氣體包括含氟化合物與分子氫。
10.如權(quán)利要求9所述的方法，其特征在于，所述干式蝕刻劑氣體實質(zhì)上無氨氣。
11.如權(quán)利要求9所述的方法，其特征在于，所述選擇性材料是多晶硅。
12.如權(quán)利要求9所述的方法，進一步包含以下步驟:在沉積所述選擇性材料之前，沉積穿隧氧化物于所述半導體基板上，其中所述選擇性材料被沉積在所述穿隧氧化物上。
13.如權(quán)利要求9所述的方法，其特征在于，所述介電材料由可流動CVD所沉積。
14.如權(quán)利要求9所述的方法，其特征在于，所述凹部具有實質(zhì)上平整的轉(zhuǎn)角輪廓。
15.如權(quán)利要求9所述的方法，進一 步包含以下步驟:在所述第二介電層沉積之后，固化所述第二介電層。
16.如權(quán)利要求15所述的方法，其特征在于，所述介電層在約400℃或更低的溫度下沉積、固化與蝕刻。
【文檔編號】H01L21/205GK103907182SQ201280051888
【公開日】2014年7月2日 申請日期:2012年9月26日 優(yōu)先權(quán)日:2011年9月26日
【發(fā)明者】K·薩普瑞, N·K·英格爾, J·唐 申請人:應用材料公司