專利名稱：制造溝槽mosfet的方法
技術領域：
本發(fā)明涉及制造半導體器件的方法，更具體涉及制造溝槽金屬-氧化 物—半導體場效應晶體管(MOSFET)的方法。
背景技術：
通常，溝槽MOSFET包含半導體襯底，所述半導體襯底具有形成 在溝槽MOSFET的源極和漏極之間的溝槽。由于溝槽的存在，溝槽 MOSFET包含垂直溝道，從而使柵極在源極和漏極之間延伸。
如上所述的溝槽填充有導電材料，例如多晶硅，使得可在溝槽 MOSFET中的產生低電流，從而提供低的特定接通電阻值。
在所述溝槽內壁上形成薄的絕緣膜例如氧化物膜以形成柵極絕緣 膜之后，在溝槽上沉積多晶硅，并在所述半導體襯底上形成硬掩模。然 后，在溝槽中填充多晶硅并覆蓋氧化物膜。
其后，通過回蝕刻工藝蝕刻多晶硅，其不使用光刻膠膜作為蝕刻掩 模而直接蝕刻多晶硅，使得在溝槽中形成由多晶硅形成的柵電極。這時， 在多晶硅的回蝕刻工藝中，進行過蝕刻操作。甚至在暴露出用作終點檢 測膜的硬掩模之后，所述過蝕刻操作還蝕刻多晶硅一段時間。此時，多 晶硅僅保留在溝槽內，并形成柵電極。如此形成的柵電極具有比半導體 襯底的上表面低的上表面。
如果由于多晶硅的過蝕刻導致柵電極未填充溝槽，那么柵極的電容 可變得比期望值小。因此，通過溝槽MOSFET的溝道的電流量可能不 足。
另外，因為實施回蝕刻工藝時多晶硅的上表面可能會顯著地受損， 因此在后續(xù)過程中形成在溝槽中的柵電極必須熱處理一段時間。

發(fā)明內容
在根據本發(fā)明的一個實施方案中，提供一種制造半導體器件的方
法。所述方法包括在半導體襯底的上表面上形成硬掩模；在所述硬掩 模內形成開口以暴露半導體襯底的一部分；通過使用硬掩模作為蝕刻掩 模來蝕刻所述半導體襯底，在所述半導體襯底中形成溝槽；在所述溝槽 內壁上形成柵極絕緣膜；在所述柵極絕緣膜和至少一部分硬掩模上形成 導電膜，所述導電膜填充所述溝槽；通過蝕刻所述導電膜在所述溝槽中 形成圖案化的導電膜；除去所述硬掩模；和通過拋光所述圖案化的導電 膜直到圖案化導電膜的上表面與半導體襯底上表面齊平，形成柵電極。
在根據本發(fā)明的另一個實施方案中，提供了制造半導體器件的方 法。所述方法包括在半導體襯底的上表面上形成硬掩模；在所述硬掩 模內形成開口以暴露半導體襯底的 一部分;通過使用硬掩模作為蝕刻掩 模來蝕刻所述半導體襯底，在所述半導體襯底中形成溝槽；在所述溝槽 內壁上形成柵極絕緣膜；在所述柵極絕緣膜和至少一部分硬掩模上形成 導電膜，所述導電膜填充所述溝槽；通過蝕刻所述導電膜在所述溝槽中 形成圖案化的導電膜，所述圖案化的導電膜具有比所述硬掩模的上表面 低的上表面；和通過拋光所述硬掩模和圖案化的導電膜直到暴露出所述 半導體襯底的上表面，在所述溝槽內形成柵電極。
閱讀附圖及下面的詳細說明之后，根據本發(fā)明的其他特征對于本領 域技術人員會或會變得顯而易見。


圖l是顯示根據本發(fā)明的一個實施方案，形成在半導體襯底上的硬 掩模的橫截面圖2是顯示根據本發(fā)明的一個實施方案，形成在半導體襯底中的溝 槽的橫截面圖3是顯示根據本發(fā)明的一個實施方案，形成在溝槽中的第二氧化 物膜的橫截面圖4a是顯示根據本發(fā)明的一個實施方案，形成在溝槽中和硬掩模 上表面上的導電膜的橫截面圖4b是顯示根據與本發(fā)明的一個實施方案，圖案化導電膜的橫截
面圖5是顯示根據本發(fā)明的一個實施方案，除去i硬掩模的狀態(tài)的橫 截面圖6是顯示根據本發(fā)明的一個實施方案，通過拋光圖案化的導電膜 在溝槽中形成的柵電極的橫截面圖7是利用根據本發(fā)明第一實施方案的方法制造的溝槽MOSFET
器件的橫截面圖；和
圖8是顯示根據本發(fā)明的第二實施方案，用于除去硬掩模和拋光圖
案化導電膜的一種替代性的方法步驟的橫截面圖。
具體實施例方式
以下，將描述根據本發(fā)明實施方案制造溝槽MOSFET器件的方法。 然而，本發(fā)明不限于此，本領域技術人員將能以各種不同的方式實施本 發(fā)明，而不背離與本發(fā)明一致的原則和精神，其范圍限定于權利要求及 其等同物中。
MOSFET器件的制造方法 第一實施方案
圖1~7是說明根據本發(fā)明第一實施方案制造溝槽MOSFET器件的 方法的橫截面圖。
圖l是顯示根據本發(fā)明一個實施方案的硬掩模110的橫截面圖。
參考圖1,為了制造溝槽MOSFET器件，首先在半導體襯底100 上表面上形成第一氧化物膜(未顯示)，并圖案化第一氧化物膜使得硬 掩模110形成為暴露半導體襯底100的一部分，其中在此將形成柵極部 120。
具體地，為了形成硬掩模110，可以將光刻膠膜涂覆于第一氧化物 膜的上表面，并可以實施包括照像和顯影工藝的光工藝以圖案化光刻膠
膜。然后，光刻膠膜覆蓋除了將形成柵極部120的部分之外的剩余部分。
其后，如果通過使用圖案化的光刻膠膜作為蝕刻掩模來蝕刻第一氧 化物膜，則除去通過圖案化光刻膠膜暴露的第一氧化物膜，使得硬掩模 110形成為暴露半導體襯底100中將形成柵極部120的那一部分。
圖2是顯示半導體襯底100中的溝槽121的橫截面圖。
參考圖2，通過使用形成在半導體襯底100上的硬掩模110作為蝕 刻掩模，蝕刻由硬掩模110暴露出的半導體襯底100的部分，即其中將 形成柵極部120的部分，從而形成具有預定深度的溝槽121。
圖3是顯示溝槽121中的柵極絕緣膜130的橫截面圖。
參考圖3，在形成溝槽121之后，第二氧化物膜薄薄地形成在溝槽 121的內壁上，以形成柵極絕緣膜130。在一個實施方案中，第二氧化 物膜可以由與硬掩模110相同的材料形成。例如，硬掩模110和第二氧 化物膜可包含二氧化硅。在此，可以通過熱處理形成有溝槽121的半導 體襯底100形成第二氧化物膜。然后，僅在由硅形成的溝槽121的內壁 上形成二氧化硅膜。二氧化硅膜未形成在不是由硅形成的溝槽121的剩 余區(qū)域上。
圖4a是顯示半導體襯底100上和溝槽121中的多晶硅膜140a的橫 截面圖。圖4b是顯示圖案化多晶硅膜140a的橫截面圖。
參考圖4a,在溝槽121內壁上形成柵極絕緣膜130之后，在溝槽 121中和硬掩模110上形成導電膜140a,例如多晶珪膜140a。多晶硅膜 140a完全填充溝槽120并以預定厚度覆蓋硬掩模110的上表面。
其后，參考圖4b,利用回蝕刻工藝來圖案化并蝕刻多晶硅膜140a， 使得多晶硅膜140a保留在溝槽121內。在此，為了均勻地蝕刻多晶硅 膜140a,甚至在檢測到用作終點檢測膜的硬掩模110的氧化物材料之 后，實施過蝕刻操作以進一步蝕刻多晶硅膜140a —段時間。由于過蝕 刻操作，在溝槽121中形成圖案化多晶硅膜140b,圖案化多晶硅膜140b 具有比硬掩模100的頂表面低的頂表面。
圖5是顯示已經除去圖4b所示的硬掩模110的橫截面圖。
參考圖5，通過使用蝕刻劑從半導體襯底100完全除去硬掩模110， 其蝕刻選擇性比用于蝕刻多晶硅層140b的那些的蝕刻選擇性高。
如果如上所述從半導體襯底100完全除去硬掩模110,'則溝槽121 中的圖案化的多晶硅膜140b從半導體襯底100的上表面突出。
圖6是顯示溝槽121中柵電極140的橫截面圖。
參考圖6，除去硬掩模100之后，通過使用化學機械拋光(CMP)裝 置300 (圖5所示)，除去從半導體襯底110上表面突出的圖案化的多晶 硅膜140b的一部分，拋光圖案化的多晶硅膜140b直到圖案化多晶硅 140b的上表面與半導體襯底100的上表面齊平，以在溝槽121中形成 柵電極140。
如果通過如上所述的化學機械拋光方法除去圖案化的多晶硅膜 140b,則回蝕刻之后不需要熱處理圖案化的多晶硅膜140b，并形成厚 度基本上與溝槽121深度相同的柵電極140，使得柵極的電容可以總是 保持恒定。
圖7是顯示在柵極部120兩側在半導體襯底100上的源極和漏極區(qū) 域150和160的橫截面圖。
參考圖7，在溝槽121內形成柵極絕緣膜130和柵電極140之后， 在柵極部120兩側在半導體襯底100上形成源極區(qū)域150和漏極區(qū)域 160，以制造溝槽MOSFET器件200。
第二實施方案
圖8是說明根據本發(fā)明的第二實施方案，除去硬掩模110和拋光圖 案化多晶硅膜104b的另外可選步驟的橫截面圖。
除了通過化學機械拋光方法同時除去硬掩模110和從半導體襯底 100上表面突出的圖案化多晶硅膜140b之外，根據第二實施方案的制 造溝槽MOSFET器件的方法類似于根據第一實施方案的制造方法。因 此，第二實施方案僅使用一個工藝步驟除去硬掩模110和從半導體襯底 100的上表面突出的圖案化多晶硅膜140b，其是與第一實施方案不同的 工藝。以下，將詳細記載根據第二實施方案的除去過程。
為了制造溝槽MOSFET器件200,根據第二實施方案，形成硬掩模 110以僅暴露將在其中形成柵極部120 (參考圖7 )的半導體襯底100 的部分(參考圖2)。 ，
其后，通過使用硬掩模110作為蝕刻掩模來蝕刻通過硬掩模100暴 露的部分半導體襯底100，以形成溝槽121 (參考圖3 )。
其后，在硬掩模110的上表面和溝槽121內壁上形成待用作柵極絕 緣膜的第二氧化物膜，以在溝槽121內壁上形成柵極絕緣膜130 (參考 圖4 ),并在硬掩模110上表面和溝槽121上形成多晶硅膜140a (參考 圖4a )。
隨后，通過使用回蝕刻工藝來圖案化并蝕刻多晶硅膜140a,使得多 晶硅膜140a僅保留在溝槽121內，從而形成圖案化多晶硅膜140b(參考 圖4b)。
其后，參考圖8，通過使用化學機械拋光裝置300拋光圖案化多晶 硅膜140b和硬掩模110,直到完全除去硬掩模IIO。然后，圖案化的多 晶硅膜140b變得與半導體襯底100的上表面具有相同的高度，這樣在 溝槽121中形成柵電極140。
如果通過如上所述的化學機械拋光方法除去硬掩模110和圖案化多 晶硅膜140，那么同第一實施方案相比筒化了制造工藝，并且柵電極140 形成為具有與溝槽121的深度基本上相同的厚度，使得柵極的電容可以 總是保持恒定。
在柵極部120兩側在半導體襯底100上形成源極和漏極區(qū)域150和 160,以完成溝槽MOSFET器件200的制造(參考圖7和8)。
如上所述，如果在溝槽中形成柵電極，并且柵電極具有與溝槽深度 基本上相同的厚度，則柵極的電容可以總是保持恒定，這樣可以改進溝 槽MOSFET的電性能。
本發(fā)明中描述的實施方案用于提供根據本發(fā)明原則的一般理解。這些 實施方案不用于作為根據本發(fā)明的所有可能改變和改進的全部說明。對本
領域技術人員而言，閱讀4^^開內^:后，許多其它的實施方案可以是顯
而易見的。從所述公開內容中可以得到其它的實施方案并可以利用，使得 在不離開所附權利要求的范圍的條件下可以進行結構和邏輯的替代和變 化。另外，附圖僅僅是說明性的并可能不是按比例繪制的。附圖中的某些 比例可以放大而其它的比例可以最小化。因此，詳細說明和附圖被認為是 說明性的而不是限制性的。所附的權利要求和它們的同等物用于覆蓋所有 這類改變、改進、及其他實施方案，其落入根據本發(fā)明的真實的精神和范 圍內。
權利要求
1.一種制造半導體器件的方法，包括在半導體襯底上表面上形成硬掩模；在所述硬掩模中形成開口以暴露所述半導體襯底的一部分；通過利用所述硬掩模作為蝕刻掩模來蝕刻所述半導體襯底，在所述半導體襯底中形成溝槽；在所述溝槽內壁上形成柵極絕緣膜；在所述柵極絕緣膜上和所述硬掩模的至少一部分上形成導電膜，所述導電膜填充所述溝槽；通過蝕刻所述導電膜在所述溝槽中形成圖案化的導電膜；除去所述硬掩模；和通過拋光所述圖案化的導電膜直到所述圖案化導電膜的上表面與所述半導體襯底的上表面齊平，而形成柵電極。
2. 權利要求1的方法，其中所述柵電極具有與所述溝槽深度基本相 同的厚度。
3. 權利要求1的方法,其中形成所述柵極絕緣膜包括熱處理所述半 導體襯底。
4. 權利要求1的方法，其中所述硬掩模和所述柵極絕緣膜包含氧化
5. 權利要求1的方法，其中在所述溝槽中形成所述圖案化導電膜包括 形成上表面低于所述硬掩模的上表面的圖案化導電膜。
6. 權利要求1的方法，其中所述導電膜包含多晶硅。
7. 權利要求1的方法，其中在所述溝槽中形成所述圖案化導電膜包 括利用所述硬掩模作為終點檢測膜，并在檢測到所述硬掩模之后進行過 蝕刻操作。
8. 權利要求1的方法，其中除去所述硬掩模包括通過利用蝕刻劑蝕 刻所述硬掩模，所述蝕刻劑的蝕刻選擇性比用于蝕刻所述導電膜的蝕刻 劑的蝕刻選擇性高。
9. 權利要求1的方法，還包括在與所述柵電極兩側相鄰的所述半導體襯底上形成源極區(qū)域和漏極區(qū)域。
10. —種制造半導體器件的方法，包括 在半導體襯底的上表面上形成硬掩模；在所述硬掩模中形成開口以暴露所述半導體襯底的一部分；通過利用所述硬掩模作為蝕刻掩模來蝕刻所述半導體襯底，在所述 半導體襯底中形成溝槽；在所述溝槽內壁上形成柵極絕緣膜；在所述柵極絕緣膜上和所述硬掩模的至少一部分上形成導電膜，所述導電膜填充所述溝槽；通過蝕刻所述導電膜在所述溝槽中形成圖案化的導電膜，所述圖案 化導電膜具有比所述硬掩模的上表面低的上表面；和通過拋光所述硬掩模和所述圖案化導電膜直到暴露出所述半導體 襯底的上表面，從而在所述溝槽內形成柵電極。
11. 權利要求10的方法，其中在所述溝槽中形成所述圖案化導電膜包括過蝕刻所述導電膜。
12. 權利要求10的方法，其中所述導電膜包含多晶硅。
13. 權利要求10的方法，其中所述柵電極具有與所述溝槽深度基本相同的厚度。
14. 權利要求10的方法,其中形成所述柵極絕緣膜包括熱處理所述半導體襯底。
15. 權利要求10的方法，其中所述硬掩模和所述柵極絕緣膜包含氧化物膜。
全文摘要
本發(fā)明提供了一種制造半導體器件的方法，例如溝槽MOSFET器件的制造方法。所述方法包括在半導體襯底的上表面上形成硬掩模；在所述硬掩模內形成開口以暴露半導體襯底的一部分；通過使用硬掩模作為蝕刻掩模蝕刻所述半導體襯底，在所述半導體襯底中形成溝槽；在所述溝槽內壁上形成柵極絕緣膜；在所述柵極絕緣膜和至少一部分硬掩模上形成導電膜，所述導電膜填充所述溝槽；通過蝕刻所述導電膜在所述溝槽中形成圖案化的導電膜；除去所述硬掩模；和通過拋光所述圖案化的導電膜直到所述圖案化導電膜的上表面與所述半導體襯底的上表面齊平，從而形成柵電極。
文檔編號H01L21/28GK101202222SQ200710195460
公開日2008年6月18日 申請日期2007年11月27日 優(yōu)先權日2006年12月11日
發(fā)明者吳熙星 申請人:東部高科股份有限公司