專利名稱：一種提高cmos器件載流子遷移率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種提高CMOS載流子遷移率的方法。
背景技術(shù)：
對(duì)于深亞微米MOS器件，柵氧化層的厚度已經(jīng)小于3nm，而溝道區(qū)的摻雜濃度已經(jīng)接近IO18CnT3量級(jí)，這些將造成Si/Si02界面處的電場增強(qiáng)。一般界面處垂直于表面方向的電場已經(jīng)超過105V/cm，所述強(qiáng)電場不僅使溝道電子量子化，而且較強(qiáng)的表面電場也使得反型載流子的遷移率退化。對(duì)于重?fù)诫s的MOS器件，電離雜質(zhì)引起的庫倫散射和聲子散射加強(qiáng)，是造成遷移率下降的不可忽視的原因。此外，由于Si/Si02表面的不平整引起的界面散射也是反型層載流子遷移率下降的一個(gè)重要原因。隨著CMOS半導(dǎo)體器件工藝的發(fā)展以及按比例尺寸縮小，應(yīng)力工程在半導(dǎo)體工藝和器件性能方面起到越來越大的作用 。眾所周知，通過對(duì)器件溝道中施加相應(yīng)的應(yīng)力，可以提高PMOS溝道的空穴遷移率(空穴的有效質(zhì)量遠(yuǎn)大于電子)，所以在工藝過程中會(huì)主動(dòng)引入一些應(yīng)力來提高器件的性能，例如在SiGe技術(shù)中，便通過在溝道兩邊施加相應(yīng)的應(yīng)力，以改變溝道Si的晶格常數(shù)，進(jìn)而改變空穴的有效質(zhì)量，用以提高空穴的遷移率。但是,所述SiGe技術(shù)僅在32nm及其以下技術(shù)級(jí)應(yīng)用比較普遍。由于SiGe機(jī)臺(tái)比較昂貴，工藝集成比較復(fù)雜等原因，在40nm以上，SiGe技術(shù)應(yīng)用的相當(dāng)有限。同時(shí)，在40nm及其以上技術(shù)級(jí)中溝道載流子遷移率嚴(yán)重下降的情況也很普遍。另外，隨著柵氧化層的厚度不斷縮小，柵氧的漏電流也越來越明顯。如果不能很好地控制柵氧化層界面的粗糙度，柵氧化層熱生長帶來的厚度變化，氧化層缺陷等問題都會(huì)對(duì)器件特性、以及可靠性帶來致命的傷害。因此，尋找一種低成本、易于集成，且在改善柵氧化層質(zhì)量的同時(shí)，又能夠提高載流子的遷移率，進(jìn)而提高器件的性能的工藝已成為本領(lǐng)域亟待解決的問題之一。故針對(duì)現(xiàn)有技術(shù)存在的問題，本案設(shè)計(jì)人憑借從事此行業(yè)多年的經(jīng)驗(yàn)，積極研究改良，于是有了本發(fā)明一種提高CMOS器件載流子遷移率的方法。

發(fā)明內(nèi)容
本發(fā)明是針對(duì)現(xiàn)有技術(shù)中，傳統(tǒng)的半導(dǎo)體器件溝道載流子遷移率下降嚴(yán)重，且隨著柵氧化層的厚度不斷縮小，柵氧的漏電流也越來越明顯，柵氧化層界面的粗糙度不易控制，柵氧化層熱生長帶來的厚度變化，氧化層缺陷等問題都會(huì)對(duì)器件特性、以及可靠性帶來致命的傷害等缺陷提供一種提高CMOS器件載流子遷移率的方法。為了解決上述問題，本發(fā)明提供一種提高CMOS器件載流子遷移率的方法，所述方法包括:執(zhí)行步驟S1:進(jìn)行阱注入形成N/P阱；執(zhí)行步驟S2:在氘氛圍中進(jìn)行N/P阱退火；執(zhí)行步驟S3:生長柵極絕緣氧化層；
執(zhí)行步驟S4:淀積多晶硅柵極；執(zhí)行步驟S5:刻蝕所述多晶硅柵極，以形成柵極；執(zhí)行步驟S6:在所述柵極兩側(cè)形成第一側(cè)壁，所述第一側(cè)壁的形成進(jìn)一步包括多晶硅柵的氧化和氮化硅的淀積；執(zhí)行步驟S7:向所述柵極和所述第一側(cè)壁兩側(cè)的半導(dǎo)體襯底中進(jìn)行輕摻雜注入，以形成輕摻雜源漏結(jié)構(gòu)；執(zhí)行步驟S8:進(jìn)行源漏注入，以形成源漏極；執(zhí)行步驟S9:制造金屬前介質(zhì)、通孔、金屬插塞和金屬層?？蛇x地，在所述步驟S7之后與所述步驟S8之前，進(jìn)一步包括步驟S:形成第二側(cè)墻，所述第二側(cè)墻的形成進(jìn)一步包括氧化物的淀積、氮化硅的淀積，以及氮化硅的刻蝕。可選地，所述N/P阱是通過磷摻雜形成N阱，通過硼摻雜形成P阱。可選地，所述退火溫度為1050°C，所述退火時(shí)間為30秒。 可選地，所述柵極絕緣氧化層為氮氧化硅或氧化硅的其中之一。可選地，所述柵極絕緣氧化層的制備生長方法為原位水氣生長方式(In-suitSteam Generation, ISSG)、原子層沉積、物理氣相沉積、化學(xué)氣相沉積,或等離子體增強(qiáng)型化學(xué)氣相沉積的其中之一?？蛇x地，所述多晶硅柵極的淀積方法是PECVD、高密度等離子化學(xué)氣相沉積工藝的其中之一。綜上所述，本發(fā)明所述一種提高CMOS器件載流子遷移率的方法通過在N/P阱形成之后，在柵極絕緣氧化層生成之前對(duì)所述半導(dǎo)體襯底進(jìn)行氘氛圍下退火，不僅使得所述半導(dǎo)體襯底表面平滑，且所述半導(dǎo)體襯底表面氧化反應(yīng)進(jìn)行穩(wěn)定；同時(shí)，在所述退火過程中也激活所述N/P阱中的注入離子，進(jìn)而提高CMOS載流子遷移率。


圖1所示為本發(fā)明提高CMOS器件載流子遷移率的方法的流程圖。
具體實(shí)施例方式為詳細(xì)說明本發(fā)明創(chuàng)造的技術(shù)內(nèi)容、構(gòu)造特征、所達(dá)成目的及功效，下面將結(jié)合實(shí)施例并配合附圖予以詳細(xì)說明。請(qǐng)參閱圖1，圖1所示為本發(fā)明一種提高CMOS器件載流子遷移率的方法的流程圖。所示提高CMOS器件載流子遷移率的方法包括以下步驟，執(zhí)行步驟S1:進(jìn)行阱注入形成N/P阱；在本發(fā)明中，包括但不限于通過磷摻雜形成N阱，通過硼摻雜形成P阱；執(zhí)行步驟S2:在氘氛圍中進(jìn)行N/P阱退火；在氘氛圍中進(jìn)行N/P阱退火過程中，所述半導(dǎo)體襯底表面趨于平滑，且所述半導(dǎo)體襯底表面氧化反應(yīng)進(jìn)行穩(wěn)定。同時(shí)，為了在所述退火過程中激活所述N/P阱中的注入離子，作為本發(fā)明的具體實(shí)施方式
，所述N/P阱在所述氘氛圍中進(jìn)行退火時(shí)，優(yōu)選地，所述退火溫度為1050°C，所述退火時(shí)間為30秒。所述半導(dǎo)體襯底為Si基襯底。執(zhí)行步驟S3:生長柵極絕緣氧化層；所述柵極絕緣氧化層包括但不限于氮氧化硅或氧化硅的其中之一。所述柵極絕緣氧化層的制備生長方法包括但不限于原位水氣生長方式(In-suit Steam Generation, ISSG)、原子層沉積、物理氣相沉積、化學(xué)氣相沉積,或等離子體增強(qiáng)型化學(xué)氣相沉積的其中之一。執(zhí)行步驟S4:淀積多晶硅柵極；所述多晶硅柵極之材料層包括但不限于多晶硅。所述多晶硅柵極的淀積方法包括但不限于PECVD、高密度等離子化學(xué)氣相沉積工藝的其中
之一 O執(zhí)行步驟S5:刻蝕所述多晶硅柵極，以形成柵極；具體地，在所述多晶硅柵極上設(shè)置掩模層，例如，氮化硅，并采用PECVD工藝淀積形成所述氮化硅，然后涂覆光刻膠并圖案化光刻膠以定義柵極的位置，隨后利用光刻膠和氮化硅作為掩模，采用等離子刻蝕方法刻蝕所述柵極材料層形成器件之柵極。然后去除剩余的光刻膠和硬掩膜氮化硅，光刻膠的去除采用灰化工藝，硬掩膜氮化硅采用磷酸濕法去除。執(zhí)行步驟S6:在所述柵極兩側(cè)形成第一側(cè)壁，所述第一側(cè)壁的形成進(jìn)一步包括多晶硅柵的氧化和氮化硅的淀積；執(zhí)行步驟S7:向所述柵極和所述第一側(cè)壁兩側(cè)的半導(dǎo)體襯底中進(jìn)行輕摻雜注入，以形成輕摻雜源漏結(jié)構(gòu)；執(zhí)行步驟S8:進(jìn)行源漏注入，以形成源漏極；可選地，在所述步驟S7之后與所述步驟S8之前，可進(jìn)一步包括步驟S:形成第二側(cè)墻，所述第二側(cè)墻的形成進(jìn)一步包括氧化物的淀積、氮化硅的淀積，以及氮化硅的刻蝕。執(zhí)行步驟S9:制造金屬前介質(zhì)、通孔、金屬插塞和金屬層。綜上所述， 本發(fā)明所述一種提高CMOS器件載流子遷移率的方法通過在N/P阱形成之后，在柵極絕緣氧化層生成之前對(duì)所述半導(dǎo)體襯底進(jìn)行氘氛圍下退火，不僅使得所述半導(dǎo)體襯底表面平滑，且所述半導(dǎo)體襯底表面氧化反應(yīng)進(jìn)行穩(wěn)定；同時(shí)，在所述退火過程中也激活所述N/P阱中的注入離子，進(jìn)而提高CMOS載流子遷移率。本領(lǐng)域技術(shù)人員均應(yīng)了解，在不脫離本發(fā)明的精神或范圍的情況下，可以對(duì)本發(fā)明進(jìn)行各種修改和變型。因而，如果任何修改或變型落入所附權(quán)利要求書及等同物的保護(hù)范圍內(nèi)時(shí)，認(rèn)為本發(fā)明涵蓋這些修改和變型。
權(quán)利要求
1.一種提高CMOS器件載流子遷移率的方法，其特征在于，所述方法包括: 執(zhí)行步驟S1:進(jìn)行阱注入形成N/P阱； 執(zhí)行步驟S2:在氣氛圍中進(jìn)行N/P阱退火； 執(zhí)行步驟S3:生長柵極絕緣氧化層； 執(zhí)行步驟S4:淀積多晶硅柵極； 執(zhí)行步驟S5:刻蝕所述多晶硅柵極，以形成柵極； 執(zhí)行步驟S6:在所述柵極兩側(cè)形成第一側(cè)壁，所述第一側(cè)壁的形成進(jìn)一步包括多晶硅柵的氧化和氮化硅的淀積； 執(zhí)行步驟S7:向所述柵極和所述第一側(cè)壁兩側(cè)的半導(dǎo)體襯底中進(jìn)行輕摻雜注入，以形成輕摻雜源漏結(jié)構(gòu)； 執(zhí)行步驟S8:進(jìn)行源漏注入，以形成源漏極； 執(zhí)行步驟S9:制造金屬前介質(zhì)、通孔、金屬插塞和金屬層。
2.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，在所述步驟S7之后與所述步驟S8之前，進(jìn)一步包括步驟S:形成第二側(cè)墻，所述第二側(cè)墻的形成進(jìn)一步包括氧化物的淀積、氮化硅的淀積，以及氮化硅的刻蝕。
3.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述N/P阱是通過磷摻雜形成N阱，通過硼摻雜形成P阱。
4.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述退火溫度為1050°C，所述退火時(shí)間為30秒。
5.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述柵極絕緣氧化層為氮氧化硅或氧化硅的其中之一。
6.如權(quán)利要求5所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述柵極絕緣氧化層的制備生長方法為原位水氣生長方式(In-suit Steam Generation, ISSG)、原子層沉積、物理氣相沉積、化學(xué)氣相沉積，或等離子體增強(qiáng)型化學(xué)氣相沉積的其中之一。
7.如權(quán)利要求1所述的提高CMOS器件載流子遷移率的方法，其特征在于，所述多晶硅柵極的淀積方法是PECVD、高密度等離子化學(xué)氣相沉積工藝的其中之一。
全文摘要
一種提高CMOS器件載流子遷移率的方法，包括步驟S1進(jìn)行阱注入形成N/P阱；步驟S2在氘氛圍中進(jìn)行N/P阱退火；步驟S3生長柵極絕緣氧化層；步驟S4淀積多晶硅柵極；步驟S5刻蝕多晶硅柵極形成柵極；步驟S6在柵極兩側(cè)形成第一側(cè)壁；步驟S7半導(dǎo)體襯底中進(jìn)行輕摻雜注入以形成輕摻雜源漏結(jié)構(gòu)；步驟S8進(jìn)行源漏注入以形成源漏極；步驟S9制造金屬前介質(zhì)、通孔、金屬插塞和金屬層。本發(fā)明所述提高CMOS器件載流子遷移率的方法通過在N/P阱形成之后，在柵極絕緣氧化層生成之前對(duì)所述半導(dǎo)體襯底進(jìn)行氘氛圍下退火，不僅使得所述半導(dǎo)體襯底表面平滑，且所述半導(dǎo)體襯底表面氧化反應(yīng)進(jìn)行穩(wěn)定；同時(shí)，在所述退火過程中也激活所述N/P阱中的注入離子，進(jìn)而提高CMOS載流子遷移率。
文檔編號(hào)H01L21/324GK103219287SQ201310084508
公開日2013年7月24日 申請(qǐng)日期2013年3月15日 優(yōu)先權(quán)日2013年3月15日
發(fā)明者張冬明, 劉巍 申請(qǐng)人:上海華力微電子有限公司