一種硅通孔質(zhì)量檢測方法
【專利摘要】本發(fā)明提供一種硅通孔質(zhì)量檢測方法，涉及半導體【技術領域】。本發(fā)明的硅通孔質(zhì)量檢測方法，通過在半導體器件的硅通孔上方形成測試結構，對半導體器件進行熱處理使內(nèi)部具有空洞的硅通孔的空洞發(fā)生膨脹進而使得測試結構的表面產(chǎn)生隆起，再利用缺陷檢測機臺來檢測測試結構的表面異常情況，實現(xiàn)了對硅通孔內(nèi)部的空洞缺陷的檢測。該方法可以及時高效地發(fā)現(xiàn)硅通孔內(nèi)部的空洞缺陷，定量且非破壞性給出缺陷數(shù)據(jù)，提高最終產(chǎn)品的良率，彌補了X射線檢測及常規(guī)缺陷檢測機臺檢測的不足。
【專利說明】一種娃通孔質(zhì)量檢測方法
【技術領域】
[0001] 本發(fā)明涉及半導體【技術領域】，具體而言涉及一種硅通孔質(zhì)量檢測方法。
【背景技術】
[0002] 在半導體【技術領域】中，三維封裝是一種可顯著減小電子系統(tǒng)體積和重量、提高系 統(tǒng)速度和產(chǎn)量并降低系統(tǒng)功耗的封裝技術。三維封裝可以在器件組裝過程中消除故障1C， 因此最終制得的半導體器件的產(chǎn)量和可靠性等都大大好于分立器件封裝。
[0003] 娃通孔（Through Silicon Via ;TSV)正是基于三維封裝要求而開發(fā)的技術，該技 術可以使用TSV結構將裸芯片或多芯片模塊（MCM)沿Z軸層疊起來，使系統(tǒng)的封裝體積大 大減小。由于這種Z面技術大大縮短了總的互連長度，系統(tǒng)的寄生電容顯著減小，從而使系 統(tǒng)的總功耗降低了 30%左右，達到提高系統(tǒng)工作性能的目的。
[0004] 然而，TSV生產(chǎn)工藝仍然處于研發(fā)階段，尤其是TSV銅電鍍過程并不成熟，這往往 會導致TSV (硅通孔）內(nèi)部的物理缺陷，從而影響應用TSV進行封裝的半導體器件的整體良 率。如何有效檢測TSV的質(zhì)量成為工程的必要和難題。
[0005] 在現(xiàn)有技術中，X射線檢測是當前在線檢測TSV質(zhì)量的有效方法，其因具有非破壞 性、即時性、特別是能夠?qū)Σ牧蠟殂~的TSV的內(nèi)部缺陷進行檢測等優(yōu)點，而廣受歡迎。但傳 統(tǒng)的X射線檢測也存在如下缺點：第一，分辨率【分辨率？感謝指正】的局限使得lum以下 的缺陷較難被發(fā)現(xiàn)。第二，掃描速度限制在線的檢測規(guī)模，特別是難以實現(xiàn)整片晶圓的全面 檢測。第三，當前技術的發(fā)展程度還沒有達到自動記錄缺陷相關數(shù)據(jù)的能力。對于TSV的 X射線檢測，其面臨的主要問題是分辨率的局限使得TSV中的空洞（void)無法得到全面檢 測。
[0006] 在現(xiàn)有技術中，缺陷檢測機臺已被廣泛應用于芯片制造過程缺陷控制，其對完整 晶圓的高效全面檢測，優(yōu)秀的分辨率，特別是對缺陷性質(zhì)關鍵參數(shù)的記錄，使其非常適合在 線缺陷控制。然而，缺陷檢測機臺僅能檢測對表面造成影響的缺陷，當TSV內(nèi)部所出現(xiàn)的空 洞（void)在X射線檢測下不能被全面檢測以及X射線檢測分辨率不足時，缺陷檢測機臺也 對其束手無朿。
[0007] 因此，為了解決上述問題，需要提出一種新的硅通孔（TSV)的檢測方法。
【發(fā)明內(nèi)容】
[0008] 針對現(xiàn)有技術的不足，本發(fā)明提供一種硅通孔質(zhì)量檢測方法，該方法包括如下步 驟：
[0009] 步驟S101 :提供形成有硅通孔的半導體器件；
[0010] 步驟S102 :在所述半導體器件上形成覆蓋所述硅通孔的測試結構，其中，所述測 試結構位于所述硅通孔上方的部分的上表面為平面；
[0011] 步驟S103 :對所述半導體器件進行熱處理，以使所述硅通孔中內(nèi)部具有空洞的硅 通孔上方的測試結構的表面產(chǎn)生隆起；
[0012] 步驟S104 :利用缺陷檢測機臺對經(jīng)過熱處理的所述半導體器件進行檢測。
[0013] 其中，所述硅通孔的上表面與所述半導體器件的上表面處于同一平面。
[0014] 在一個實施例中，所述步驟S102包括如下步驟：
[0015] 步驟S1021 :在所述半導體器件上形成第一金屬層；
[0016] 步驟S1022 :對所述第一金屬層進行刻蝕，形成覆蓋所述硅通孔的圖形化的第一 金屬層；
[0017] 步驟S1023 :形成覆蓋所述圖形化的第一金屬層的第一絕緣層；
[0018] 其中，所述第一金屬層和所述第一絕緣層構成所述測試結構。
[0019] 其中，所述第一金屬層的材料為鋁。
[0020] 其中，所述第一絕緣層的材料為金屬間介電層材料。
[0021] 其中，在所述步驟S1023中形成的所述第一絕緣層，僅覆蓋所述圖形化的第一金 屬層，或者，覆蓋所述圖形化的第一金屬層和所述半導體器件未被所述圖形化的第一金屬 層覆蓋的區(qū)域。
[0022] 在另一個實施例中，所述步驟S102包括如下步驟：
[0023] 步驟S1021' ：在所述半導體器件上形成第二絕緣層和位于其上的第三絕緣層；
[0024] 步驟S1022' ：對所述第三絕緣層和所述第二絕緣層進行刻蝕，形成位于所述硅通 孔上方且貫穿所述第三絕緣層和所述第二絕緣層的凹槽；
[0025] 步驟S1023' ：在所述凹槽中填充金屬并通過化學機械拋光去除多余的金屬，以在 所述凹槽中形成第二金屬層；
[0026] 步驟S1024' ：形成覆蓋所述第二金屬層的第四絕緣層；
[0027] 其中，所述第二金屬層和所述第四絕緣層構成所述測試結構。
[0028] 其中，所述第二絕緣層的材料為氮化硅，所述第三絕緣層的材料為氧化物。
[0029] 其中，所述第二金屬層的材料為銅。
[0030] 其中，所述第四絕緣層的材料為氮化硅。
[0031] 進一步的，在步驟S103中，進行熱處理的溫度為200?400°C。
[0032] 進一步的，所述步驟S104包括：
[0033] 步驟S1041 :建立缺陷檢測程式，完整檢測所述半導體器件的所有硅通孔區(qū)域；
[0034] 步驟S1042 :通過軟件工具處理得到所有空洞缺陷的位置，并定量給出所述半導 體器件中受致命缺陷影響的芯片。
[0035] 本發(fā)明的硅通孔質(zhì)量檢測方法，通過在半導體器件的硅通孔上方形成測試結構， 對半導體器件進行熱處理使內(nèi)部具有空洞（void)的TSV的空洞發(fā)生膨脹進而使得測試結 構的表面發(fā)生異常，再利用缺陷檢測機臺來檢測測試結構的表面異常情況，實現(xiàn)了對TSV 內(nèi)部的空洞缺陷的檢測。這一方法可以及時高效地發(fā)現(xiàn)TSV內(nèi)部的空洞這一致命缺陷，定 量且非破壞性給出缺陷數(shù)據(jù)，提高最終產(chǎn)品的良率，彌補了 X射線檢測及常規(guī)缺陷檢測機 臺檢測的不足。
【專利附圖】
【附圖說明】
[0036] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。
[0037] 附圖中：
[0038] 圖1A為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟al形成的圖形的剖視圖；
[0039] 圖1B為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟a2形成的圖形的剖視圖；
[0040] 圖1C為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟a3形成的圖形的剖視圖；
[0041] 圖1D為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟a4形成的圖形的剖視圖；
[0042] 圖1E為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟a5形成的圖形的剖視圖；
[0043] 圖1F為本發(fā)明實施例一的硅通孔質(zhì)量檢測方法的步驟a6形成的圖形的剖視圖；
[0044] 圖2A為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟bl形成的圖形的剖視圖；
[0045] 圖2B為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b2形成的圖形的剖視圖；
[0046] 圖2C為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b3形成的圖形的剖視圖；
[0047] 圖2D為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b4形成的圖形的剖視圖；
[0048] 圖2E為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b5形成的圖形的剖視圖；
[0049] 圖2F為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b6形成的圖形的剖視圖；
[0050] 圖2G為本發(fā)明實施例二的硅通孔質(zhì)量檢測方法的步驟b7形成的圖形的剖視圖；
[0051] 圖3為本發(fā)明提出的一種硅通孔質(zhì)量檢測方法的流程圖。
【具體實施方式】
[0052] 在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進 行描述。
[0053] 應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的 實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終 相同附圖標記表示相同的元件。
[0054] 應當明白，當元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存在居間的元件或?qū)?。相反，當元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其它元件或?qū)訒r，則不存在居間的元件或?qū)?。應當明白，盡管 可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、 層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部 分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元 件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0055] 空間關系術語例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與 其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使 用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為"在其它元件下 面"或"在其之下"或"在其下"元件或特征將取向為在其它元件或特征"上"。因此，示例性 術語"在...下面"和"在...下"可包括上和下兩個取向。器件可以另外地取向（旋轉90 度或其它取向）并且在此使用的空間描述語相應地被解釋。
[0056] 在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使 用時，單數(shù)形式的"一"、"一個"和"所述/該"也意圖包括復數(shù)形式，除非上下文清楚指出 另外的方式。還應明白術語"組成"和/或"包括"，當在說明書中使用時，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操 作、元件、部件和/或組的存在或添加。在此使用時，術語"和/或"包括相關所列項目的任 何及所有組合。
[0057] 這里參考作為本發(fā)明的理想實施例（和中間結構）的示意圖的橫截面圖來描述發(fā) 明的實施例。這樣，可以預期由于例如制造技術和/或容差導致的從所示形狀的變化。因 此，本發(fā)明的實施例不應當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導致 的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃 度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導致該埋 藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示 意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0058] 為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便 闡釋本發(fā)明提出的硅通孔質(zhì)量檢測方法。本發(fā)明的較佳實施例詳細描述如下，然而除了這 些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0059] 本發(fā)明的TSV的檢測方法，目的在于在線自動檢測TSV內(nèi)部缺陷，彌補X射線對 TSV質(zhì)量檢測的不足，提1?最終廣品的良率。
[0060] 本發(fā)明通過在半導體器件的硅通孔上方形成測試結構，對半導體器件進行熱處理 使內(nèi)部具有空洞（void)的TSV的空洞發(fā)生膨脹進而使得測試結構的表面發(fā)生異常(形成隆 起)，利用缺陷檢測機臺對測試結構的表面異常情況進行檢測等步驟，實現(xiàn)了對TSV內(nèi)部的 空洞的檢測。
[0061] 圖3示出了本發(fā)明提出的硅通孔質(zhì)量檢測方法的流程圖，該方法包括如下步驟：
[0062] 步驟S101 :提供形成有硅通孔的半導體器件；
[0063] 步驟S102 :在所述半導體器件上形成覆蓋所述硅通孔的測試結構，其中，所述測 試結構位于所述硅通孔上方的部分的上表面為平面；
[0064] 步驟S103 :對所述半導體器件進行熱處理，以使所述硅通孔中內(nèi)部具有空洞的硅 通孔上方的測試結構的表面產(chǎn)生隆起；
[0065] 步驟S104 :利用缺陷檢測機臺對經(jīng)過熱處理的所述半導體器件進行檢測。
[0066] 其中，測試結構可以為各種不同的結構，只要在TSV內(nèi)部的空洞因熱處理發(fā)生膨 脹時能夠產(chǎn)生表面異常（即，產(chǎn)生隆起)，進而可以被缺陷檢測機臺檢測到即可。
[0067] 下面，通過實施例一和二兩個具體實施例，來介紹本發(fā)明的硅通孔（TSV)的檢測方 法。
[0068] 實施例一
[0069] 下面，參照圖1A-圖1F和圖3來描述本發(fā)明實施例一提出的硅通孔質(zhì)量檢測方法 的詳細步驟。其中，圖1A-圖1F示出了本發(fā)明實施例一提出的一種硅通孔質(zhì)量檢測方法的 相關步驟形成的圖形的示意性剖面圖；圖3為本發(fā)明提出的一種硅通孔質(zhì)量檢測方法的流 程圖。
[0070] 本發(fā)明實施例提出的硅通孔質(zhì)量檢測方法，具體包括如下步驟：
[0071] 步驟al :提供形成有硅通孔（TSV)的半導體器件100,所述硅通孔（TSV)的上表面 與所述半導體器件的上表面處于同一平面，如圖1A所示。
[0072] 示例性的，半導體器件100中包括硅通孔1001和1002,硅通孔1001中包括空洞 10011。本領域的技術人員可以理解，在實際檢測過程中，硅通孔的個數(shù)可以是任意個，具體 取決于半導體器件的設計；空洞10011并非一定存在，即使存在，也并非必然存在于硅通孔 1001中，而是可能存在于所有硅通孔中的任意一個或多個之中，具體取決于相關的半導體 制造工藝等客觀因素。
[0073] 其中，提供硅通孔（TSV)的上表面與半導體器件的上表面處于同一平面的半導體 器件的方法，可以為通過對包括TSV的半導體器件進行CMP處理得到。
[0074] 在本發(fā)明實施例中，半導體器件100 -般為中間產(chǎn)品，具體而言，一般為形成有娃 通孔的晶圓。硅通孔的材料一般為銅、鎢或多晶硅，在此不做限定。
[0075] 步驟a2 :在半導體器件100的上表面形成一層金屬層1010,如圖1B所不。
[0076] 其中，形成金屬層1010的方法，可以為物理氣相沉積、或電鍍等。金屬層1010的 材料，可以為鋁、銅等金屬。
[0077] 步驟a3 :在硅通孔的上方形成圖形化的光刻膠600,如圖1C所示。
[0078] 其中，形成圖形化的光刻膠600的方法，可以利用掩膜板進行曝光后再進行顯影 得到。
[0079] 其中，圖形化的光刻膠600位于每一個硅通孔上方的部分，均應保證完全覆蓋相 應的娃通孔。
[0080] 步驟a4 :以圖形化的光刻膠600為掩膜對金屬層1010進行刻蝕，去除金屬層位于 圖形化的光刻膠600所覆蓋的區(qū)域之外的部分，形成圖形化的金屬層101，如圖1D所示。
[0081] 其中，圖形化的金屬層101完全覆蓋TSV。
[0082] 步驟a5 :在圖形化的金屬層101和半導體器件100未被圖形化的金屬層101覆蓋 的區(qū)域的上方形成一層絕緣層102,其中，絕緣層102位于圖形化的金屬層101上方的部分 呈平面，如圖1E所示。
[0083] 在本實施例中，絕緣層102的材料可以為現(xiàn)有技術中各種可以用于形成金屬間介 電層的材料，比如氮化硅（SiN)、氧化硅或氮氧化硅等。形成絕緣層102的方法，可以為化學 氣相沉積法或其他合適的方法。
[0084] 當然，在本步驟中也可以進行變形，絕緣層102也可以僅覆蓋圖形化的金屬層 101，而不覆蓋半導體器件100未被圖形化的金屬層101覆蓋的區(qū)域。
[0085] 步驟a6 :對半導體器件100進行熱處理。
[0086] 在本步驟中，對半導體器件100,主要目的在于對TSV進行熱處理。其中，熱處理的 方法，可以為熱退火等。熱處理的溫度，應控制在200?400°C之間，進一步優(yōu)選的，控制在 250?350°C。熱處理的時間，可以為200?3000秒，優(yōu)選的，為500?2000秒。
[0087] 經(jīng)過熱處理，如果硅通孔（TSV)中存在空洞（void)缺陷，則熱處理可以使硅通孔 (TSV)中的空洞發(fā)生膨脹，進而造成該硅通孔上方的圖形化的金屬層101和絕緣層102的表 面異常(形成隆起)。
[0088] 在本實施例中，假定硅通孔（TSV) 1001中存在空洞10011，那么，在經(jīng)過熱處理后， 圖形化的金屬層101和絕緣層102在位于硅通孔（TSV) 1001上方的部分的表面將出現(xiàn)異 常，形成隆起10012 (即，10012所指示的虛線框內(nèi)的部分)，如圖1F所示。
[0089] 步驟a7 :利用缺陷檢測機臺對經(jīng)過熱處理的半導體器件100進行檢測。
[0090] 其中，缺陷檢測機臺，可以為現(xiàn)有技術中在芯片制造過程中進彳丁缺陷控制的各種 缺陷檢測機臺，本實施例并不對此進行限定。當缺陷檢測機臺檢測出某個區(qū)域的金屬層101 和絕緣層102的表面存在異常，則證明該區(qū)域下方的TSV出現(xiàn)了空洞缺陷。
[0091] 其中，步驟a7可以包括如下步驟：
[0092] 步驟a7_l、建立缺陷檢測程式，完整檢測半導體器件100的所有TSV區(qū)域；
[0093] 步驟a7_2、通過軟件工具處理得到所有空洞缺陷的位置，并定量給出所述半導體 器件中受致命缺陷影響的所有芯片。
[0094] 其中，軟件工具可以為現(xiàn)有的應用于缺陷檢測機臺的各種應用軟件，在此不做限 定。
[0095] 本領域的技術人員可以理解，本實施例的步驟a2至a5實際是一個在TSV上方形 成用于空洞（void)檢測的檢測結構的過程。圖形化的金屬層101以及位于其上方的絕緣 層102共同構成了用于空洞（void)檢測的檢測結構。并且，該檢測結構位于TSV上方的部 分的表面為平面，以便后續(xù)經(jīng)過熱處理后檢測其表面是否出現(xiàn)異常(形成隆起)。
[0096] 在本實施例中，當定量給出受致命缺陷影響的芯片的位置之后，可以在與其它產(chǎn) 品堆疊封裝之前將其去除，從而提高半導體器件的良率。
[0097] 至此，完成了根據(jù)本發(fā)明實施例一的方法實施的硅通孔質(zhì)量的檢測方法的介紹。 該方法可以及時高效地發(fā)現(xiàn)TSV內(nèi)部的空洞這一致命缺陷，定量且非破壞性給出缺陷數(shù) 據(jù)，提高最終產(chǎn)品的良率，彌補了 X射線檢測及常規(guī)缺陷檢測機臺檢測(指不對被檢測的半 導體器件進行熱處理而直接檢測半導體器件）的不足。
[0098] 實施例二
[0099] 下面，參照圖2A-圖2G和圖3來描述本發(fā)明實施例二提出的硅通孔質(zhì)量檢測方法 的詳細步驟。其中，圖2A-圖2G示出了本發(fā)明實施例二提出的一種硅通孔質(zhì)量檢測方法的 相關步驟形成的圖形的示意性剖面圖；圖3為本發(fā)明提出的一種硅通孔質(zhì)量檢測方法的流 程圖。
[0100] 本發(fā)明實施例提出的硅通孔質(zhì)量檢測方法，具體包括如下步驟：
[0101] 步驟bl :提供形成有硅通孔（TSV)的半導體器件200,所述硅通孔（TSV)的上表面 與所述半導體器件的上表面處于同一平面，如圖2A所示。
[0102] 示例性的，半導體器件200中包括硅通孔2001和2002,硅通孔2001中包括空洞 20011。本領域的技術人員可以理解，在實際檢測過程中，硅通孔的個數(shù)可以是任意個，具體 取決于半導體器件的設計；空洞20011并非一定存在，即使存在，也并非必然存在于硅通孔 2001中，而是可能存在于所有硅通孔中的任意一個或多個之中，具體取決于相關的半導體 制造工藝等客觀因素。
[0103] 其中，提供硅通孔（TSV)的上表面與半導體器件的上表面處于同一平面的半導體 器件的方法，可以為通過對包括TSV的半導體器件進行CMP處理得到。
[0104] 在本發(fā)明實施例中，半導體器件200 -般為中間產(chǎn)品，具體而言，一般為形成有娃 通孔的晶圓。
[0105] 步驟b2 :在半導體器件200之上形成第一絕緣層201和位于其上的第二絕緣層 202,如圖2B所示。
[0106] 其中，形成第一絕緣層201和第二絕緣層202的方法，均可以為化學氣相沉積或其 他方法。第一絕緣層201的材料，可以為氮化硅（SiN);第二絕緣層202的材料，可以為氧化 物。
[0107] 步驟b3 :在第二絕緣層202之上且位于不同的硅通孔之間的區(qū)域形成圖形化的光 刻膠800,如圖2C所示。
[0108] 其中，形成圖形化的光刻膠800的方法，可以利用掩膜板進行曝光后再進行顯影 得到。
[0109] 步驟b4 :以圖形化的光刻膠800為掩膜對第一絕緣層201和第二絕緣層202進行 刻蝕，去除第一絕緣層201和第二絕緣層202位于圖形化的光刻膠800所覆蓋的區(qū)域之外 的部分，在第一絕緣層201和第二絕緣層202中形成凹槽2012,如圖2D所示。
[0110] 其中，凹槽2012位于TSV的上方。
[0111] 步驟b5 :在凹槽2012中填充金屬并通過CMP (化學機械拋光)去除多余的金屬，以 在凹槽2012中形成金屬層203,如圖2E所示。
[0112] 其中，填充金屬的方法可以為ECP或其他方法。金屬層203的材料可以為鋁、銅或 者其他材料，優(yōu)選為銅。
[0113] 步驟b6 :在金屬層203和保留的第二絕緣層202之上形成一層絕緣層204。其中， 絕緣層204位于金屬層203上方的部分呈平面，如圖2F所示。
[0114] 在本實施例中，絕緣層204的材料可以為氮化硅（SiN)、碳化硅或氧化硅。形成絕 緣層204的方法，可以為化學氣相沉積法或其他合適的方法。
[0115] 其中，在本步驟中也可以進行變形，使絕緣層204僅覆蓋金屬層203,而不覆蓋保 留的第二絕緣層202。
[0116] 步驟b7 :對半導體器件200進行熱處理。
[0117] 其中，熱處理的方法，可以為熱退火等。熱處理的溫度，應控制在200?400°C之 間，進一步優(yōu)選的，控制在250?350°C。熱處理的時間，可以為200?3000秒，優(yōu)選的，為 500 ?2000 秒。
[0118] 經(jīng)過熱處理，如果硅通孔（TSV)中存在空洞（void)缺陷，則熱處理可以使硅通孔 (TSV)中的空洞發(fā)生膨脹，進而造成該硅通孔上方的金屬層203和絕緣層204的表面發(fā)生異 常(形成隆起)。
[0119] 在本實施例中，假定硅通孔（TSV)2001中存在空洞20011，那么，在經(jīng)過熱處理后， 金屬層203和絕緣層204在位于硅通孔（TSV) 1001上方的部分的表面將出現(xiàn)異常，形成隆 起20012 (即，20012所指示的虛線框內(nèi)的部分)，如圖2G所示。
[0120] 步驟b8 :利用缺陷檢測機臺對經(jīng)過熱處理的半導體器件200進行檢測。
[0121] 其中，缺陷檢測機臺，可以為現(xiàn)有技術中在芯片制造過程中進行缺陷控制的各種 缺陷檢測機臺，本實施例并不對此進行限定。當缺陷檢測機臺檢測出某個區(qū)域的金屬層203 和絕緣層204的表面存在異常，則證明該區(qū)域下方的TSV出現(xiàn)了空洞缺陷。
[0122] 其中，步驟b8可以包括如下步驟：
[0123] 步驟b8_l、建立缺陷檢測程式，完整檢測半導體器件200的所有TSV區(qū)域；
[0124] 步驟b8_2、通過軟件工具處理得到所有空洞缺陷的位置，并定量給出所述半導體 器件中受致命缺陷影響的所有芯片。
[0125] 其中，軟件工具可以為現(xiàn)有的應用于缺陷檢測機臺的各種應用軟件，在此不做限 定。
[0126] 在本實施例中，當定量給出受致命缺陷影響的芯片的位置之后，可以在與其它產(chǎn) 品堆疊封裝之前將其去除，從而提高半導體器件的良率。
[0127] 本領域的技術人員可以理解，本實施例的步驟b2至b6實際是一個在TSV上方形 成用于空洞（void)檢測的檢測結構的過程。金屬層203以及位于其上方的絕緣層204共 同構成了用于空洞（void)檢測的檢測結構。并且，該檢測結構位于TSV上方的部分的表面 為平面，以便后續(xù)經(jīng)過熱處理后檢測其表面是否出現(xiàn)異常(形成隆起)。
[0128] 至此，完成了根據(jù)本發(fā)明實施例二的方法實施的硅通孔質(zhì)量的檢測方法的介紹。 該方法可以及時高效地發(fā)現(xiàn)TSV內(nèi)部的空洞這一致命缺陷，定量且非破壞性給出缺陷數(shù) 據(jù)，提高最終產(chǎn)品的良率，彌補了 X射線檢測及常規(guī)缺陷檢測機臺檢測的不足。
[0129] 本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由 附屬的權利要求書及其等效范圍所界定。
【權利要求】
1. 一種硅通孔質(zhì)量檢測方法，其特征在于，所述方法包括如下步驟： 步驟S101 :提供形成有硅通孔的半導體器件； 步驟S102 :在所述半導體器件上形成覆蓋所述硅通孔的測試結構，其中，所述測試結 構位于所述硅通孔上方的部分的上表面為平面； 步驟S103 :對所述半導體器件進行熱處理，以使所述硅通孔中內(nèi)部具有空洞的硅通孔 上方的測試結構的表面產(chǎn)生隆起； 步驟S104 :利用缺陷檢測機臺對經(jīng)過熱處理的所述半導體器件進行檢測。
2. 如權利要求1所述的硅通孔質(zhì)量檢測方法，其特征在于，在所述步驟S101中，所述硅 通孔的上表面與所述半導體器件的上表面處于同一平面。
3. 如權利要求1所述的硅通孔質(zhì)量檢測方法，其特征在于，所述步驟S102包括： 步驟S1021 :在所述半導體器件上形成第一金屬層； 步驟S1022 :對所述第一金屬層進行刻蝕，形成覆蓋所述硅通孔的圖形化的第一金屬 層； 步驟S1023 :形成覆蓋所述圖形化的第一金屬層的第一絕緣層； 其中，所述第一金屬層和所述第一絕緣層構成所述測試結構。
4. 如權利要求3所述的硅通孔質(zhì)量檢測方法，其特征在于，所述第一金屬層的材料為 錯。
5. 如權利要求3所述的硅通孔質(zhì)量檢測方法，其特征在于，所述第一絕緣層的材料為 金屬間介電層材料。
6. 如權利要求3所述的硅通孔質(zhì)量檢測方法，其特征在于，在所述步驟S1023中形成的 所述第一絕緣層，僅覆蓋所述圖形化的第一金屬層，或者，覆蓋所述圖形化的第一金屬層和 所述半導體器件未被所述圖形化的第一金屬層覆蓋的區(qū)域。
7. 如權利要求1所述的硅通孔質(zhì)量檢測方法，其特征在于，所述步驟S102包括： 步驟S1021' ：在所述半導體器件上形成第二絕緣層和位于其上的第三絕緣層； 步驟S1022' ：對所述第三絕緣層和所述第二絕緣層進行刻蝕，形成位于所述硅通孔上 方且貫穿所述第三絕緣層和所述第二絕緣層的凹槽； 步驟S1023' ：在所述凹槽中填充金屬并通過化學機械拋光去除多余的金屬，以在所述 凹槽中形成第二金屬層； 步驟S1024' ：形成覆蓋所述第二金屬層的第四絕緣層； 其中，所述第二金屬層和所述第四絕緣層構成所述測試結構。
8. 如權利要求7所述的硅通孔質(zhì)量檢測方法，其特征在于，所述第二絕緣層的材料為 氮化硅，所述第三絕緣層的材料為氧化物。
9. 如權利要求7所述的硅通孔質(zhì)量檢測方法，其特征在于，所述第二金屬層的材料為 銅。
10. 如權利要求7所述的硅通孔質(zhì)量檢測方法，其特征在于，所述第四絕緣層的材料為 氮化硅。
11. 如權利要求1至10任一項所述的硅通孔質(zhì)量檢測方法，其特征在于，在所述步驟 S103中進行熱處理的溫度為200?400°C。
12. 如權利要求1至10任一項所述的硅通孔質(zhì)量檢測方法，其特征在于，所述步驟 S104包括： 步驟S1041 :建立缺陷檢測程式，完整檢測所述半導體器件的所有硅通孔區(qū)域； 步驟S1042 :通過軟件工具處理得到所有空洞缺陷的位置，并定量給出所述半導體器 件中受致命缺陷影響的芯片。
【文檔編號】H01L21/66GK104064487SQ201310088609
【公開日】2014年9月24日 申請日期:2013年3月19日 優(yōu)先權日:2013年3月19日
【發(fā)明者】張武志 申請人:中芯國際集成電路制造(上海)有限公司