半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件。具體地，本發(fā)明提供一種垂直二極管，包括襯底；n層和p層，設(shè)置在襯底的頂面上的n層和p層由GaN形成；形成在襯底的背面上的n電極；以及形成在p層的表面上的p電極。在器件的外周形成有臺(tái)階。形成有連續(xù)地覆蓋臺(tái)階的側(cè)表面和底表面的保護(hù)膜。在臺(tái)階的側(cè)表面和底表面上經(jīng)由保護(hù)膜形成有待連接至p電極的場(chǎng)板電極。當(dāng)從PN結(jié)界面到臺(tái)階的底表面上的保護(hù)膜的表面的距離定義為h(μm)、保護(hù)膜的介電常數(shù)定義為εs、以及在臺(tái)階的側(cè)表面上的PN結(jié)界面處的保護(hù)膜的厚度定義為d(μm)時(shí)，(εs·h)/d為4或更大并且εs/d為3或更大。
【專利說明】半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有場(chǎng)板結(jié)構(gòu)的垂直半導(dǎo)體器件，具體地，上述半導(dǎo)體器件的特征在于臺(tái)階的深度和在場(chǎng)板結(jié)構(gòu)中的保護(hù)膜的厚度。
【背景技術(shù)】
[0002]半導(dǎo)體器件如二極管或FET根據(jù)其結(jié)構(gòu)可以分為兩種類型:垂直型和水平型，垂直型沿著垂直于主表面的方向建立電連續(xù)性，水平型沿著平行于主表面的方向建立電連續(xù)性。與水平型相比，垂直型具有更多的優(yōu)點(diǎn)，如高擊穿電壓或提高的面積效率。在具有PN結(jié)結(jié)構(gòu)的垂直型半導(dǎo)體器件中，PN結(jié)界面在臺(tái)階的側(cè)表面上露出。當(dāng)施加反向電壓時(shí)，在上述PN結(jié)界面的末端集中有大的電場(chǎng)而導(dǎo)致半導(dǎo)體器件的擊穿電壓無法達(dá)到設(shè)計(jì)值的問題。因此，通過使用場(chǎng)板結(jié)構(gòu)來降低PN結(jié)界面的末端的電場(chǎng)集中。在這樣的情況下，場(chǎng)板結(jié)構(gòu)包括保護(hù)膜和場(chǎng)板電極，保護(hù)膜覆蓋臺(tái)階的側(cè)表面和底表面，場(chǎng)板電極經(jīng)由保護(hù)膜覆蓋臺(tái)階的側(cè)表面和底表面。
[0003]非專利文獻(xiàn)I公開了一種由具有場(chǎng)板結(jié)構(gòu)的第III族氮化物半導(dǎo)體形成的垂直PN
二極管。
[0004]專利文獻(xiàn)I公開了一種由具有場(chǎng)板結(jié)構(gòu)的SiC形成的垂直M0SFET。在該專利申請(qǐng)中，沒有具體考慮臺(tái)階的擊穿電壓和深度。
[0005]專利文獻(xiàn)1:日本公開特許公報(bào)(kokai)第2012-19188號(hào)。
[0006]非專利文獻(xiàn)1:Kazuki Nomoto 等人，Phys.Status Solidi A208, N0.7,1535-1537(2011)。
[0007]然而,在非專利文獻(xiàn)I和專利文獻(xiàn)I中沒有深入考慮適合于高擊穿電壓的場(chǎng)板結(jié)構(gòu)，例如保護(hù)膜的厚度或臺(tái)階的深度。只使用場(chǎng)板結(jié)構(gòu)不足以實(shí)現(xiàn)所設(shè)計(jì)的高擊穿電壓性倉泛。

【發(fā)明內(nèi)容】

[0008]鑒于上述內(nèi)容，本發(fā)明的一個(gè)目的是提高具有場(chǎng)板結(jié)構(gòu)的垂直半導(dǎo)體器件的擊穿電壓性能。
[0009]在本發(fā)明的第一方面中，提供具有PN結(jié)結(jié)構(gòu)、設(shè)置在器件外周處的臺(tái)階(由臺(tái)面和臺(tái)階形成)、以及在臺(tái)階側(cè)表面上露出的PN結(jié)界面的垂直半導(dǎo)體器件，其中，形成有連續(xù)地覆蓋臺(tái)階的側(cè)表面和底表面的介電保護(hù)膜，形成有經(jīng)由保護(hù)膜連續(xù)地覆蓋臺(tái)階的側(cè)表面和底表面的場(chǎng)板電極，并且當(dāng)從PN結(jié)界面到在臺(tái)階的底部處的保護(hù)膜的表面的距離定義為h ( μ m)，并且保護(hù)膜的介電常數(shù)定義為ε s，在臺(tái)階的側(cè)表面上的PN結(jié)界面處的保護(hù)膜的厚度定義為d(ym)時(shí)，(ε s.h)/d為4或更大，并且ε s/d為3(1/μπι)或更大。
[0010]( ε s 4)/(1和ε s/d是由發(fā)明人引入以評(píng)估器件的擊穿電壓的指數(shù)。這樣使得能夠準(zhǔn)確地評(píng)估器件的擊穿電壓。當(dāng)(es*h)/d為4或更大并且es/d為3(1/μπι)或更大時(shí)，可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。更優(yōu)選地，(ε s 4)/(1為4或更大并且ε s/d為4(1/μπι)或更大。還優(yōu)選地，(es*h)/d為5或更大，并且es/dSlO(l/ym)或更大。(es*h)/d和ε s/d的上限可以在半導(dǎo)體器件可以執(zhí)行其功能的范圍內(nèi)。此外，期望的距離h的范圍是大于O μ m且不小于1mm。以及,期望的厚度d的范圍是0.005 μ m至1mm。更優(yōu)選地，h為
0.0025 μ m 至 100 μ m。以及，厚度 d 為 0.01ym 至 100 μ m。
[0011]保護(hù)膜可以包括單個(gè)層或多個(gè)層。在單個(gè)層的情況下，可以使用SiNx、Al203、Hf02、ZrO2, AIN、HfON, ZrON 及其它。在多個(gè)層的情況下，可以使用 Al203/Si02、Si02/Zr02、SiO2/Al2O3' Si02/Hf02、Si02/Zr0N、SiN/Si02、Al203/Zr02、SiN/Si02/Zr02、Si02/Al203/Hf02 及其它。當(dāng)使用高介電常數(shù)材料如HfO2作為保護(hù)膜時(shí)，可以減小保護(hù)膜的厚度。因此，可以減小臺(tái)階的深度，并且可以縮短形成臺(tái)階所用的時(shí)間。當(dāng)保護(hù)膜包括多個(gè)層時(shí)，厚度d是這些層的總厚度，并且es是有效介電常數(shù)。
[0012]優(yōu)選地，保護(hù)膜在臺(tái)階的側(cè)表面上的PN結(jié)界面處的厚度小于在臺(tái)階的底部處的厚度。在臺(tái)階的側(cè)表面上的PN結(jié)界面處的保護(hù)膜的厚度越小，減小在臺(tái)階的側(cè)表面上的PN結(jié)界面處的電場(chǎng)集中的效果就越好。
[0013]優(yōu)選地，臺(tái)階的底部邊緣被圓化。當(dāng)邊緣被圓化時(shí)，在邊緣處的電場(chǎng)的集中減小，由此提高了擊穿電壓。類似地，優(yōu)選臺(tái)階的頂部邊緣被圓化。終端結(jié)構(gòu)(臺(tái)階)是其中通過在器件末端的溝槽或臺(tái)面(例如臺(tái)階或器件隔離溝槽)來暴露半導(dǎo)體層的側(cè)表面和底表面的結(jié)構(gòu)。因此，臺(tái)階包括在側(cè)表面和底表面兩者上具有兩個(gè)臺(tái)階的溝槽。上述溝槽可以包括多個(gè)溝槽。
[0014]可以使用Al、N1、Au、TiN或多晶硅作為場(chǎng)板電極。具體地，優(yōu)選地使用與保護(hù)膜粘附性優(yōu)越的材料。例如，對(duì) 于SiO2而言使用Al。
[0015]在本發(fā)明中，PN結(jié)包括在P層和η層之間具有其它層結(jié)構(gòu)的結(jié)構(gòu)和其中P型導(dǎo)電P層與η型導(dǎo)電η層直接接觸的結(jié)構(gòu)。例如，在本發(fā)明中，具有由在P層和η層之間的本征半導(dǎo)體形成的i層的結(jié)構(gòu)也稱為PN結(jié)。此外，在P層和η層之間可以存在輕摻雜的η層或P層。在這些情況下，根據(jù)作為PN結(jié)界面的P層和其它層之間的界面來定義距離h。當(dāng)多個(gè)PN結(jié)界面在臺(tái)階的側(cè)表面上露出時(shí)，耗盡層從P層到η層延伸最多的界面定義為基準(zhǔn)面。
[0016]本發(fā)明的半導(dǎo)體器件可以由任意半導(dǎo)體材料形成，例如，第III族氮化物半導(dǎo)體(如GaN、AlGaN以及InGaN)、第II1-V族半導(dǎo)體(如GaAs或GaP)、第IV族半導(dǎo)體(如Si和SiC)，第I1-VI族半導(dǎo)體(如ZnO)、以及有機(jī)半導(dǎo)體。
[0017]本發(fā)明可以應(yīng)用于具有PN結(jié)和其中PN結(jié)界面在臺(tái)面的側(cè)表面上露出的任意結(jié)構(gòu)的半導(dǎo)體器件，例如，PN 二極管、PIN 二極管、FET、雙極型晶體管及其它。
[0018]本發(fā)明的第二方面涉及根據(jù)本發(fā)明的第一方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中，h/d為0.5或更大。
[0019]h/d是由發(fā)明人引入以評(píng)估器件的擊穿電壓的指數(shù)，由此來對(duì)提高擊穿電壓所需的距離h和保護(hù)膜的厚度d進(jìn)行評(píng)估。當(dāng)該指數(shù)h/d為0.5或更大時(shí)，可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。更優(yōu)選地，0.5 ^ h/d ^ 3,并且還優(yōu)選地，I ^ h/d ^ 2ο
[0020]本發(fā)明的第三方面涉及根據(jù)本發(fā)明的第一方面或第二方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中在臺(tái)階底表面和臺(tái)階側(cè)表面之間的角度是70°至90°。
[0021]本發(fā)明的第四方面涉及根據(jù)本發(fā)明的第一方面至第三方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中臺(tái)階的底部邊緣被圓化。[0022]本發(fā)明的第五方面涉及根據(jù)本發(fā)明的第一方面至第四方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中在臺(tái)階的側(cè)表面上的PN結(jié)界面處的保護(hù)膜的厚度小于在臺(tái)階的底表面處的保護(hù)膜的厚度。
[0023]本發(fā)明的第六方面涉及根據(jù)本發(fā)明的第一方面至第五方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中半導(dǎo)體器件由第III族氮化物半導(dǎo)體形成。
[0024]本發(fā)明的第七方面涉及根據(jù)本發(fā)明的第一方面至第六方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中半導(dǎo)體器件是PN 二極管。
[0025]本發(fā)明的第八方面涉及根據(jù)本發(fā)明的第一方面至第六方面的垂直半導(dǎo)體器件的一個(gè)特定實(shí)施方案，其中，半導(dǎo)體器件是垂直晶體管。
[0026]根據(jù)本發(fā)明，在臺(tái)階側(cè)表面上露出的PN結(jié)界面附近，不能形成足夠大的電場(chǎng)豫馳區(qū)，而且電場(chǎng)的集中減小，由此進(jìn)一步提高擊穿電壓。
[0027]根據(jù)本發(fā)明的第二方面，可以適當(dāng)?shù)卦O(shè)置臺(tái)階的深度和保護(hù)膜的厚度，由此實(shí)現(xiàn)高擊穿電壓性能。
[0028]根據(jù)本發(fā)明的第三方面，可以進(jìn)一步提高擊穿電壓。
[0029]根據(jù)本發(fā)明的第四方面，可以減小在臺(tái)階的底部邊緣處的電場(chǎng)的集中，由此進(jìn)一步提高擊穿電壓。
[0030]如在本發(fā)明的第五方面中那樣，還可以通過改變?cè)谛纬晌恢锰幍谋Ｗo(hù)膜的厚度來提高器件的擊穿電壓。
【專利附圖】

【附圖說明】
[0031]本發(fā)明的各種其它目的、特征以及許多附帶的優(yōu)點(diǎn)將容易理解，這是因?yàn)樵诮Y(jié)合附圖進(jìn)行考慮的情況下，參考下面的優(yōu)選實(shí)施方案的詳細(xì)描述，本發(fā)明的各種其它目的、特征以及許多附帶的優(yōu)點(diǎn)變得更好理解，附圖中:
[0032]圖1示出根據(jù)實(shí)施方案I的垂直半導(dǎo)體器件的構(gòu)造；
[0033]圖2是示出擊穿電壓和距離h之間的關(guān)系的圖表；
[0034]圖3是示出擊穿電壓和(ε s.h)/d之間的關(guān)系的圖表；
[0035]圖4是臺(tái)階15的放大圖；
[0036]圖5是示出擊穿電壓和ε s/d之間的關(guān)系的圖表；
[0037]圖6示出距離h和厚度d的定義；
[0038]圖7示出根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET的構(gòu)造。
【具體實(shí)施方式】
[0039]下面將參考附圖描述本發(fā)明的具體實(shí)施方案。然而，本發(fā)明不限于這些實(shí)施方案。
[0040]實(shí)施方案I
[0041]圖1示出根據(jù)實(shí)施方案I的垂直二極管的構(gòu)造。如圖1所示，根據(jù)實(shí)施方案I的垂直二極管包括襯底10、設(shè)置在襯底10上的η層11以及設(shè)置在η層11上的ρ層12。在襯底10的與其上形成η層11的表面相反的表面上形成與襯底10接觸的η電極13，并且在P層12的一部分上形成ρ電極14。根據(jù)實(shí)施方案I的垂直二極管具有包括保護(hù)膜16和場(chǎng)板電極17的場(chǎng)板結(jié)構(gòu)。根據(jù)實(shí)施方案I的垂直二極管在平面圖中是直徑為200 μ m的圓形。在平面圖中的形狀不限于圓形，還可以是矩形。在矩形的情況下，優(yōu)選地，各個(gè)角被圓化，由此提高擊穿電壓性能。
[0042]襯底10包括n-GaN。除了 n_GaN以外，可以使用具有導(dǎo)電性并且用作第III族氮化物半導(dǎo)體的生長(zhǎng)襯底的任意材料的襯底。例如，可以使用ZnO或Si。然而，就晶格匹配而言，在本實(shí)施方案中優(yōu)選使用GaN襯底。
[0043]η層11包括n__GaN，p層12包括p+_GaN。η層11和ρ層12可以包括具有不同雜質(zhì)濃度的多個(gè)層。η層11和ρ層12可以包括具有不同組成比的多個(gè)第III族氮化物半導(dǎo)體層。在η層11和ρ層12之間可以形成其它層，例如，具有本征導(dǎo)電性的i層。
[0044]優(yōu)選地，η層11的η型雜質(zhì)濃度為1/1000或小于P層12的ρ型雜質(zhì)濃度。耗盡層從η層11和ρ層12之間的PN結(jié)界面19延伸，由此減小η層11和ρ層12的結(jié)構(gòu)對(duì)擊穿電壓性能的影響。這有助于根據(jù)實(shí)施方案I的垂直二極管的高擊穿電壓的設(shè)計(jì)。
[0045]η電極13包括Ti/Al,并且ρ電極14包括Ni/Au。此處,“/”表示層的沉積。A/B表示在層A形成之后形成層B。下文中，在對(duì)材料的描述中應(yīng)用該表示法。優(yōu)選地，η電極13由與η型第III族氮化物半導(dǎo)體產(chǎn)生歐姆接觸的材料形成。例如，可以使用Ti/Al/Ni/Au、TiN/Al以及Pd/Ti/Al。優(yōu)選地，ρ電極14由與ρ型第III族氮化物半導(dǎo)體產(chǎn)生歐姆接觸的材料形成。可以使用如Pd/Au以及Co/Au等材料。
[0046]沿著形成臺(tái)面的器件的外圍形成臺(tái)階15，即，深溝槽隔離。臺(tái)階15形成為具有從ρ層12的表面(形成ρ電極14的表面)延伸到η層11的深度。因此，在ρ層12和η層11之間的PN結(jié)界面19的端部19a在臺(tái)階15的側(cè)表面15a上露出。臺(tái)階15的側(cè)表面15a可以與臺(tái)階15的底表面15b垂直或成角度。當(dāng)成角度時(shí)，即，側(cè)表面15a傾斜時(shí)，側(cè)表面15a的電場(chǎng)強(qiáng)度降低，由此提高擊 穿電壓。優(yōu)選地，臺(tái)階15的側(cè)表面15a相對(duì)于臺(tái)階15的底表面15b傾斜70。至90。。
[0047]如圖4所示，優(yōu)選地，臺(tái)階15的底部邊緣15c (在臺(tái)階15的側(cè)表面15a和底表面15b之間的邊界)被圓化。邊緣15c的這樣的圓化可以減小在邊緣處的電場(chǎng)集中，由此提高擊穿電壓。在形成臺(tái)階15時(shí)可以通過控制干蝕刻條件來將臺(tái)階15的底部邊緣15c圓化。在對(duì)邊緣15c進(jìn)行圓化時(shí)，曲率半徑優(yōu)選地為0.01 μ m或更大。類似地，優(yōu)選臺(tái)階15的頂部邊緣15d(在臺(tái)階15的側(cè)表面15a和ρ層12之間的邊界)被圓化。
[0048]構(gòu)成場(chǎng)板結(jié)構(gòu)的保護(hù)膜16形成為連續(xù)地覆蓋臺(tái)階15的底表面15b和側(cè)表面15a。此外，在P層12的表面(與P電極14接觸的表面)上的臺(tái)階15的側(cè)表面15a附近的部分處也形成保護(hù)膜16。保護(hù)膜16不一定形成在ρ層12的表面上，只要保護(hù)膜16形成為連續(xù)地覆蓋臺(tái)階15的底表面15b和側(cè)表面15a即可。
[0049]保護(hù)膜16可以包括多個(gè)層或單個(gè)層。在單個(gè)層的情況下，例如，可以使用SiNx、Al2O3' HfO2, ZrO2, AIN、HfON, ZrON0 在多個(gè)層的情況下，例如，可以使用 Al203/Si02、SiO2/ZrO2, Si02/Zr0N、Si02/Al203、Si02/Hf02、SiN/Si02、Al203/Zr02、SiN/Si02/Zr02 以及 SiO2/Al203/Hf02。當(dāng)使用高介電常數(shù)材料如HfO2作為保護(hù)膜16時(shí)，可以減小保護(hù)膜16的厚度，導(dǎo)致可以減小臺(tái)階15的深度。這可以縮短形成臺(tái)階15所用的時(shí)間，并且可以減小形成臺(tái)階15的難度。
[0050]保護(hù)膜16在側(cè)表面15a處的厚度(在側(cè)表面15a處沿著垂直于側(cè)表面15a的方向的厚度)和在底表面15b處的厚度(在底表面15b處沿著垂直于底表面15b的方向的厚度)可以不同。特別優(yōu)選地，如圖4所示，保護(hù)膜16的厚度在側(cè)表面15a處較小并且在底表面15b處較大。保護(hù)膜16在側(cè)表面15a處的厚度越小，擊穿電壓就越高。優(yōu)選地，保護(hù)膜16在底表面15b的厚度較大以減小在底表面15b上的經(jīng)由保護(hù)膜16形成的場(chǎng)板電極17的端部17a的電場(chǎng)集中。因此，優(yōu)選地，保護(hù)膜16形成為使得在側(cè)表面15a處的厚度小于在底表面15b處的厚度。通過形成包括多個(gè)層的保護(hù)膜可以調(diào)整整個(gè)保護(hù)膜16的介電常數(shù)，由此有助于實(shí)現(xiàn)期望擊穿電壓的設(shè)計(jì)。
[0051]構(gòu)成場(chǎng)板結(jié)構(gòu)的場(chǎng)板電極17形成為經(jīng)由保護(hù)膜16連續(xù)地覆蓋臺(tái)階15的底表面15b和側(cè)表面15a以及ρ層12的表面。此外，場(chǎng)板電極17還形成為連續(xù)地覆蓋P層12的沒有形成保護(hù)膜16的表面以及ρ電極14的表面,從而使場(chǎng)板電極17和ρ電極14連接。場(chǎng)板電極17的端部17a經(jīng)由保護(hù)膜16設(shè)置在臺(tái)階15的底表面15b上。
[0052]由于場(chǎng)板結(jié)構(gòu)包括保護(hù)膜16和場(chǎng)板電極17，所以在將反向電壓施加到η電極13和P電極14時(shí)，也將反向電壓施加到連接到P電極14的場(chǎng)板電極17,由此在與臺(tái)階15的側(cè)表面15a和底表面15b鄰近的η層11中形成耗盡層。這樣的場(chǎng)板結(jié)構(gòu)可以提高擊穿電壓。
[0053]場(chǎng)板電極17包括Al并且具有700nm的厚度。場(chǎng)板電極17可以由具有導(dǎo)電性以及與保護(hù)膜16有良好粘附性的任意材料形成。除了 Al以外，可以使用N1、Au、TiN或多晶硅。場(chǎng)板電極17被設(shè)置為與ρ層12的在沒有形成保護(hù)膜16和ρ電極14的露出的ρ層12的部分上的表面接觸。然而，通過用保護(hù)膜16或ρ電極14覆蓋ρ層12的表面可以不露出P層12的部分，使得場(chǎng)板電極17與ρ層12的表面不直接接觸。場(chǎng)板電極17在形成位置處可以具有不同的厚度。例如，在側(cè)表面15a處和在底表面15b處的場(chǎng)板電極17的厚度可以不同。
[0054]在根據(jù)實(shí)施方案I的垂直二極管中，當(dāng)保護(hù)膜16的相對(duì)電容率(下文中，稱為“介電常數(shù)”)定義為ε s，在臺(tái)階15的側(cè)表面15a上的PN結(jié)界面19a處的厚度(從在臺(tái)階15的側(cè)表面15a上的PN結(jié)界面19a到保護(hù)膜16的表面的最短距離)定義為d( μ m)，并且從在臺(tái)階15的底表面15b上的保護(hù)膜16的表面16a(在臺(tái)階15的底表面15b上露出的與η層11相對(duì)的表面)到PN結(jié)界面19的距離(沿著垂直于PN結(jié)界面19的方向的距離)定義為1ι(μ m)時(shí)，臺(tái)階15和場(chǎng)板結(jié)構(gòu)形成為滿足(ε s.h)/d≥4并且ε Jd≥3。此處,當(dāng)保護(hù)膜16由多個(gè)層形成時(shí)，厚度d是這些層的總厚度，并且es是有效介電常數(shù)。當(dāng)場(chǎng)板結(jié)構(gòu)形成為使得ε s、d以及h滿足上述條件時(shí)，根據(jù)實(shí)施方案I的垂直二極管可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。此外，通過將介電常數(shù)es和厚度d之間的相關(guān)指數(shù)es/d設(shè)為3或更大可以獲得預(yù)定的擊穿電壓。對(duì)于保護(hù)膜16的介電常數(shù)es來說，當(dāng)保護(hù)膜16太厚時(shí)，通過場(chǎng)板結(jié)構(gòu)來減小電場(chǎng)集中的效果降低，并且有時(shí)不能獲得預(yù)定的擊穿電壓。更優(yōu)選地，(ε s.h)/d為4或更大，并且ε Jd為4(1/μ m)或更大。還優(yōu)選地，(ε s.h)/d為5或更大，并且es/d為10(1/μπι)或更大。(fhVd和es/d的上限可以設(shè)置為半導(dǎo)體器件可以執(zhí)行其功能的范圍內(nèi)的任意值。
[0055]保護(hù)膜16的厚度取決于保護(hù)膜16的材料或形成方法以及臺(tái)階15的形狀(其有時(shí)不是恒定的)。在這樣的情況下，在定義距離h和厚度d時(shí)存在不定性(ambiguity),這影響對(duì)擊穿電壓的評(píng)估。因此，在本發(fā)明中，距離h和厚度d定義如下。厚度d是從在臺(tái)階15的側(cè)表面15a上露出的PN結(jié)界面19a到保護(hù)膜16的表面的最短距離。厚度d不一定是保護(hù)膜16的沿著垂直于臺(tái)階15的側(cè)表面15a的方向的厚度。距離h按照如下三種情況進(jìn)行定義:
[0056]（1)當(dāng)在臺(tái)階15的底表面15b處的保護(hù)膜16的厚度dQ(沿著垂直于底表面15b的方向上的厚度)在臺(tái)階15的側(cè)表面15a的鄰近處(例如，在從側(cè)表面15a算起距離為ε s/3或更小的范圍內(nèi))恒定時(shí)，
[0057]在這樣的情況下，通過從底表面15b和PN結(jié)界面19之間的高度h0 (沿著垂直于底表面15b的方向的距離)減去在臺(tái)階15的底表面15b處的保護(hù)膜16的厚度Cltl所獲得的距離定義為h(參考圖1)。
[0058](2)當(dāng)在保護(hù)膜16的臺(tái)階15的側(cè)表面15a的鄰近處在臺(tái)階15的底表面15b處的保護(hù)膜16的厚度隨著更接近于臺(tái)階15的側(cè)表面15a而更小時(shí)(參考圖6A)，
[0059]在這樣的情況下，通過從底表面15b和PN結(jié)界面19之間的高度Iitl減去在保護(hù)膜16的臺(tái)階15的側(cè)表面15a的鄰近處在臺(tái)階15的底表面15b處的保護(hù)膜16的最小厚度dQ所獲得的距離定義為h(參考圖6A)。
[0060](3)當(dāng)在保護(hù)膜16的臺(tái)階15的側(cè)表面15a的鄰近處在臺(tái)階15的底表面15b處的保護(hù)膜16的厚度隨著更接近于臺(tái)階15的側(cè)表面15a而更大時(shí)(參考圖6B)，
[0061]在這樣的情況下，保護(hù)膜16的其中從在臺(tái)階15的側(cè)表面15a上露出的PN結(jié)界面19a算起距離為ε s/3的表面定義為16a，在表面16a處的保護(hù)膜16的厚度定義為(V通過從底表面15b和PN結(jié)界面19之間的高度Iitl中減去厚度Cltl所獲得的距離定義為h (參考圖 6B)。
[0062]距離h和厚度d被設(shè)置為滿足h/d≥0.5。如果距離h小并且不能滿足h/d≥0.5時(shí)，則不能形成足夠大的電場(chǎng)豫馳區(qū)，由此不能提高器件的擊穿電壓。如果距離h足夠大并且滿足h/d > 3時(shí)，則提高擊穿電壓的效果達(dá)到飽和。此外，形成臺(tái)階15需要花費(fèi)時(shí)間，或形成臺(tái)階15的難度增加了。因此，優(yōu)選地，0.5 ≤ h/d ≤ 3，并且還優(yōu)選地，1≤h/d ≤ 2。
[0063][實(shí)驗(yàn)數(shù)據(jù)]
[0064]下文將描述支持通過滿足(ε s 4)/(1≥4并且ε s/d≥3來實(shí)現(xiàn)高擊穿電壓性能的實(shí)驗(yàn)數(shù)據(jù)。
[0065]通過將擊穿電壓的設(shè)計(jì)值設(shè)為1200V，制造具有下述不同結(jié)構(gòu)的多個(gè)樣品，并且測(cè)量根據(jù)實(shí)施方案I的垂直二極管中的擊穿電壓。在每個(gè)樣品中，η層11具有相同的結(jié)構(gòu)，厚度為10μm并且Si濃度為1.6X1016/Cm3。保護(hù)膜16包括介電常數(shù)為4的Si02。另一方面，在每個(gè)樣品中，P層12的結(jié)構(gòu)和臺(tái)階15的深度是不一樣的。在樣品I和2中，ρ層12是由厚度為0.25 μ m并且Mg濃度為lX102°/cm3的P+-GaN形成的單個(gè)層。在樣品I中，保護(hù)膜16的厚度d為400nm，而在樣品2中，保護(hù)膜16的厚度d為600nm。在樣品3至樣品6中，ρ層12具有兩層結(jié)構(gòu)，其中，ρ-層和P+層被依次沉積在η層上，ρ-層具有0.5 μ m的厚度和1 X101Vcm3的Mg濃度，p.層具有0.1ym的厚度和1 X102Vcm3的Mg濃度。在樣品3中保護(hù)膜16的厚度d設(shè)為400nm，在樣品4中為600nm，在樣品5中為800nm，以及在樣品6中為1200nm。在樣品2、3和5中，通過改變距離h來測(cè)量擊穿電壓。
[0066]圖2是示出在上述樣品中擊穿電壓與距離h的相關(guān)性的圖表。當(dāng)距離h為負(fù)時(shí)，保護(hù)膜16的表面16a位于比PN結(jié)界面19更高的位置(當(dāng)保護(hù)膜16的表面16a位于PN結(jié)界面19的ρ層12 —側(cè)時(shí))。觀察到樣品3的擊穿電壓幾乎正比于距離h而增加。同樣在樣品5中，擊穿電壓幾乎正比于距離h而增力卩。然而，樣品3和樣品5之間的擊穿電壓的增加的傾斜度不同。該傾斜度的差異被認(rèn)為是由保護(hù)膜16的厚度d引起的。在每個(gè)樣品中，保護(hù)膜16是由相同的材料SiO2B成的。然而，當(dāng)保護(hù)膜16由具有不同介電常數(shù)的材料形成時(shí)，被認(rèn)為也會(huì)影響擊穿電壓。
[0067]因此，發(fā)現(xiàn)不能通過只改變距離h來精確地評(píng)估垂直二極管的擊穿電壓性能。
[0068]因此，考慮到保護(hù)膜16的材料(介電常數(shù)ε s)或厚度d以及距離h，發(fā)明人提出了通過引入兩個(gè)指數(shù)(ε s.h)/d和ε s/d來評(píng)估擊穿電壓的思想。
[0069]圖3是示出擊穿電壓與(ε s.h)/d的相關(guān)性的圖表。如圖3所示，在所有的樣品中，擊穿電壓正比于指數(shù)(ε s.1ι)/(1而增加，并且各個(gè)樣品的傾斜度幾乎無變化。因此，發(fā)現(xiàn)通過指數(shù)(ε s.h)/d可以更加精確地評(píng)估垂直二極管的擊穿電壓。從圖3中清楚地看到，當(dāng)(ε s*h)/d≤4時(shí)，可以獲得1200V或更大的擊穿電壓，并且可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。
[0070]然而，只通過指數(shù)(es*h)/d不足以 評(píng)估擊穿電壓。這是因?yàn)楫?dāng)保護(hù)膜16對(duì)于介電常數(shù)ε s來說太厚時(shí)，由于場(chǎng)板結(jié)構(gòu)而減小電場(chǎng)的集中的效果降低，即使?jié)M足(ε s.h)/d ^ 4時(shí)也是如此。
[0071]測(cè)量擊穿電壓與ε s/d的相關(guān)性。圖5是示出測(cè)量結(jié)果的圖表。菱形圖標(biāo)(plot)示出h = 0.5并且d = 0.4的情況,正方形圖標(biāo)示出h = 1.0和d = 1.0的情況,并且三角形圖標(biāo)示出h = 1.4和d = 1.4的情況。如圖5所示，當(dāng)ε s/d≤3時(shí),擊穿電壓為約1200V,并且可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。當(dāng)es/d小于3(1/μπι)時(shí)，擊穿電壓減小到低于1200V。在正方形圖標(biāo)和三角形圖標(biāo)兩種情況下，滿足(ε s 4)/(1 = 4，并且(ε s *h)/d≤4。然而，在正方形圖標(biāo)的情況下，擊穿電壓為設(shè)計(jì)的約1200V，并且實(shí)現(xiàn)了設(shè)計(jì)的擊穿電壓。相反，在三角形圖標(biāo)的情況下，擊穿電壓為約1020V，而不能獲得設(shè)計(jì)的擊穿電壓。從該結(jié)果中發(fā)現(xiàn)只有條件(ε s 4)/(1不足以作為評(píng)估擊穿電壓的指數(shù)，所以除了條件(ε s 4)/(1以外必須在考慮條件ε s/d的情況下評(píng) 估擊穿電壓。
[0072]從上面的實(shí)驗(yàn)數(shù)據(jù)中發(fā)現(xiàn)通過使用兩個(gè)指數(shù)(ε s 4)/(1和ε s/d可以精確地評(píng)估擊穿電壓，并且當(dāng)滿足(ε s.h)/d≤4并且ε s/d≤3時(shí)，可以實(shí)現(xiàn)設(shè)計(jì)的高擊穿電壓性能。從該實(shí)驗(yàn)數(shù)據(jù)中還發(fā)現(xiàn)因?yàn)橥ㄟ^使用高電介質(zhì)接觸材料如HfO2作為保護(hù)膜可以減小厚度d，所以可以減小距離h。如果可以減小距離h，則可以分別縮短和減小形成臺(tái)階15的時(shí)間和難度。
[0073]實(shí)施方案2
[0074]圖7示出根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET的構(gòu)造。根據(jù)實(shí)施方案2的垂直溝槽柵包括襯底20、形成在襯底20上的n-GaN的η層21、形成在η層21上的ρ-GaN的ρ層22、以及形成在ρ層22上的n-GaN的高濃度η層23。其同樣具有溝槽柵。也就是說，形成有從高濃度η層23的表面(與ρ層22的表面相對(duì)的表面)穿過ρ層22延伸到η層21的溝槽24。形成有連續(xù)地覆蓋η層23的表面、溝槽24的側(cè)表面和底表面上的溝槽24的開口的鄰近處的柵極絕緣膜25。形成有與溝槽24內(nèi)部的柵極絕緣膜25接觸的柵電極26。
[0075]在高濃度η層23的表面上，形成有達(dá)到P層22的溝槽27，并且設(shè)置有與高濃度η層23和ρ層22兩者接觸的源電極28。因此，源電極28可以從ρ層22適當(dāng)?shù)匚湛昭ǎ⑶沂箵舸╇妷悍€(wěn)定。在襯底20的背面上(與形成η層21的表面相對(duì)的表面)形成有漏電極29。[0076]沿著根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET器件的外周形成有臺(tái)階30。通過臺(tái)階30形成器件的臺(tái)面。臺(tái)階30可以是在溝槽的兩側(cè)上具有兩個(gè)臺(tái)階的溝槽。臺(tái)階30具有從高濃度η層23延伸到η層21的深度。在臺(tái)階30的側(cè)表面上，暴露出η層21和ρ層22之間的結(jié)界面以及P層22和高濃度η層23之間的結(jié)界面。[0077]根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET另外具有場(chǎng)板結(jié)構(gòu)。場(chǎng)板結(jié)構(gòu)包括保護(hù)膜31和場(chǎng)板電極32。保護(hù)膜31形成為連續(xù)地覆蓋臺(tái)階30的底表面30b和側(cè)表面30a以及高濃度η層23的表面的臺(tái)階30的側(cè)表面30a的鄰近處。場(chǎng)板電極32形成為連續(xù)地覆蓋臺(tái)階30的底表面30b和側(cè)表面30a，并且經(jīng)由在η層23上的保護(hù)膜31覆蓋高濃度η層23的表面，并且場(chǎng)板電極32與源電極28接觸。
[0078]下面將詳細(xì)描述根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET的結(jié)構(gòu)。
[0079]高濃度η層23具有高η型雜質(zhì)濃度以獲得與源電極28的良好的歐姆接觸。例如，雜質(zhì)濃度為1.0X IO1Vcm3至1.0X 102°/cm3。ρ層22的ρ型雜質(zhì)濃度低于或等于高濃度η層23的η型雜質(zhì)濃度，例如，ρ型雜質(zhì)濃度為1.0\1017/。!113至1.(^102°/(^3。η層21的η型雜質(zhì)濃度低于P層22的ρ型雜質(zhì)濃度，例如，η型雜質(zhì)濃度為1.0 X IO1Vcm3至1.0 X IO17/cm3。因?yàn)楦邼舛圈菍?3、ρ層22以及η層21被設(shè)計(jì)成具有這樣的雜質(zhì)濃度，所以幾乎全部耗盡層都從ρ層22和η層23之間的PN結(jié)界面34向η層21延伸。設(shè)計(jì)這樣的雜質(zhì)濃度減小了 η層23、ρ層22以及η層21的結(jié)構(gòu)對(duì)擊穿電壓性能的影響，并且有利于根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET的擊穿電壓的設(shè)計(jì)。
[0080]襯底30、源電極28以及漏電極29可以與實(shí)施方案I的襯底10以及η電極13具有相同的結(jié)構(gòu)和其變型結(jié)構(gòu)。在實(shí)施方案2中，溝槽27形成為使得源電極28與高濃度η層23和ρ層22兩者接觸。然而，源電極28可以只與高濃度η層23接觸，或者除了源電極28以外，可以單獨(dú)地形成與ρ層22接觸的用于從ρ層22吸收空穴的電極。
[0081]柵極絕緣膜25可以由任意材料形成，只要材料是絕緣的即可，例如Si02。柵電極26可以由任意材料形成，只要材料是導(dǎo)電的即可，例如Al、A1、Au、TiN以及多晶硅。
[0082]臺(tái)階30和場(chǎng)板結(jié)構(gòu)具有與實(shí)施方案I的臺(tái)階15和場(chǎng)板結(jié)構(gòu)相同的結(jié)構(gòu)。其變型實(shí)施例也是適用的。具體地，臺(tái)階30和場(chǎng)板結(jié)構(gòu)形成為滿足(ε s.h)/d≤4并且ε s/d≤3。然而，PN結(jié)界面33和34中的耗盡層的從ρ層22到η層21延伸最多的PN結(jié)界面33被定義為對(duì)于距離h和厚度d的基準(zhǔn)面。如在實(shí)施方案I中，使用PN結(jié)界面33作為基準(zhǔn)面來定義距離h和厚度d。
[0083]因?yàn)榕_(tái)階30和場(chǎng)板結(jié)構(gòu)形成為滿足(ε s.h)/d≤4并且ε s/d≤3，所以上述根據(jù)實(shí)施方案2的垂直溝槽柵MOSFET與根據(jù)實(shí)施方案I的PN 二極管一樣具有高擊穿電壓性倉泛。
[0084]雖然實(shí)施方案I和實(shí)施方案2公開了一種第III族氮化物半導(dǎo)體的垂直半導(dǎo)體器件，但是本發(fā)明可以應(yīng)用于由第IV族半導(dǎo)體(如SiC和Si)、第I1-VI族半導(dǎo)體、第II1-V族半導(dǎo)體(如GaAs和GaP)以及除了第III族氮化物半導(dǎo)體以外的有機(jī)半導(dǎo)體形成的垂直半導(dǎo)體器件。
[0085]雖然實(shí)施方案I是垂直二極管，并且實(shí)施方案2是垂直溝槽柵M0SFET，但是本發(fā)明可以應(yīng)用于具有垂直PN結(jié)以及其中PN結(jié)界面在臺(tái)階側(cè)表面上露出的任意結(jié)構(gòu)的半導(dǎo)體器件。本發(fā)明同樣適用于例如PN 二極管、PIN 二極管、FET以及雙極型晶體管。此外，本發(fā)明不但可以應(yīng)用于垂直型而且可以應(yīng)用于水平型半導(dǎo)體器件。
[0086]還可以將用于提高擊穿電壓的其它傳統(tǒng)結(jié)構(gòu)與本發(fā)明的場(chǎng)板結(jié)構(gòu)結(jié)合。
[0087]本發(fā)明可以應(yīng)用于具有垂直PN結(jié)的任意半導(dǎo)體器件，并且可以在例如高頻器件或功率器件中使用。
【權(quán)利要求】
1.一種垂直半導(dǎo)體器件，所述半導(dǎo)體器件具有PN結(jié)結(jié)構(gòu)、設(shè)置在所述器件的外周的臺(tái)階、以及在所述臺(tái)階的側(cè)表面上露出的PN結(jié)界面，所述半導(dǎo)體器件包括: 介電保護(hù)膜，所述介電保護(hù)膜形成為連續(xù)地覆蓋所述臺(tái)階的側(cè)表面和所述臺(tái)階的底表面； 場(chǎng)板電極，所述場(chǎng)板電極形成為經(jīng)由所述保護(hù)膜連續(xù)地覆蓋所述臺(tái)階的側(cè)表面和所述臺(tái)階的底表面；以及 其中，當(dāng)從所述PN結(jié)界面到所述保護(hù)膜的在所述臺(tái)階的所述底表面上的表面的距離定義為h(y m)、所述保護(hù)膜的介電常數(shù)定義為ε s、并且所述保護(hù)膜在所述臺(tái)階的所述側(cè)表面上的所述PN結(jié)界面處的厚度定義為d( μ m)時(shí)，(ε s.1ι)/d為4或更大并且ε 5/(1為3(1/U m)或更大。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中h/d為0.5或更大。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在所述臺(tái)階的所述底表面和所述臺(tái)階的所述側(cè)表面之間的角度為70°至90°。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中在所述臺(tái)階的所述底表面和所述臺(tái)階的所述側(cè)表面之間的角度為70°至90°。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述臺(tái)階的底部邊緣被圓化。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述臺(tái)階的底部邊緣被圓化。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述臺(tái)階的底部邊緣被圓化。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)膜在所述臺(tái)階的所述側(cè)表面上的所述PN結(jié)界面處的厚度小于在所述臺(tái)階的所述底表面處的厚度。
9.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述保護(hù)膜在所述臺(tái)階的所述側(cè)表面上的所述PN結(jié)界面處的厚度小于在所述臺(tái)階的所述底表面處的厚度。
10.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中所述保護(hù)膜在所述臺(tái)階的所述側(cè)表面上的所述PN結(jié)界面處的厚度小于在所述臺(tái)階的所述底表面處的厚度。
11.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述保護(hù)膜在所述臺(tái)階的所述側(cè)表面上的所述PN結(jié)界面處的厚度小于在所述臺(tái)階的所述底表面處的厚度。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件由第III族氮化物半導(dǎo)體形成。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件是垂直二極管。
14.根據(jù)權(quán)利要求1至13中任一項(xiàng)所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件是垂直晶體管。
【文檔編號(hào)】H01L29/861GK103489926SQ201310223568
【公開日】2014年1月1日 申請(qǐng)日期:2013年6月6日 優(yōu)先權(quán)日:2012年6月8日
【發(fā)明者】上野幸久, 岡徹 申請(qǐng)人:豐田合成株式會(huì)社