無結(jié)晶體管及其制作方法
【專利摘要】本發(fā)明提供一種無結(jié)晶體管及其制作方法，無結(jié)晶體管包括：基底；形成于基底上的鰭，鰭的頂部在垂直于鰭延伸方向的截面呈半圓形，鰭具有第一摻雜類型的摻雜離子，并且離子濃度從鰭表面到鰭中心逐漸遞減；橫跨于鰭上的柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)兩側(cè)鰭中的源極和漏極，源極和漏極具有第一摻雜類型的摻雜離子。制作方法包括：提供基底；圖形化基底，形成鰭；對鰭的頂部進行至少一次的圓化處理，使鰭的頂部在垂直于鰭延伸方向的截面呈半圓形；對鰭進行第一摻雜類型的離子摻雜，使離子濃度從鰭表面到鰭中心逐漸遞減；在鰭上形成橫跨鰭的柵極結(jié)構(gòu)；采用第一摻雜類型的摻雜離子對柵極結(jié)構(gòu)兩側(cè)的鰭進行摻雜，形成源極和漏極。本發(fā)明能抑制短溝道效應(yīng)。
【專利說明】無結(jié)晶體管及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種無結(jié)晶體管及其制作方法。

【背景技術(shù)】
[0002]為了跟上摩爾定律的腳步，人們不斷地縮小M0SFET晶體管的特征尺寸。這樣做可以帶來增加芯片密度，提高M0SFET的開關(guān)速度等好處。隨著器件溝道長度的縮短，漏極與源極的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，容易出現(xiàn)亞閥值漏電(Subthreshold leakage)現(xiàn)象，即所謂的短溝道效應(yīng)(short-channel effects, SCE)更容易發(fā)生。
[0003]由于這樣的原因，平面CMOS晶體管漸漸向三維(3D)鰭式場效應(yīng)晶體管(FinField Effect Transistor,FinFET)器件結(jié)構(gòu)過渡。在FinFET中，柵至少可以從兩側(cè)對超薄體進行控制，具有比平面M0SFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應(yīng)。而且相對其它器件具有更好的集成電路生產(chǎn)技術(shù)的兼容性。
[0004]參考圖1,示出了現(xiàn)有技術(shù)一種FinFET的立體結(jié)構(gòu)示意圖。如圖1所示，F(xiàn)inFET包括:半導(dǎo)體襯底15 ;位于半導(dǎo)體襯底15上的氧化埋層16 (Buried Oxide, BOX);所述氧化埋層16上形成有凸起結(jié)構(gòu)，所述凸起結(jié)構(gòu)為FinFET的鰭(Fin) 17 ;柵極結(jié)構(gòu)，橫跨在所述鰭17上，覆蓋所述鰭17的頂部和側(cè)壁，所述柵極結(jié)構(gòu)包括柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵電極18。鰭17的頂部以及兩側(cè)的側(cè)壁與柵極結(jié)構(gòu)相接觸的部分均為溝道區(qū)，即FinFET具有多個柵，有利于增大驅(qū)動電流，改善器件性能。
[0005]然而，隨著特征尺寸地進一步下降，現(xiàn)有的FinFET的短溝道效應(yīng)也逐漸突顯。


【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種能夠抑制短溝道效應(yīng)的無結(jié)晶體管及其制作方法。
[0007]為解決上述問題，本發(fā)明提供一種無結(jié)晶體管，包括:
[0008]基底；
[0009]形成于所述基底上的鰭，所述鰭的頂部在垂直于鰭延伸方向上的截面呈半圓形，所述鰭具有第一摻雜類型的摻雜離子，并且離子濃度從鰭的表面到鰭的中心逐漸遞減；
[0010]橫跨于所述鰭上的柵極結(jié)構(gòu)；
[0011]位于所述柵極結(jié)構(gòu)兩側(cè)的鰭中的源極和漏極，所述源極和漏極具有第一摻雜類型的摻雜離子。
[0012]相應(yīng)地，本發(fā)明還提供一種無結(jié)晶體管的制作方法，包括:
[0013]提供基底；
[0014]圖形化所述基底，形成鰭；
[0015]對所述鰭的頂部進行至少一次的圓化處理，使所述鰭的頂部在垂直于鰭延伸方向上的截面呈半圓形；
[0016]對所述鰭進行第一摻雜類型的離子摻雜，使離子濃度從鰭的表面到鰭的中心逐漸遞減；
[0017]在所述鰭上形成橫跨所述鰭的柵極結(jié)構(gòu)；
[0018]采用第一摻雜類型的摻雜離子對柵極結(jié)構(gòu)兩側(cè)的鰭進行摻雜，形成源極和漏極。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0020]本發(fā)明提供的是無結(jié)型(junct1nless)晶體管，即使隨著特征尺寸逐漸減小，摻雜區(qū)所占據(jù)的空間越來越小，無結(jié)晶體管中只有一種摻雜類型的雜質(zhì)，不容易出現(xiàn)不同類型摻雜區(qū)之間摻雜雜質(zhì)擴散的問題；此外，離子濃度從鰭的表面到中心逐漸遞減，減小了鰭中心區(qū)域的電導(dǎo)率，可以減小漏電流并抑制短溝道效應(yīng)。

【專利附圖】

【附圖說明】
[0021]圖1是現(xiàn)有技術(shù)一種FinFET的立體結(jié)構(gòu)示意圖；
[0022]圖2本發(fā)明無結(jié)晶體管一實施例的立體示意圖；
[0023]圖3是圖2沿AA’剖線的示意圖；
[0024]圖4是圖2沿BB’剖線的示意圖；
[0025]圖5至圖13是本發(fā)明無結(jié)晶體管制作方法一實施例形成的無結(jié)晶體管的結(jié)構(gòu)示意圖。

【具體實施方式】
[0026]隨著特征尺寸的逐漸減小，現(xiàn)有技術(shù)的鰭式場效應(yīng)晶體管的短溝道效應(yīng)也逐漸突顯。
[0027]為了解決現(xiàn)有技術(shù)的問題，本發(fā)明提供一種無結(jié)晶體管及其制作方法，使鰭的離子濃度從表面到中心逐漸遞減，由于鰭中心區(qū)域的摻雜離子濃度較小，因此具有較小的電導(dǎo)率，從而可以抑制短溝道效應(yīng)，進而優(yōu)化了無結(jié)晶體管的性能。
[0028]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0029]參考圖2，示出了本發(fā)明無結(jié)晶體管一實施例的立體示意圖。本實施例以N型無結(jié)晶體管為例，具體地，所述無結(jié)晶體管包括:
[0030]基底；本實施例中所述基底為體娃100。在其他實施例中，所述基底還可以是錯、硅鍺或其他II1-V族材料。
[0031]所述體硅100中形成有多個隔離結(jié)構(gòu)103，用于實現(xiàn)不同無結(jié)晶體管之間絕緣。本實施例中所述隔離結(jié)構(gòu)103的材料為氧化硅，但是本發(fā)明對隔離結(jié)構(gòu)103的材料不作限制。
[0032]本實施例無結(jié)晶體管為NM0S，所述隔離結(jié)構(gòu)103之間的體硅100區(qū)域中摻雜有P型摻雜離子。
[0033]鰭101，位于隔離結(jié)構(gòu)103之間的體硅100上方，用于形成無結(jié)晶體管的溝道區(qū)。所述鰭101與具有P型摻雜離子的體硅100區(qū)域相接觸。所述鰭101的頂部在垂直于鰭延伸方向上的截面呈半圓形。如圖2所示，鰭101延伸方向為BB’方向，鰭101的頂部在垂直于BB’的AA’方向上具有半圓形的截面。
[0034]所述鰭101中具有第一摻雜類型的摻雜離子，并且離子濃度從鰭101的表面到鰭101的中心逐漸遞減。無結(jié)晶體管工作過程中，鰭101中會形成溝道，位于鰭101中心區(qū)域的離子濃度較小可以減小鰭101中心區(qū)域的電導(dǎo)率，進而可以減小漏電流并抑制短溝道效應(yīng)。
[0035]具體地，本實施例的無結(jié)晶體管為NM0S，所述鰭101為N型摻雜。
[0036]需要說明的是，如果鰭101表面的離子濃度過小，比較難以形成貫穿整個溝道區(qū)的耗盡區(qū)，因此可選地，鰭101表面的離子濃度大于或等于2X 1019原子每立方厘米。
[0037]本實施例無結(jié)晶體管還包括:覆蓋于所述鰭101上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)沿垂直于鰭101延伸方向橫跨于所述鰭101上。本實施例中，所述柵極結(jié)構(gòu)包括依次位于鰭101上的柵極介質(zhì)層106和柵極107。
[0038]具體地，所述柵極介質(zhì)層106為氧化硅或氮化硅，所述柵極107的材料可以是金屬也可以是多晶娃。
[0039]本實施例無結(jié)晶體管還包括所述柵極結(jié)構(gòu)在鰭101延伸方向露出的、分別位于柵極結(jié)構(gòu)兩側(cè)的鰭101中的源極108、漏極109 ;位于所述柵極結(jié)構(gòu)下方被柵極結(jié)構(gòu)覆蓋的鰭101構(gòu)成位于源極108和漏極109之間的溝道區(qū)；源極108、漏極109的摻雜類型與溝道區(qū)相同，均為N型摻雜。
[0040]本實施例，所述無結(jié)晶體管為N型無結(jié)晶體管，源極108的勢能低于漏極109的勢能，以便于實現(xiàn)電子遷移。
[0041]需要說明的是，上述實施例以N型無結(jié)晶體管為例進行說明，但是本發(fā)明對此不做限制，在其他實施例中，所述無結(jié)晶體管還可以是P型無結(jié)晶體管。具體地，在PM0S中隔離結(jié)構(gòu)之間的體硅區(qū)域中摻雜為N型摻雜離子。鰭為P型摻雜，且離子濃度從鰭的表面到鰭的中心逐漸遞減。源極、漏極均為P型摻雜，并且源極的勢能高于漏極的勢能。
[0042]還需要說明的是，上述實施例中，基底以體硅為例進行說明。但是本發(fā)明對此不作限制，在其他實施例中，基底還可以包括硅基底和位于硅基底上的氧化硅層。
[0043]相應(yīng)地，本發(fā)明還提供一種無結(jié)晶體管的制作方法。參考圖5至圖13示出了本發(fā)明無結(jié)晶體管一實施例形成的無結(jié)晶體管的結(jié)構(gòu)示意圖。本實施例以形成N型晶體管為例進行說明，所述無結(jié)晶體管的制作方法大致包括以下步驟:
[0044]如圖5所不，執(zhí)彳丁步驟S1,提供基底200。本實施例中，所述基底200為體娃，但是本發(fā)明對基底200的材料不作限制，在其他實施例中，所述基底200還可以是鍺、硅鍺或其他II1-V族材料。
[0045]繼續(xù)參考圖5，執(zhí)行步驟S2，圖形化所述基底200，形成鰭201。所述鰭201用于形成無結(jié)晶體管的溝道區(qū)。本步驟形成的鰭201為立方體結(jié)構(gòu)。
[0046]本實施例圖形化基底200的步驟還包括，在位于鰭201兩側(cè)的基底200中形成溝槽202，用于容納實現(xiàn)無結(jié)晶體管絕緣的隔離結(jié)構(gòu)。
[0047]參考圖6，執(zhí)行步驟S3，對所述鰭201的頂部進行至少一次的圓化處理，使所述鰭201的頂部在垂直于鰭201延伸方向上的截面呈半圓形。
[0048]具體地，所述圓化處理包括:對鰭201進行氧化，之后去除鰭201被氧化的部分。
[0049]此處以硅材料的鰭201為例說明圓化處理的原理，請繼續(xù)參考圖5，在對鰭201未進行圓化處理之前，所述鰭201從垂直于延伸方向的側(cè)面為長方形，所述鰭201的頂部兩個頂角處的接觸角α為270度，而所述鰭201側(cè)壁的接觸角β為180度，由于氧化過程中鰭201頂角位置處暴露于氧氣中的面積較大，因此鰭201頂角被氧化的硅的厚度較大。相應(yīng)地，側(cè)壁暴露于氧氣中的面積較小，因而側(cè)壁上的硅被氧化的厚度較小。
[0050]之后，通過化學(xué)溶液去除鰭被氧化的部分，由于鰭201頂角被氧化的硅的厚度較大，因此鰭201頂角被去除的部分較多。例如:本實施例中，對所述硅材料的鰭201進行熱氧化后形成氧化硅，可以采用稀釋的氫氟酸去除所述氧化硅，而稀釋的氫氟酸對硅材料的去除量比較少，以保證圓化工藝可實現(xiàn)對鰭201的頂角的去除。
[0051]通過這樣一次或多次的圓化處理，可逐步地去除鰭201頂角部分的硅材料，進而可以在鰭201的頂部形成一半圓形的結(jié)構(gòu)。由此可見本發(fā)明制作方法圓化處理的方式較為簡單，制造難度較低。
[0052]需要說明的是，可選的，在對鰭201完成圓化處理之后，還包括退火的步驟，通過退火可以使鰭201的表面更加光滑，從而使鰭201的頂部形成更接近半圓形的結(jié)構(gòu)。同時，鰭201的表面光滑還可以防止不光滑表面造成的電子散射問題，進而有利于增加溝道中電子的傳輸，進而提高最終形成的半圓窗形鰭式場效應(yīng)晶體管的性能。
[0053]具體地，可以對鰭201進行氫氣退火，退火的溫度位于800?1200°C的范圍內(nèi)，退火的時間位于5?30分鐘的范圍內(nèi)。
[0054]參考圖7，執(zhí)行步驟S4，在進行圓化處理之后，在鰭201兩側(cè)的溝槽202中形成隔離結(jié)構(gòu)203，用于實現(xiàn)不同無結(jié)晶體管之間的隔離。本實施例中，所述隔離結(jié)構(gòu)203的材料為氧化硅。
[0055]圓化處理之后，執(zhí)行步驟S5，對所述鰭201進行第一摻雜類型的離子摻雜，使離子濃度從鰭201的表面到鰭201的中心逐漸遞減。
[0056]具體地，本實施例實現(xiàn)鰭201的離子濃度從鰭201的表面到鰭201的中心逐漸遞的方式采用以下分步驟實現(xiàn):
[0057]參考圖8，在鰭201的表面形成本征多晶硅層204。具體地，可以采用化學(xué)氣相沉積、物理氣相沉積或原子層沉積的方法形成所述本征多晶硅層204，但是本發(fā)明對本征多晶硅層204的形成方法不作限制。
[0058]如果本征多晶硅層204的厚度過小，無法有效實現(xiàn)離子擴散，進而無法在鰭內(nèi)形成離子濃度梯度；如果本征多晶硅層204的厚度過大容易造成材料的浪費。可選地，本步驟中，形成厚度在100?2000埃范圍內(nèi)的本征多晶硅層204。
[0059]如圖9所示，形成本征多晶硅層204之后，采用N型摻雜類型的離子對所述本征多晶硅層204進行摻雜，形成摻雜多晶硅層205。本實施例中，采用N型離子注入的方式對所述本征多晶硅層204進行摻雜。
[0060]如圖10所不，由于摻雜多晶娃層205覆蓋于所述鰭201的表面,基于離子擴散，靠近所述摻雜多晶硅層205較近的區(qū)域離子濃度較高，而遠離摻雜多晶硅層205的區(qū)域離子濃度較低，從而在鰭201中形成從鰭的表面到鰭的中心逐漸遞減的離子濃度梯度。
[0061]需要說明的是，如果鰭201表面的離子濃度過小，比較難以形成貫穿整個溝道區(qū)的耗盡區(qū)，因此可選的，鰭201表面的離子濃度大于或等于2X 1019原子每立方厘米。
[0062]因此，對所述本征多晶硅層204進行摻雜時，需保證形成的摻雜多晶硅層205中具有足夠高的離子濃度，以保證鰭201表面的離子濃度大于或等于2X 1019原子每立方厘米。
[0063]如圖11所示，在離子擴散結(jié)束，形成離子濃度梯度之后，去除所述摻雜多晶硅層205以露出鰭201。
[0064]具體地，可以通過干法或濕法蝕刻去除所述摻雜多晶硅層205。
[0065]結(jié)合參考圖12和13所示，在所述鰭201上形成橫跨所述鰭201的柵極結(jié)構(gòu)。具體地，所述柵極結(jié)構(gòu)包括依次位于鰭201上的柵極介質(zhì)層206、柵極207以及位于柵極介質(zhì)層206和柵極207側(cè)壁上的側(cè)墻。具體地，所述柵極介質(zhì)層206、側(cè)墻的材料為氧化硅或氮化硅，所述柵極207的材料可以是金屬也可以是多晶硅。
[0066]在位于柵極結(jié)構(gòu)兩側(cè)的鰭201中形成N型摻雜的源極208、漏極209。位于所述柵極結(jié)構(gòu)下方且被柵極結(jié)構(gòu)覆蓋的鰭201構(gòu)成溝道區(qū)；源極208、漏極209的摻雜類型與溝道區(qū)相同，均為N型摻雜。
[0067]本實施例中，無結(jié)晶體管為N型無結(jié)晶體管，形成源極和漏極的步驟包括:使源極的勢能低于漏極的勢能。
[0068]需要說明的是在上述實施例中，無結(jié)晶體管為NM0S，但是本發(fā)明對此不做限制，在其他實施例中，所述無結(jié)晶體管還可以是P型無結(jié)晶體管。
[0069]具體地，在PM0S中隔離結(jié)構(gòu)之間的體硅區(qū)域摻雜N型摻雜離子。對鰭進行P型摻雜，且離子濃度從鰭的表面到鰭的中心逐漸遞減。對源極、漏極均進行P型摻雜，并且源極的勢能高于漏極的勢能。
[0070]本實施例無結(jié)晶體管的制作方法還包括在柵極207、源極208和漏極209上形成連接插塞等的其他步驟，與現(xiàn)有技術(shù)相同在此不再贅述。
[0071]至此完成了本實施例無結(jié)晶體管的制作。
[0072]本發(fā)明制作方法形成的無結(jié)晶體管，離子濃度從鰭的表面到中心逐漸遞減。由于位于鰭中心區(qū)域的離子濃度較小，從而減小了鰭中心區(qū)域的電導(dǎo)率，進而可以減小漏電流并抑制短溝道效應(yīng)。
[0073]本發(fā)明提供的所述無結(jié)晶體管可以通過本發(fā)明提供的無結(jié)晶體管的制作方法形成。也可以采用其他的制作方法形成，本發(fā)明對此不作限制。
[0074]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種無結(jié)晶體管，其特征在于，包括: 基底； 形成于所述基底上的鰭，所述鰭的頂部在垂直于鰭延伸方向上的截面呈半圓形，所述鰭具有第一摻雜類型的摻雜離子，并且離子濃度從鰭的表面到鰭的中心逐漸遞減； 橫跨于所述鰭上的柵極結(jié)構(gòu)； 位于所述柵極結(jié)構(gòu)兩側(cè)的鰭中的源極和漏極，所述源極和漏極具有第一摻雜類型的摻雜尚子O
2.如權(quán)利要求1所述無結(jié)晶體管，其特征在于，所述基底為體硅，位于所述鰭下方與鰭相接觸的體硅具有第二摻雜類型的摻雜離子。
3.如權(quán)利要求2所述的無結(jié)晶體管，其特征在于，不同鰭之間的體硅中還形成有隔離結(jié)構(gòu)。
4.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述晶體管為NMOS管，所述第一摻雜類型為N型摻雜。
5.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述晶體管為PMOS管，所述第一摻雜類型為P型摻雜。
6.如權(quán)利要求2所述的無結(jié)晶體管，其特征在于，所述晶體管為NMOS管，所述第一摻雜類型為N型摻雜，所述鰭下方與鰭相接觸的體硅區(qū)域為P型摻雜區(qū)域。
7.如權(quán)利要求2所述的無結(jié)晶體管，其特征在于，所述晶體管為PMOS管，所述第一摻雜類型為P型摻雜，所述鰭下方與鰭相接觸的體硅區(qū)域為N型摻雜區(qū)域。
8.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，鰭表面的摻雜離子的濃度大于或等于2X 119原子每立方厘米。
9.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述無結(jié)晶體管為P型無結(jié)晶體管，源極的勢能高于漏極的勢能。
10.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述無結(jié)晶體管為N型無結(jié)晶體管，源極的勢能低于漏極的勢能。
11.如權(quán)利要求1所述的無結(jié)晶體管，其特征在于，所述基底包括硅基底和位于所述硅基底上的氧化硅層。
12.一種無結(jié)晶體管的制作方法，其特征在于，包括: 提供基底； 圖形化所述基底，形成鰭； 對所述鰭的頂部進行至少一次的圓化處理，使所述鰭的頂部在垂直于鰭延伸方向上的截面呈半圓形； 對所述鰭進行第一摻雜類型的離子摻雜，使離子濃度從鰭的表面到鰭的中心逐漸遞減； 在所述鰭上形成橫跨所述鰭的柵極結(jié)構(gòu)； 采用第一摻雜類型的摻雜離子對柵極結(jié)構(gòu)兩側(cè)的鰭進行摻雜，形成源極和漏極。
13.如權(quán)利要求12所述的制作方法，其特征在于，所述圓化處理包括:對鰭進行氧化形成氧化層，之后去除所述氧化層。
14.如權(quán)利要求12所述的制作方法，其特征在于，所述鰭的材料為硅，所述圓化處理包括:對所述鰭進行熱氧化形成氧化硅，之后通過稀釋的氫氟酸去除所述氧化硅。
15.如權(quán)利要求14所述的制作方法，其特征在于，在完成圓化處理之后，對鰭進行氫氣退火，退火的溫度在800?1200°C的范圍內(nèi)，退火的時間在5?30分鐘的范圍內(nèi)。
16.如權(quán)利要求12所述的制作方法，其特征在于，對所述鰭進行第一摻雜類型的離子摻雜，使離子濃度從鰭的表面到鰭的中心逐漸遞減的步驟包括: 在所述鰭的表面形成本征多晶硅層； 采用第一摻雜類型的離子對所述多晶硅層進行摻雜，形成摻雜多晶硅層； 所述摻雜多晶硅層中第一摻雜類型的離子自鰭的表面向鰭的中心擴散，使鰭中的離子濃度從鰭的表面到鰭的中心逐漸遞減； 去除所述摻雜多晶硅層。
17.如權(quán)利要求16所述的制作方法，其特征在于，在所述鰭的表面形成本征多晶硅層的步驟包括:通過化學(xué)氣相沉積、物理氣相沉積或原子層沉積的方法形成所述本征多晶硅層。
18.如權(quán)利要求16所述的制作方法，其特征在于，在所述鰭的表面形成本征多晶硅層的步驟包括:形成厚度在100?2000埃范圍內(nèi)的本征多晶硅層。
19.如權(quán)利要求12所述的制作方法，其特征在于，所述無結(jié)晶體管為P型無結(jié)晶體管，形成源極和漏極的步驟包括:使源極的勢能高于漏極的勢能。
20.如權(quán)利要求12所述的制作方法，其特征在于，所述無結(jié)晶體管為N型無結(jié)晶體管，形成源極和漏極的步驟包括:使源極的勢能低于漏極的勢能。
【文檔編號】H01L21/336GK104425607SQ201310401293
【公開日】2015年3月18日 申請日期:2013年9月5日 優(yōu)先權(quán)日:2013年9月5日
【發(fā)明者】肖德元 申請人:中芯國際集成電路制造(上海)有限公司