采用半導(dǎo)體納米顆粒的非易失性存儲(chǔ)器件的制作方法
【專(zhuān)利摘要】本發(fā)明涉及采用半導(dǎo)體納米顆粒的非易失性存儲(chǔ)器件。在襯底的第一絕緣體層的頂面上沉積半導(dǎo)體納米顆粒。在所述半導(dǎo)體納米顆粒和所述第一絕緣體層之上沉積第二絕緣體層。然后將半導(dǎo)體層接合到所述第二絕緣體層以提供包括掩埋絕緣體層的絕緣體上半導(dǎo)體襯底，所述掩埋絕緣體層包括所述第一和第二絕緣體層以及嵌入其中的半導(dǎo)體納米顆粒。在所述掩埋絕緣體層下方形成背柵電極，并且形成淺溝槽隔離結(jié)構(gòu)以隔離所述背柵電極。采用相同的處理步驟在存儲(chǔ)器件區(qū)域和邏輯器件區(qū)域中形成場(chǎng)效應(yīng)晶體管。嵌入的納米顆?？捎米鞣且资源鎯?chǔ)器件的電荷存儲(chǔ)器元件，其中在寫(xiě)入和擦除期間載流子隧穿通過(guò)所述第二絕緣體層而進(jìn)入或離開(kāi)所述半導(dǎo)體納米顆粒。
【專(zhuān)利說(shuō)明】采用半導(dǎo)體納米顆粒的非易失性存儲(chǔ)器件
【背景技術(shù)】
[0001]本公開(kāi)概括而言涉及半導(dǎo)體器件，更具體地，涉及采用半導(dǎo)體納米顆粒的非易失性存儲(chǔ)器件、包括在掩埋絕緣體層中嵌入的半導(dǎo)體納米顆粒的半導(dǎo)體襯底以及它們的制造方法。
[0002]【背景技術(shù)】
[0003]非易失性存儲(chǔ)器件需要用于以例如具有或不具有電荷的狀態(tài)存儲(chǔ)信息的信息存儲(chǔ)器元件。例如，閃存器件(flash memory device)需要浮柵和隧穿電介質(zhì)。這種信息存儲(chǔ)器元件典型地形成在半導(dǎo)體襯底的頂面上方。例如，閃存器件的浮柵和隧穿電介質(zhì)形成在半導(dǎo)體襯底的頂面上方。在閃存器件中，控制電極和控制柵極形成于隧穿電介質(zhì)和浮柵的疊層上方。
[0004]作為非易失性存儲(chǔ)器件的附加的部件的信息存儲(chǔ)器元件的存在導(dǎo)致非易失性存儲(chǔ)器件難以與邏輯器件集成。例如，非易失性存儲(chǔ)器件的包括隧穿電介質(zhì)、浮柵、控制柵極電介質(zhì)和控制柵電極的柵極疊層具有與邏輯器件的包括柵極電介質(zhì)和柵電極的柵極疊層不同的柵極高度。因此，在非易失性存儲(chǔ)器件中形成信息存儲(chǔ)器元件的需要不僅導(dǎo)致使用附加的處理步驟來(lái)形成信息存儲(chǔ)器元件，而且信息存儲(chǔ)器元件的存在也通過(guò)例如增加的半導(dǎo)體襯底上的結(jié)構(gòu)的高度變化而干擾了用于形成邏輯器件的隨后的處理步驟。

【發(fā)明內(nèi)容】

[0005]在襯底的第一絕緣體層的頂面上沉積半導(dǎo)體納米顆粒。在所述半導(dǎo)體納米顆粒和所述第一絕緣體層之上沉積第二絕緣體層。然后將半導(dǎo)體層接合到所述第二絕緣體層以提供包括掩埋絕緣體層的絕緣體上半導(dǎo)體襯底，所述掩埋絕緣體層包括所述第一和第二絕緣體層以及嵌入其中的半導(dǎo)體納米顆粒。在所述掩埋絕緣體層下方形成背柵電極，并且形成淺溝槽隔離結(jié)構(gòu)以隔離所述背柵電極。采用相同的處理步驟在存儲(chǔ)器件區(qū)域和邏輯器件區(qū)域中形成場(chǎng)效應(yīng)晶體管。嵌入的納米顆?？捎米鞣且资源鎯?chǔ)器件的電荷存儲(chǔ)器元件，其中在寫(xiě)入和擦除期間載流子隧穿通過(guò)所述第二絕緣體層而進(jìn)入或離開(kāi)所述半導(dǎo)體納米顆粒。
[0006]根據(jù)本公開(kāi)的一個(gè)方面，一種半導(dǎo)體結(jié)構(gòu)包括非易失性存儲(chǔ)器元件。所述非易失性存儲(chǔ)器元件包括場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管包括位于半導(dǎo)體層的一部分中的源極區(qū)、漏極區(qū)和體區(qū)。所述非易失性存儲(chǔ)器元件還包括位于所述半導(dǎo)體層下方的掩埋絕緣體層。此外，所述非易失性存儲(chǔ)器元件包括嵌入在所述掩埋絕緣體層中的半導(dǎo)體納米顆粒。
[0007]根據(jù)本公開(kāi)的另一方面，一種半導(dǎo)體結(jié)構(gòu)包括自下而上為處理襯底(handlesubstrate)、掩埋絕緣體層和頂部半導(dǎo)體層的疊層。所述掩埋絕緣體層包括位于所述掩埋絕緣體層的最上表面與所述掩埋絕緣體層的最下表面之間的平面上的嵌入的半導(dǎo)體納米顆粒。
[0008]根據(jù)本公開(kāi)的另一個(gè)方面，提供了一種形成半導(dǎo)體材料的方法。在位于處理襯底上的第一絕緣體層的表面上沉積半導(dǎo)體納米顆粒。在所述半導(dǎo)體納米顆粒之上沉積第二絕緣體層。將頂部半導(dǎo)體層接合到所述第二絕緣體層。形成了絕緣體上半導(dǎo)體襯底，該絕緣體上半導(dǎo)體襯底包括自下而上為所述處理襯底、掩埋絕緣體層和所述頂部半導(dǎo)體層的疊層，所述掩埋絕緣體層包括所述第一絕緣體層和所述第二絕緣體層。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0009]圖1是根據(jù)本公開(kāi)的第一實(shí)施例，在提供包括處理襯底和位于其上的第一絕緣體層的襯底之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0010]圖2是根據(jù)本公開(kāi)的第一實(shí)施例，在沉積半導(dǎo)體納米顆粒之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0011]圖3是根據(jù)本公開(kāi)的第一實(shí)施例，在沉積第二絕緣體層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0012]圖4是根據(jù)本公開(kāi)的第一實(shí)施例,在接合包括頂部半導(dǎo)體層和載體襯底(carriersubstrate)的襯底之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0013]圖5是根據(jù)本公開(kāi)的第一實(shí)施例，在將載體襯底從半導(dǎo)體層劈裂(cleaving)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0014]圖6是根據(jù)本公開(kāi)的第一實(shí)施例，在形成背柵層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0015]圖7是根據(jù)本公開(kāi)的第一實(shí)施例，在形成第一淺溝槽之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0016]圖8是根據(jù)本公開(kāi)的第一實(shí)施例，在形成第二淺溝槽之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0017]圖9是根據(jù)本公開(kāi)的第一實(shí)施例，在形成淺溝槽隔離結(jié)構(gòu)之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0018]圖10是根據(jù)本公開(kāi)的第一實(shí)施例，在形成柵極疊層之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0019]圖11是根據(jù)本公開(kāi)的第一實(shí)施例，在形成場(chǎng)效應(yīng)晶體管之后的第一示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0020]圖12是根據(jù)本公開(kāi)的第二實(shí)施例，在形成構(gòu)圖的(patterned)掩蔽層之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0021]圖13是根據(jù)本公開(kāi)的第二實(shí)施例，在沉積半導(dǎo)體納米顆粒之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0022]圖14是根據(jù)本公開(kāi)的第二實(shí)施例，在去除構(gòu)圖的掩蔽層之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0023]圖15是根據(jù)本公開(kāi)的第二實(shí)施例，在形成第二絕緣體層之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0024]圖16是根據(jù)本公開(kāi)的第二實(shí)施例，在接合包括半導(dǎo)體層和載體襯底的襯底之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
[0025]圖17是根據(jù)本公開(kāi)的第二實(shí)施例，在劈掉載體襯底之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。[0026]圖18是根據(jù)本公開(kāi)的第二實(shí)施例，在形成場(chǎng)效應(yīng)晶體管之后的第二示例性半導(dǎo)體結(jié)構(gòu)的垂直橫截視圖。
【具體實(shí)施方式】
[0027]如上所述，本公開(kāi)涉及采用半導(dǎo)體納米顆粒的非易失性存儲(chǔ)器件、包括嵌入在掩埋絕緣體層中的半導(dǎo)體納米顆粒的半導(dǎo)體襯底以及形成它們的方法，現(xiàn)在將結(jié)合附圖對(duì)其進(jìn)行詳細(xì)描述。注意在不同的實(shí)施例中相似的附圖標(biāo)記表示相似的元件。附圖不一定按比例繪制。
[0028]參考圖1，根據(jù)本公開(kāi)的第一實(shí)施例的第一示例性半導(dǎo)體結(jié)構(gòu)包括襯底，該襯底包括處理襯底10和位于其上的第一絕緣體層22。處理襯底10可以包括半導(dǎo)體材料、導(dǎo)電材料和/或電介質(zhì)材料。處理襯底10為第一絕緣體層22提供機(jī)械支撐。處理襯底10的厚度可以為30微米到2_，但也可以采用更小和更大的厚度。
[0029]在一個(gè)實(shí)施例中，處理襯底10包括半導(dǎo)體材料層，該半導(dǎo)體材料層在本文中稱(chēng)為底部半導(dǎo)體層12。底部半導(dǎo)體層12可以包括單晶半導(dǎo)體材料或多晶半導(dǎo)體材料。在一個(gè)實(shí)施例中，底部半導(dǎo)體層12包括單晶半導(dǎo)體材料。在一個(gè)實(shí)施例中，底部半導(dǎo)體層12包括
單晶硅。
[0030]第一絕緣體層22包括電介質(zhì)材料，該電介質(zhì)材料在本文中被稱(chēng)為第一電介質(zhì)材料。第一電介質(zhì)材料的非限制性例子包括氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物、電介質(zhì)金屬氧氮化物或其組合。第一絕緣體層22的厚度可以被選擇為使得跨過(guò)第一絕緣體層22不發(fā)生載流子(例如，電子或空穴)的量子隧穿。例如，第一絕緣體層22的厚度可以為大于5nm，但也可以采用更小和更大的厚度。在一個(gè)實(shí)施例中，第一絕緣體層22的厚度可以為5nm-300nm。在另一個(gè)實(shí)施例中，第一絕緣體層22的厚度可以為5nm_20nmo
[0031]在一個(gè)實(shí)施例中，可以通過(guò)例如化學(xué)氣相沉積或旋涂在處理襯底10的頂面上沉積電介質(zhì)材料，來(lái)形成第一絕緣體層22。在另一個(gè)實(shí)施例中，至少處理襯底10的頂部可以包括半導(dǎo)體材料，并且可以通過(guò)利用熱氧化、熱氮化、等離子體氧化、等離子體氮化或其組合將處理襯底10的頂部轉(zhuǎn)化成電介質(zhì)材料，來(lái)形成第一絕緣體層22。在非限制性實(shí)例中，處理襯底10可以包括硅，并且第一絕緣體層22可以包括通過(guò)氧化處理襯底10的頂部而形成的氧化硅。在又一個(gè)實(shí)施例中，可以通過(guò)將處理襯底10的頂部轉(zhuǎn)化成電介質(zhì)材料并結(jié)合在其上沉積另一電介質(zhì)材料，來(lái)形成第一絕緣體層22。在一個(gè)實(shí)施例中，第一絕緣體層的頂面可以是平面的，即位于一個(gè)水平面內(nèi)。
[0032]參考圖2，在第一絕緣體層22的頂面上沉積半導(dǎo)體納米顆粒24。本文中所使用的“半導(dǎo)體納米顆?！笔侵笝M向尺寸在Inm到IOnm之間的半導(dǎo)體材料的顆粒。半導(dǎo)體納米顆粒24可以包括諸如娃或鍺的元素半導(dǎo)體材料,或者可以包括諸如GaAs或InAs的化合物半導(dǎo)體材料。半導(dǎo)體納米顆粒24可以是基本上球形的，在這種情況下，每個(gè)半導(dǎo)體納米顆粒24的橫向尺寸可以是半導(dǎo)體納米顆粒24的直徑。半導(dǎo)體納米顆粒24可以是非球形的，在這種情況下，每個(gè)半導(dǎo)體納米顆粒24的橫向尺寸可以是半導(dǎo)體納米顆粒24的表面上的兩個(gè)點(diǎn)之間的最大距離。
[0033]例如可以通過(guò)物理氣相沉積(PVD)來(lái)沉積半導(dǎo)體納米顆粒24，其中將半導(dǎo)體材料的顆粒濺射到處理襯底10的頂面上。濺射條件和濺射靶的組成可以被選擇成使得從包含半導(dǎo)體材料的靶濺射的顆粒的大小(即，橫向尺寸)在Inm到IOnm的范圍內(nèi)。例如，如果半導(dǎo)體納米顆粒24是硅納米顆粒，則濺射靶可以包含非晶硅或微晶硅。
[0034]控制所濺射的半導(dǎo)體納米顆粒24的量，使得半導(dǎo)體納米顆粒24不在第一絕緣體層22的頂面上形成連續(xù)的層。在沉積半導(dǎo)體納米顆粒24期間濺射工藝的持續(xù)時(shí)間可以為
0.1秒到10秒，但也可以采用更短和更長(zhǎng)的時(shí)間間隔。如果第一絕緣體層22的頂面是平面的，則半導(dǎo)體納米顆粒24的最下表面可以是共面的，即位于相同的水平面內(nèi)。
[0035]參考圖3，在半導(dǎo)體納米顆粒24之上沉積第二電介質(zhì)材料，以形成第二絕緣體層
26。第二電介質(zhì)材料可以與第一絕緣體層22的第一電介質(zhì)材料相同或不同。第一電介質(zhì)材料的非限制性例子包括氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物、電介質(zhì)金屬氧氮化物或其組合。第二絕緣體層26的厚度t可以被選擇為使得可以穿過(guò)第二絕緣體層26發(fā)生載流子(例如，電子或空穴)的量子隧穿。例如，第二絕緣體層26的厚度可以為Inm到5nm，但也可以采用更小和更大的厚度。在一個(gè)實(shí)施例中，第二絕緣體層26的厚度可以為1.5nm_4nm。
[0036]在一個(gè)實(shí)施例中，可以通過(guò)例如化學(xué)氣相沉積或旋涂在半導(dǎo)體納米顆粒24的頂面上沉積電介質(zhì)材料，來(lái)形成第二絕緣體層26。半導(dǎo)體納米顆粒24與第二絕緣體層26間隔開(kāi)這樣的距離，載流子能夠通過(guò)量子隧穿而隧穿通過(guò)該距離。
[0037]第一絕緣體層22和第二絕緣體層26合稱(chēng)為掩埋絕緣體層20，這是因?yàn)殡S后在第一和第二絕緣體層(22、26)的組合上形成頂部半導(dǎo)體層(圖3中未示出)，并且第一和第二絕緣體層(22、26)的組合隨后被放置在處理襯底10與頂部半導(dǎo)體層之間。換言之，掩埋絕緣體層20包括最上表面與嵌入的半導(dǎo)體納米顆粒24的最下表面接觸的第一掩埋絕緣體層
22、以及覆蓋在嵌入的半導(dǎo)體納米顆粒24上的第二掩埋半導(dǎo)體層26。
[0038]在一個(gè)實(shí)施例中，嵌入的半導(dǎo)體納米顆粒24可以具有范圍為Inm到IOnm的橫向尺寸。嵌入的半導(dǎo)體納米顆粒24可以包括元素半導(dǎo)體材料或化合物半導(dǎo)體材料。例如，嵌入的半導(dǎo)體納米顆粒24可以是娃納米顆粒、鍺納米顆粒、GaAs納米顆?；蛉魏纹渌雽?dǎo)體材料的納米顆粒。嵌入的半導(dǎo)體納米顆粒24可以與掩埋絕緣體層20的最上表面垂直間隔開(kāi)Inm到5nm范圍內(nèi)的間隔(其與第二絕緣體層26的厚度相同)。嵌入的半導(dǎo)體納米顆粒24的最下表面可以是共面的。在一個(gè)實(shí)施例中，嵌入的半導(dǎo)體納米顆粒的最上表面可以因?yàn)榍度氲陌雽?dǎo)體納米顆粒24的尺寸的變化而不是共面的。
[0039]嵌入的半導(dǎo)體納米顆粒24可以作為不形成連續(xù)層的分立顆粒而嵌入在掩埋絕緣體層中。嵌入的半導(dǎo)體納米顆粒24在掩埋絕緣體層20的整個(gè)橫向范圍內(nèi)橫向延伸。
[0040]在一個(gè)實(shí)施例中，第一掩埋絕緣體層22和第二掩埋絕緣體層26中的每一者可以包括從氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物和電介質(zhì)金屬氧氮化物中獨(dú)立選擇的電介質(zhì)材料。在一個(gè)實(shí)施例中,第一掩埋絕緣體層22和第二掩埋絕緣體層26可以包括不同的電介質(zhì)材料。在另一個(gè)實(shí)施例中，第一掩埋絕緣體層22和第二掩埋絕緣體層26可以包括相同的電介質(zhì)材料。
[0041]參考圖4，將包含半導(dǎo)體材料層30L和載體襯底90的襯底99接合到掩埋絕緣體層
20。襯底99可以是包括氫注入層29的半導(dǎo)體襯底，所述氫注入層29可以如現(xiàn)有技術(shù)中已知的那樣通過(guò)從襯底99的表面以均勻的深度將氫原子注入到襯底99中來(lái)形成。半導(dǎo)體材料層30L位于氫注入層29的一側(cè)，并且載體襯底90位于氫注入層29的另一側(cè)。
[0042]襯底99被置于掩埋絕緣體層20上，使得半導(dǎo)體材料層30L的表面與第二絕緣體層26的表面接觸。采用現(xiàn)有技術(shù)中已知的任何接合方法將半導(dǎo)體材料層30L接合到第二絕緣體層26。例如，如果半導(dǎo)體材料層30L包括硅并且如果第二絕緣體層20包括氧化硅，則半導(dǎo)體材料層30L與第二絕緣體層26之間的接合可以通過(guò)采用現(xiàn)有技術(shù)中已知的用于接合硅和氧化硅的任何方法來(lái)進(jìn)行，所述的方法包括但不限于在升高的溫度下的退火以及表面激活。
[0043]參考圖5，例如通過(guò)低溫退火，例如在200°C到300°C之間，在氫注入層29處將載體襯底90從半導(dǎo)體材料層30L劈掉。提供了絕緣體上半導(dǎo)體(SOI)襯底，該襯底包括自下而上為處理襯底10、掩埋絕緣體層20和包含半導(dǎo)體材料層30L的頂部半導(dǎo)體層30的疊層。所述掩埋絕緣體層20包括位于掩埋絕緣體層20的最上表面與掩埋絕緣體層20的最下表面之間的平面上的嵌入的半導(dǎo)體納米顆粒24。
[0044]參考圖6，如果處理襯底10包括底部半導(dǎo)體層12，則可以將摻雜劑注入到底部半導(dǎo)體層12的上部中以形成背柵層14L。可以采用諸如構(gòu)圖的光致抗蝕劑層的構(gòu)圖的注入掩膜層(未示出)來(lái)將背柵層14L形成為存在于處理襯底10的一個(gè)區(qū)域中而不存在于處理襯底10的另一個(gè)區(qū)域中的構(gòu)圖的層。穿過(guò)半導(dǎo)體材料層30L和掩埋絕緣體層20將P型摻雜劑或η型摻雜劑注入到底部半導(dǎo)體層12的上部中。背柵層14L的厚度可以為50nm-1000nm,但也可以采用更小和更大的厚度。背柵層14L中的摻雜劑濃度可以為
1.0X 1019/cm3to3.0X 1021/cm3，但也可以采用更小或更大的摻雜劑濃度。
[0045]在一個(gè)實(shí)施例中，底部半導(dǎo)體層12可以包括本征半導(dǎo)體材料。在另一個(gè)實(shí)施例中，底部半導(dǎo)體層12可以具有第一導(dǎo)電類(lèi)型(即，P型或η型)的摻雜，并且背柵層14L可以具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的摻雜。例如，如果第一導(dǎo)電類(lèi)型是P型，則第二導(dǎo)電類(lèi)型是η型，反之亦然。
[0046]可以用P型摻雜劑或η型摻雜劑摻雜半導(dǎo)體材料層30Α的各部分以形成各半導(dǎo)體材料部分，所述各半導(dǎo)體材料部分可以包括具有一種導(dǎo)電類(lèi)型的摻雜的第一半導(dǎo)體材料部分30Α和具有相反的導(dǎo)電類(lèi)型的摻雜的第二半導(dǎo)體材料部分30Β。在一個(gè)實(shí)施例中，第一半導(dǎo)體材料部分30Α可以具有第一導(dǎo)電類(lèi)型的摻雜，且第二半導(dǎo)體材料部分30Β可以具有第二導(dǎo)電類(lèi)型的摻雜。在另一個(gè)實(shí)施例中，第一半導(dǎo)體材料部分30Α可以具有第二導(dǎo)電類(lèi)型的摻雜，且第二半導(dǎo)體材料部分30Β可以具有第一導(dǎo)電類(lèi)型的摻雜。
[0047]參考圖7，第一光致抗蝕劑層27可以被施加在頂部半導(dǎo)體層30之上并且在一圖形中被光刻構(gòu)圖。所述圖形可以包括覆蓋在待形成的相鄰半導(dǎo)體器件之間的區(qū)域上的至少一個(gè)開(kāi)口。在一個(gè)實(shí)施例中，所述圖形可以包括這樣的開(kāi)口:所述開(kāi)口覆蓋在隨后要在不覆蓋背柵層14L的區(qū)域中形成的半導(dǎo)體器件之間的邊界上。
[0048]通過(guò)蝕刻去除位于第一光致抗蝕劑層27的所述開(kāi)口下方的頂部半導(dǎo)體層30的部分，所述蝕刻可以是諸如反應(yīng)離子蝕刻的各向異性蝕刻或諸如濕法蝕刻的各向同性蝕刻。第一光致抗蝕劑層27用作蝕刻期間的蝕刻掩膜。通過(guò)該蝕刻形成第一淺溝槽15。第一淺溝槽從頂部半導(dǎo)體層30的頂面至少延伸到頂部半導(dǎo)體層30的底面。隨后例如通過(guò)灰化去除第一光致抗蝕劑層27。
[0049]參考圖8，第二光致抗蝕劑層37可以被施加在頂部半導(dǎo)體層30之上并且在一圖形中被光刻構(gòu)圖。所述圖形可以包括覆蓋在待形成的相鄰半導(dǎo)體器件之間的區(qū)域上的至少一個(gè)開(kāi)口。在一個(gè)實(shí)施例中，所述圖形可以包括這樣的開(kāi)口:所述開(kāi)口覆蓋在隨后要在覆蓋背柵層14L的區(qū)域中形成的半導(dǎo)體器件之間的邊界上。
[0050]通過(guò)采用第二光致抗蝕劑層37作為掩模的蝕刻，蝕刻頂部半導(dǎo)體層30、掩埋絕緣體層20、背柵層14、以及位于背柵層14下方的底部半導(dǎo)體層12的上部的材料。該蝕刻可以是諸如反應(yīng)離子蝕刻的各向異性蝕刻。通過(guò)該蝕刻形成第二淺溝槽17。第二淺溝槽17從頂部半導(dǎo)體層30的頂面延伸到背柵層14的底面下方的深度。隨后例如通過(guò)灰化去除第二光致抗蝕劑層37。
[0051]在一個(gè)實(shí)施例中，可以省略圖7的處理步驟，并且可以采用圖8的處理步驟來(lái)在第一淺溝槽15和第二淺溝槽17的區(qū)域中形成淺溝槽。在該實(shí)施例中，所有淺溝槽可以延伸到背柵層14L的底面平面下方。
[0052]背柵層14L可以被分成由第二淺溝槽17橫向(laterally)包圍的多個(gè)分開(kāi)的(disjoined)部分。在形成第二淺溝槽17之后的背柵層14的每個(gè)分開(kāi)的部分在本文中被稱(chēng)為背柵電極14，該背柵電極14隨后用于從掩埋絕緣體層20下方電偏置諸如場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件。每個(gè)背柵電極14嵌入在處理襯底10中并且位于頂部半導(dǎo)體層30的一部分下方。
[0053]第一半導(dǎo)體材料部分30A可以被分成多個(gè)分開(kāi)的半導(dǎo)體材料部分。覆蓋在背柵電極14上的第一半導(dǎo)體材料部分30A的部分隨后可以被用來(lái)形成非易失性存儲(chǔ)器件，并且在本文中被稱(chēng)為存儲(chǔ)器件半導(dǎo)體材料部分31M，即，用于存儲(chǔ)器件的半導(dǎo)體材料部分。
[0054]參考圖9，可以通過(guò)用至少一種電介質(zhì)材料填充第一淺溝槽15和第二淺溝槽17來(lái)形成各淺溝槽隔離結(jié)構(gòu)。該電介質(zhì)材料可以包括氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物、或其組合。例如可以通過(guò)化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、旋涂或其組合,沉積該電介質(zhì)材料。例如通過(guò)凹陷蝕刻(recess etch)、化學(xué)機(jī)械拋光(CMP)或其組合，去除沉積在頂部半導(dǎo)體層30的頂面之上的過(guò)量電介質(zhì)材料。填充第一溝槽15的電介質(zhì)材料構(gòu)成第一淺溝槽隔離結(jié)構(gòu)16，并且填充第二溝槽17的電介質(zhì)材料構(gòu)成第二淺溝槽隔離結(jié)構(gòu)18。每個(gè)淺溝槽隔離結(jié)構(gòu)(16、18)可以橫向包圍第一半導(dǎo)體材料部分31A、第二半導(dǎo)體材料部分3IB和存儲(chǔ)器件半導(dǎo)體材料部分3IM之一。
[0055]參考圖10，可以采用現(xiàn)有技術(shù)中已知的方法在各半導(dǎo)體材料部分(31A、31B、31M)之上形成各種柵極疊層?？梢栽诘谝缓偷诙雽?dǎo)體材料部分(31A、31B)之上形成邏輯型柵極疊層，并且可以在存儲(chǔ)器件半導(dǎo)體材料部分31M之上形成存儲(chǔ)器型柵極疊層。每個(gè)邏輯型柵極疊層可以包括邏輯型柵極電介質(zhì)50A和邏輯型柵電極52A。每個(gè)存儲(chǔ)器型柵極疊層可以包括存儲(chǔ)器型柵極電介質(zhì)50M和存儲(chǔ)器型柵電極52M。
[0056]邏輯型柵極電介質(zhì)50A和存儲(chǔ)器型柵極電介質(zhì)50M中的每一者可以包括現(xiàn)有技術(shù)中已知的任何柵極電介質(zhì)材料，所述柵極電介質(zhì)材料包括但不限于:氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物、電介質(zhì)金屬氧氮化物或其組合。邏輯型柵極電介質(zhì)50A和存儲(chǔ)器型柵極電介質(zhì)50M可以包括或可以不包括相同的電介質(zhì)材料。
[0057]在一個(gè)實(shí)施例中，邏輯型柵電極52A和存儲(chǔ)器型柵電極52M可以具有相同的厚度。例如，可以通過(guò)沉積柵電極材料層(其可以包括至少一種金屬材料和/或至少一種半導(dǎo)體材料)并且通過(guò)對(duì)柵電極材料層進(jìn)行構(gòu)圖和可選的摻雜劑注入，來(lái)形成邏輯型柵電極52A和存儲(chǔ)器型柵電極52M。在這種情況下，邏輯型柵電極52A和存儲(chǔ)器型柵電極52M可以具有相同的高度。邏輯型柵電極52A和存儲(chǔ)器型柵電極52M的組成可以是相同的，或者不同之處僅在于電摻雜劑(即P型摻雜劑和η型摻雜劑)的濃度。
[0058]如果邏輯型柵電極52Α和存儲(chǔ)器型柵電極52Μ具有相同的厚度，并且邏輯型柵極疊層(50Α、52Α)的高度和存儲(chǔ)器型柵極疊層(50Μ、52Μ)的高度可以基本相同，即，不同之處僅在于邏輯型柵極電介質(zhì)50Α的厚度和存儲(chǔ)器型柵極電介質(zhì)50Μ的厚度之間的差異。在這種情況下，可以最小化各種柵極疊層(50Α、52Α、50Μ、52Μ)的高度變化，這可以增加隨后的處理步驟中的光刻工藝窗口，并且減小隨后要平面化的表面的表面形貌變化(例如，隨后要在各種柵極疊層(50Α、52Α、50Μ、52Μ)之上沉積的接觸層級(jí)(level)電介質(zhì)材料層的表面)。
[0059]參考圖11，隨后可以形成各種源極區(qū)、漏極區(qū)和柵極隔離物(spacer) 56。本文中使用的“源極區(qū)”包括現(xiàn)有技術(shù)中已知的源極延伸區(qū)和/或升高的源極區(qū)，并且“漏極區(qū)”包括現(xiàn)有技術(shù)中已知的漏極延伸區(qū)和/或升高的漏極區(qū)。由此形成各種場(chǎng)效應(yīng)晶體管。
[0060]各種場(chǎng)效應(yīng)晶體管可以包括第一邏輯場(chǎng)效應(yīng)晶體管，該第一邏輯場(chǎng)效應(yīng)晶體管包括體區(qū)(本文中稱(chēng)為第一體區(qū)32A)、源極區(qū)(本文中稱(chēng)為第一源極區(qū)34A)、漏極區(qū)(本文中稱(chēng)為第一漏極區(qū)36A)、覆蓋在第一體區(qū)32A上的邏輯型柵極電介質(zhì)50A和覆蓋在第一體區(qū)32A上的邏輯型柵電極52A。各種場(chǎng)效應(yīng)晶體管還可以包括第二邏輯場(chǎng)效應(yīng)晶體管，該第二邏輯場(chǎng)效應(yīng)晶體管包括體區(qū)(本文中稱(chēng)為第二體區(qū)32B)、源極區(qū)(本文中稱(chēng)為第二源極區(qū)34B)、漏極區(qū)(本文中稱(chēng)為第二漏極區(qū)36B)、覆蓋在第二體區(qū)32B上的邏輯型柵極電介質(zhì)50A和覆蓋在第二體區(qū)32B上的邏輯型柵電極52A。此外，各種場(chǎng)效應(yīng)晶體管可以包括非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管，該非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管中的每一個(gè)包括體區(qū)(本文中稱(chēng)為存儲(chǔ)器體區(qū)32M)、源極區(qū)(本文中稱(chēng)為存儲(chǔ)器源極區(qū)34M)、漏極區(qū)(本文中稱(chēng)為存儲(chǔ)器漏極區(qū)36M)、覆蓋在存儲(chǔ)器體區(qū)32M上的存儲(chǔ)器型柵極電介質(zhì)50M和覆蓋在存儲(chǔ)器體區(qū)32M上的存儲(chǔ)器型柵電極52M。
[0061]在一個(gè)實(shí)施例中，第一和第二邏輯場(chǎng)效應(yīng)晶體管之一可以是P型場(chǎng)效應(yīng)晶體管，并且第一和第二邏輯場(chǎng)效應(yīng)晶體管中的另一個(gè)可以是η型場(chǎng)效應(yīng)晶體管?？梢孕纬啥鄠€(gè)第一邏輯場(chǎng)效應(yīng)晶體管和/或多個(gè)第二邏輯場(chǎng)效應(yīng)晶體管，以提供互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯電路。
[0062]半導(dǎo)體納米顆粒24存在于每個(gè)非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的存儲(chǔ)器體區(qū)32M下方。在一個(gè)實(shí)施例中，所述非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管可以是完全耗盡器件，即，其中存儲(chǔ)器源極區(qū)34M和存儲(chǔ)器漏極區(qū)36M與掩埋絕緣體層20接觸的器件。如上所討論的，第二絕緣體層26具有使得載流子能夠通過(guò)量子隧穿而隧穿通過(guò)第二絕緣體層26的厚度。因此，半導(dǎo)體納米顆粒24與頂部半導(dǎo)體層30間隔開(kāi)這樣的距離，載流子能夠通過(guò)量子隧穿而隧穿通過(guò)該距離。
[0063]所述非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管能夠以這樣的偏置條件被操作:該偏置條件引起載流子向掩埋絕緣體層20中的注入并且引起載流子隧穿通過(guò)第二絕緣體層并進(jìn)入半導(dǎo)體納米顆粒24。在這種情況下，半導(dǎo)體納米顆粒24可以存儲(chǔ)載流子(B卩，電子或空穴)，并且以正電壓或負(fù)電壓被充電。在通過(guò)量子隧穿被注入有載流子的半導(dǎo)體納米顆粒24處存在的正電壓或負(fù)電壓使非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的閾值電壓改變。通過(guò)測(cè)量非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的閾值電壓，可以確定非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管下方的半導(dǎo)體納米顆粒24的充電狀態(tài)。因此，半導(dǎo)體納米顆粒24用作非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的位信息存儲(chǔ)器元件。
[0064]可以采用現(xiàn)有技術(shù)中已知的方法為在每個(gè)非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的存儲(chǔ)器體區(qū)32B下方存在的背柵電極14設(shè)置適當(dāng)?shù)碾娊佑|，并且對(duì)所述背柵電極14電偏置以通過(guò)量子隧穿將存儲(chǔ)在位于上方的半導(dǎo)體納米顆粒24中的電荷排斥到半導(dǎo)體納米顆粒24上方的存儲(chǔ)器體區(qū)32B中。因此，背柵電極14可以用于“擦除”存儲(chǔ)在半導(dǎo)體納米顆粒24中的信息，即，通過(guò)使電荷量子隧穿到上方的存儲(chǔ)器基底區(qū)域32M中來(lái)去除電荷。
[0065]在一個(gè)實(shí)施例中，半導(dǎo)體納米顆粒24存在于頂部半導(dǎo)體層30的包括第一和第二場(chǎng)效應(yīng)晶體管的源極區(qū)(34A、34B)、漏極區(qū)(36A、36B)和體區(qū)(32A、32B)的部分下方。在一個(gè)實(shí)施例中，非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管以及第一和第二場(chǎng)效應(yīng)晶體管可以具有有著相同厚度并且包括相同材料的柵極疊層。各種淺溝槽隔離結(jié)構(gòu)(16、28)可以橫向包圍各種場(chǎng)效應(yīng)晶體管的源極區(qū)、漏極區(qū)、體區(qū)。
[0066]在一些結(jié)構(gòu)中，半導(dǎo)體納米顆粒24可以不在整個(gè)掩埋絕緣體層20中延伸，而是可以?xún)H存在于非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的區(qū)域中。參考圖12，通過(guò)在第一絕緣體層22的頂面的第一部分之上形成構(gòu)圖的掩蔽層17，可以從圖1的第一示例性結(jié)構(gòu)得到根據(jù)本公開(kāi)的第二實(shí)施例的第二示例性半導(dǎo)體結(jié)構(gòu)。第一絕緣體層22的第二部分(其是第一部分的補(bǔ)足部分(complement)未被構(gòu)圖的掩蔽層17覆蓋。
[0067]在一個(gè)實(shí)施例中，該構(gòu)圖的掩蔽層17可以是構(gòu)圖的光致抗蝕劑層。該構(gòu)圖的光致抗蝕劑層的厚度可以為30nm-1000nm，但也可以采用更小和更大的厚度。
[0068]在另一實(shí)施例中，構(gòu)圖的掩蔽層17可以是構(gòu)圖的硬掩膜層，該硬掩膜層包括可以相對(duì)于第一絕緣體層22的電介質(zhì)材料和半導(dǎo)體納米顆粒24的半導(dǎo)體材料而被選擇性地去除的材料。在一個(gè)實(shí)施例中，構(gòu)圖的掩蔽層17可以包括不同于第一絕緣體層22的電介質(zhì)材料的電介質(zhì)材料。例如，第一絕緣體層22可以包括氧化硅，并且構(gòu)圖的硬掩膜層17可以包括氮化硅。該構(gòu)圖的硬掩膜層的厚度可以為Inm-lOOnm，但也可以采用更小和更大的厚度。
[0069]參考圖13，可以執(zhí)行圖2的處理步驟以沉積半導(dǎo)體納米顆粒24。半導(dǎo)體納米顆粒直接沉積在第一絕緣體層22的第二部分上以及構(gòu)圖的掩蔽層17的頂面上。沉積在構(gòu)圖的掩蔽層17的頂面上的半導(dǎo)體納米顆粒與第一絕緣體層22垂直間隔開(kāi)構(gòu)圖的掩蔽層17的厚度。
[0070]參考圖14，相對(duì)于第一絕緣體層22和半導(dǎo)體納米顆粒24選擇性地去除構(gòu)圖的掩蔽層17。在一個(gè)實(shí)施例中，構(gòu)圖的掩蔽層17可以與位于其上半導(dǎo)體納米顆粒24 —起被剝離。在另一實(shí)施例中，可以以使半導(dǎo)體納米顆粒24不落在第一絕緣體層22上的取向(例如通過(guò)上下顛倒地或者斜向一邊地保持處理襯底10)將構(gòu)圖的掩蔽層17溶解在不腐蝕半導(dǎo)體納米顆粒24的溶液中。
[0071]參考圖15，可以執(zhí)行圖3的處理步驟以沉積第二絕緣體層26。掩埋絕緣體層20將半導(dǎo)體納米顆粒24嵌入在其第一部分20A中，而不將任何半導(dǎo)體納米顆粒嵌入在其第二部分20B中。
[0072]參考圖16，可以執(zhí)行圖4的處理步驟以將包括半導(dǎo)體材料層30L和載體襯底90的襯底99接合到第二絕緣體層26。[0073]參考圖17，可以執(zhí)行圖5的處理步驟以提供包括處理襯底10、掩埋絕緣體層20和頂部半導(dǎo)體層30的SOI襯底。將載體襯底90從半導(dǎo)體材料層30L劈掉。半導(dǎo)體納米顆粒24嵌入在掩埋絕緣體層20的第一部分中，該第一部分與掩埋絕緣體層20的不包含任何嵌入的半導(dǎo)體納米顆粒的第二部分橫向間隔開(kāi)。
[0074]參考圖18，例如可以通過(guò)執(zhí)行圖6、7、8、9、10和11的處理步驟，形成場(chǎng)效應(yīng)晶體
管。半導(dǎo)體納米顆粒不存在于第一和第二場(chǎng)效應(yīng)晶體管下方，而半導(dǎo)體納米顆粒24存在于非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管下方并且用作非易失性存儲(chǔ)器場(chǎng)效應(yīng)晶體管的位信息存儲(chǔ)器元件。
[0075]盡管關(guān)于本公開(kāi)的優(yōu)選實(shí)施例特別地示出和描述了本公開(kāi)，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本公開(kāi)的精神和范圍的情況下可以做出前述和其它形式和細(xì)節(jié)上的變化。因此本公開(kāi)旨在不限于所描述和示出的確切形式和細(xì)節(jié)，而是落入所附權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)，其包括非易失性存儲(chǔ)器元件，所述非易失性存儲(chǔ)器元件包括: 場(chǎng)效應(yīng)晶體管，其包括位于半導(dǎo)體層的一部分中的源極區(qū)、漏極區(qū)和體區(qū)； 位于所述半導(dǎo)體層下方的掩埋絕緣體層；以及 在所述掩埋絕緣體層中嵌入的半導(dǎo)體納米顆粒。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體納米顆粒與所述半導(dǎo)體層間隔開(kāi)這樣的距離，載流子通過(guò)量子隧穿而隧穿通過(guò)該距離。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述掩埋絕緣體層包括: 第一掩埋絕緣體層，其具有與所述嵌入的半導(dǎo)體納米顆粒的最下表面接觸的最上表面；以及 位于所述嵌入的半導(dǎo)體納米顆粒上方的第二掩埋絕緣體層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一掩埋絕緣體層和所述第二掩埋絕緣體層包括不同的電介質(zhì)材料。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括橫向包圍所述源極區(qū)、所述漏極區(qū)、所述體區(qū)并且在所述掩埋絕緣體層的最下表面下方延伸的淺溝槽隔離結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括位于所述掩埋絕緣體層下方的處理襯底，其中背柵電極嵌入在所述處理襯底中并且位于所述體區(qū)下方。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括另一場(chǎng)效應(yīng)晶體管，該另一場(chǎng)效應(yīng)晶體管包括位于所 述半導(dǎo)體層的另一部分中的另一源極區(qū)、另一漏極區(qū)和另一體區(qū)，其中在所述半導(dǎo)體層的所述另一部分下方不存在半導(dǎo)體納米顆粒。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中所述場(chǎng)效應(yīng)晶體管和所述另一場(chǎng)效應(yīng)晶體管具有有著相同厚度并且包含相同材料的柵極疊層。
9.一種半導(dǎo)體結(jié)構(gòu)，其包含自下而上為處理襯底、掩埋絕緣體層和頂部半導(dǎo)體層的疊層，其中所述掩埋絕緣體層包括位于所述掩埋絕緣體層的最上表面與所述掩埋絕緣體層的最下表面之間的平面上的嵌入的半導(dǎo)體納米顆粒。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒具有范圍為Inm到IOnm的橫向尺寸。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒包括元素半導(dǎo)體材料或化合物半導(dǎo)體材料。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒與所述掩埋絕緣體層的所述最上表面垂直間隔開(kāi)范圍為Inm到5nm的間距。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒的最下表面是共面的。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述掩埋絕緣體層包括: 第一掩埋絕緣體層，其具有與所述嵌入的半導(dǎo)體納米顆粒的最下表面接觸的最上表面；以及 位于所述嵌入的半導(dǎo)體納米顆粒上方的第二掩埋絕緣體層。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一掩埋絕緣體層和所述第二掩埋絕緣體層包括不同的電介質(zhì)材料。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一掩埋絕緣體層和所述第二掩埋絕緣體層中的每一者包括從氧化硅、氮化硅、氧氮化硅、電介質(zhì)金屬氧化物、電介質(zhì)金屬氮化物和電介質(zhì)金屬氧氮化物中獨(dú)立選擇的電介質(zhì)材料。
17.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒在所述掩埋絕緣體層的整個(gè)橫向范圍內(nèi)橫向延伸。
18.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述嵌入的半導(dǎo)體納米顆粒嵌入在所述掩埋絕緣體層的第一部分中，該第一部分與所述掩埋絕緣體層的不包含任何嵌入的半導(dǎo)體納米顆粒的第二部分橫向間隔開(kāi)。
19.一種形成半導(dǎo)體材料的方法，包括: 在位于處理襯底上的第一絕緣體層的表面上沉積半導(dǎo)體納米顆粒； 在所述半導(dǎo)體納米顆粒之上沉積第二絕緣體層；以及 將頂部半導(dǎo)體層接合到所述第二絕緣體層，其中形成了絕緣體上半導(dǎo)體(SOI)襯底，該襯底包括自下而上為所述處理襯底、掩埋絕緣體層和所述頂部半導(dǎo)體層的疊層，所述掩埋絕緣體層包括所述第一絕緣體層和所述第二絕緣體層。
20.根據(jù)權(quán)利要求19所述的方法，其中所述半導(dǎo)體納米顆粒作為不形成連續(xù)層的分立顆粒而嵌入在所述掩埋絕緣體層中。
21.根據(jù)權(quán)利要求19所述的方法，其中所述嵌入的半導(dǎo)體納米顆粒在所述掩埋絕緣體層的整個(gè)橫向范圍內(nèi)橫向延伸。
22.根據(jù)權(quán)利要求19所述的方法，還包括: 在所述第一絕緣體層的第一部分之上形成構(gòu)圖的掩蔽層，其中所述第一絕緣體層的第二部分不被所述構(gòu)圖的掩蔽層覆蓋，其中在所述半導(dǎo)體納米顆粒的所述沉積之后，所述半導(dǎo)體納米顆粒通過(guò)所述構(gòu)圖的掩蔽層而與所述第一絕緣體層的所述第二部分間隔開(kāi)；以及 在所述第二絕緣體層的所述沉積之前去除所述構(gòu)圖的掩蔽層。
23.根據(jù)權(quán)利要求19所述的方法，還包括:在所述掩埋絕緣體層之上形成場(chǎng)效應(yīng)晶體管，其中所述場(chǎng)效應(yīng)晶體管的源極區(qū)、漏極區(qū)和體區(qū)形成在嵌入所述半導(dǎo)體納米顆粒的所述掩埋絕緣體層的區(qū)域之上。
24.根據(jù)權(quán)利要求23所述的方法，其中所述第二絕緣體層具有使得載流子能夠通過(guò)量子隧穿而隧穿通過(guò)所述第二絕緣體層的厚度。
25.根據(jù)權(quán)利要求23所述的方法，還包括:在處理襯底中形成背柵電極，其中所述背柵電極位于所述體區(qū)下方。
【文檔編號(hào)】H01L29/06GK103715199SQ201310456100
【公開(kāi)日】2014年4月9日 申請(qǐng)日期:2013年9月29日 優(yōu)先權(quán)日:2012年10月2日
【發(fā)明者】程慷果, R·H·德納爾德, H·杰加納森, A·卡基菲魯茲, T·H·寧, G·G·沙希迪 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司