一種esd保護(hù)器件及適用于電池管理芯片的esd電路的制作方法
【專利摘要】本發(fā)明涉及ESD【技術(shù)領(lǐng)域】，公開(kāi)了一種ESD保護(hù)器件及適用于電池管理芯片的ESD電路。其中，ESD保護(hù)器件包括：襯底、埋入層、高壓N阱區(qū)、高壓P阱區(qū)、低壓P阱區(qū)及低壓NMOS管；埋入層在襯底上；高壓P阱區(qū)在埋入層上；低壓P阱區(qū)在高壓P阱區(qū)上；低壓NMOS管在低壓P阱區(qū)內(nèi)；高壓N阱區(qū)在高壓P阱區(qū)的外部，并與埋入層接觸；低壓NMOS管的柵極與源極連接，并連接到高壓P阱區(qū)上作為保護(hù)器件的正極；低壓NMOS管的漏極與高壓N阱區(qū)連接，作為保護(hù)器件的負(fù)極。本發(fā)明中的ESD保護(hù)器件的兩端均可以接高電平，ESD電路中的ESD保護(hù)器件一一對(duì)應(yīng)地與電池的兩端連接，實(shí)現(xiàn)了對(duì)電池管理芯片的ESD保護(hù)。
【專利說(shuō)明】—種ESD保護(hù)器件及適用于電池管理芯片的ESD電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及ESD【技術(shù)領(lǐng)域】，主要適用于ESD保護(hù)器件及適用于電池管理芯片的ESD電路。
【背景技術(shù)】
[0002]靜電放電(Electrostatic Discharge,ESD)是造成芯片損壞的重要因素之一。靜電放電的產(chǎn)生，大多由人為原因引起，但是又很難避免。芯片在制造、生產(chǎn)、測(cè)試、存放及搬運(yùn)的過(guò)程中，靜電會(huì)積累在人體、儀器及存放設(shè)備中，甚至芯片本身也會(huì)積聚靜電。而人們?cè)诓恢榈那闆r下，使這些物體相互接觸，形成了放電路徑，使芯片遭受過(guò)度電應(yīng)力
[0003](Electrical Overstress, EOS)而損壞。為了避免芯片因靜電放電而損壞,必須在芯片內(nèi)增加ESD電路，為靜電電荷的瀉放提供低阻通路。
[0004]ESD電路的設(shè)計(jì)需要考慮較多的因素?；疽笫悄軌蛱峁┯行У碾姾蔀a放通路，而且不能影響電路的正常工作。此外，還要考慮電路的面積、是否需要增加工藝mask層、速度敏感引腳的延時(shí)問(wèn)題以及l(fā)atch up等因素。
[0005]參見(jiàn)圖1，現(xiàn)有的模擬信號(hào)引腳ESD電路的輸入引腳(Input pad)包括柵極與源極相連的ESDpmosl、ESDnmosl和電阻R。輸出引腳(Output pad)包括柵極與源極相連的ESDpmos2、ESDnmos2。連接在 VDD rail 和 GND rail 之間的 Power clamp 電路會(huì)在發(fā)生 ESD時(shí)，導(dǎo)通大量電流，并且維持VDD rail和GND rail之間的電壓在器件能承受的最大電壓值以內(nèi)。如果在Input pad和Output pad之間發(fā)生靜電放電，電流的灣放路徑如圖1箭頭方向所示，Input pad流入電流，ESDpmosl的寄生二極管正向?qū)?表現(xiàn)低阻特性。R通常選用IK電阻，因此電流并不會(huì)流入內(nèi)部電路，電流沿VDD rail流入Power clamp電路,最終經(jīng)過(guò)ESDnmos2的寄生二極管從Outputpad流出。
[0006]一顆電池管理芯片通常需要管理多節(jié)電池，芯片引腳與電池的連接如圖2所示，串聯(lián)電池的最高電壓作為芯片的供電VH，串聯(lián)電池的最低電壓作為芯片的地。由于要檢測(cè)每節(jié)電池的電壓，因此每節(jié)電池的正負(fù)極均與芯片引腳相連。按照一節(jié)電池3V壓降計(jì)算，以引腳Ch2為例，如果Ch2引腳下面有6節(jié)電池，電壓就是18V，向下與之相鄰的引腳的電壓為15V，而由于現(xiàn)有的高壓ESD器件通常有一個(gè)引腳耐受高壓；另一個(gè)引腳接地，不能耐受高壓，因此需要設(shè)計(jì)一種任意兩端都能夠耐受高壓的ESD保護(hù)器件。另外，當(dāng)發(fā)生靜電放電時(shí)，任意相鄰兩電池引腳之間的壓差不能超過(guò)芯片內(nèi)部電路、器件所能承受的電壓。
[0007]綜上所述，需要設(shè)計(jì)一種適用于電池管理芯片的ESD結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0008]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種ESD保護(hù)器件及適用于電池管理芯片的ESD電路，它能夠?qū)﹄姵毓芾硇酒M(jìn)行ESD保護(hù)。
[0009]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種ESD保護(hù)器件，包括:襯底、埋入層、高壓N阱區(qū)、高壓P阱區(qū)、低壓P阱區(qū)及低壓NMOS管；所述埋入層在所述襯底上；所述高壓P阱區(qū)在所述埋入層上；所述低壓P阱區(qū)在所述高壓P阱區(qū)上；所述低壓NMOS管在所述低壓P阱區(qū)內(nèi)；所述高壓N阱區(qū)在所述高壓P阱區(qū)的外部，并與所述埋入層接觸；所述低壓NMOS管的柵極與源極連接，并連接到所述高壓P阱區(qū)上作為保護(hù)器件的正極；所述低壓NMOS管的漏極與所述高壓N阱區(qū)連接，作為保護(hù)器件的負(fù)極。
[0010]本發(fā)明還提供了一種適用于電池管理芯片的ESD電路，包括:至少一個(gè)如權(quán)利要求I所述的ESD保護(hù)器件；ESD保護(hù)器件的正極各自分別與待檢測(cè)的電池的負(fù)極連接；ESD保護(hù)器件的負(fù)極各自分別與所述待檢測(cè)的電池的正極連接；所述各ESD保護(hù)器件相互串聯(lián)，組成串聯(lián)電路；所述串聯(lián)電路的一端與電池管理芯片的電源引腳連接；所述串聯(lián)電路的另一端接地，并與所述電池管理芯片連接。
[0011]進(jìn)一步地，還包括:第一二極管和第二二極管；所述待檢測(cè)的電池的正極與所述電池管理芯片的第一電源引腳和檢測(cè)引腳連接；所述第一二極管和所述第二二極管正反并聯(lián)在所述第一電源引腳和所述檢測(cè)引腳之間。
[0012]進(jìn)一步地,還包括:第一 pmos管、第二 pmos管、第一 nmos管及第二 nmos管；所述第一 pmos管的柵極和源極相連，并與所述電池管理芯片的第一電源引腳連接，第一 pmos管的漏極與所述電池管理芯片的第二電源引腳連接；所述第一 nmos管的柵極與源極連接，并接地；所述第一 nmos管的漏極與所述電池管理芯片的第二電源引腳連接；所述第二 pmos管的柵極和源極連接，并與所述電池管理芯片的第二電源引腳連接，第二 pmos管的漏極與所述電池管理芯片的低壓信號(hào)引腳連接；所述第二 nmos管的柵極與源極連接，并接地，第
二nmos管的漏極與所述電池管理芯片的低壓信號(hào)引腳連接。
[0013]本發(fā)明的有益效果在于:
[0014]本發(fā)明提供的ESD保護(hù)器件及適用于電池管理芯片的ESD電路，將ESD保護(hù)器件的N阱區(qū)接高電平，并且將ESD電路中的ESD保護(hù)器件一一對(duì)應(yīng)地與電池的兩端連接。當(dāng)芯片正常工作時(shí)，ESD保護(hù)器件的正負(fù)端以地為參考電壓均可達(dá)到幾十伏高壓；當(dāng)發(fā)生靜電放電時(shí)，ESD保護(hù)器件的任意相鄰兩端口之間的壓差不會(huì)超過(guò)芯片內(nèi)部電路、器件所能承受的電壓，實(shí)現(xiàn)了對(duì)電池管理芯片的ESD保護(hù)。
【專利附圖】

【附圖說(shuō)明】
[0015]圖1為現(xiàn)有的ESD電路的電路圖；
[0016]圖2為電池管理芯片和電池的連接示意圖；
[0017]圖3為本發(fā)明實(shí)施例提供的ESD保護(hù)器件的結(jié)構(gòu)剖面圖；
[0018]圖4為由本發(fā)明實(shí)施例提供的ESD保護(hù)器件寄生出的NPN管的結(jié)構(gòu)示意圖；
[0019]圖5為本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路的電路圖；
[0020]圖6為通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與VH電源之間的正負(fù)脈沖測(cè)試時(shí)，瀉放電流的路徑圖；
[0021 ] 圖7為通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與5V電源之間的正負(fù)脈沖測(cè)試時(shí)，瀉放電流的路徑圖；
[0022]圖8為通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與地之間的正負(fù)脈沖測(cè)試時(shí)，瀉放電流的路徑圖；
[0023]圖9為通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與低壓信號(hào)引腳Bn之間的正負(fù)脈沖測(cè)試時(shí)，瀉放電流的路徑圖；
[0024]圖10為通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳相互之間的正負(fù)脈沖測(cè)試時(shí)，瀉放電流的路徑圖。
【具體實(shí)施方式】
[0025]為進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的ESD保護(hù)器件及適用于電池管理芯片的ESD電路的【具體實(shí)施方式】及工作原理進(jìn)行詳細(xì)說(shuō)明。
[0026]參見(jiàn)圖3，本發(fā)明實(shí)施例提供的ESD保護(hù)器件，包括:P型襯底(Psub)、N型埋入層(BN)、高壓N阱區(qū)(HVnwell)、高壓P阱區(qū)(HVpwell)、低壓P阱區(qū)(pwell)及低壓ESD NMOS管；N型埋入層在P型襯底上；高壓P阱區(qū)在N型埋入層上；低壓P阱區(qū)在高壓P阱區(qū)上；低壓ESD NMOS管在低壓P阱區(qū)內(nèi)；高壓N阱區(qū)在高壓P阱區(qū)的外部，并與N型埋入層接觸；高壓N阱區(qū)和N型埋入層把P型襯底與高壓P阱區(qū)完全隔離。低壓P阱區(qū)中的低壓ESD NMOS管的柵極(Gate)與源極(Source)連接，并連接到高壓P阱區(qū)上作為保護(hù)器件的正極；低壓P阱區(qū)中的低壓ESD NMOS管的漏極(drain)與高壓N阱區(qū)連接，作為保護(hù)器件的負(fù)極。在本實(shí)施例中，高壓N阱區(qū)接23V的高電平，高壓P阱區(qū)和低壓P阱區(qū)接20V的電平。
[0027]當(dāng)ESD保護(hù)器件正向?qū)〞r(shí)，僅有幾百毫伏的壓降(壓降值取決于器件的制作工藝，如材料、摻雜濃度、層次結(jié)構(gòu)等)；當(dāng)ESD保護(hù)器件反向?qū)〞r(shí)，ESD保護(hù)器件兩端的電壓一般低于芯片內(nèi)部電路、器件所能承受的電壓(電壓值取決于器件的制作工藝，如材料、摻雜濃度、層次結(jié)構(gòu)等)，同時(shí)導(dǎo)通大量的電流。由于高壓N阱區(qū)與地之間，高壓P阱區(qū)與地之間可以承受高壓，因此ESD保護(hù)器件的正負(fù)兩端均可承受以地為參考電平的高電壓。
[0028]具體地，當(dāng)ESD保護(hù)器件的負(fù)極電壓不變，正極電壓升高時(shí)，pwell與漏極形成的Pn結(jié)正向?qū)?，提供低阻電流通路，正?fù)極壓降約為幾百毫伏，不同工藝會(huì)有所變化。當(dāng)ESD保護(hù)器件的正極電壓不變，負(fù)極電壓升高時(shí)，參見(jiàn)圖4，ESD保護(hù)器件寄生出NPN管。NPN管的集電極與基極之間的二極管反向?qū)ǎ鬟^(guò)基極的電流使基極電壓升高。當(dāng)基極電壓升高到可以打開(kāi)基極與發(fā)射極之間的pn結(jié)時(shí)，寄生NPN管導(dǎo)通。如果持續(xù)升高負(fù)極電壓，也就是升高寄生NPN管的集電極電壓，此時(shí)流過(guò)寄生NPN管的電流增加。根據(jù)工藝廠商提供的設(shè)計(jì)手冊(cè)和需要達(dá)到的ESD保護(hù)等級(jí)，可以合理地設(shè)計(jì)ESD保護(hù)器件的溝道的長(zhǎng)度和寬度，從而使ESD電流充分瀉放而不引起ESD保護(hù)器件的損壞。由于寄生NPN管導(dǎo)通后不需要集電極保持高電壓來(lái)維持器件的導(dǎo)通狀態(tài)，因此集電極電壓會(huì)有所下降，這種折返現(xiàn)象(snapback)是ESD器件經(jīng)常具有的，這也使得ESD保護(hù)器件在流通大量電流時(shí)，電壓維持在較低水平，保護(hù)了芯片內(nèi)部的電路。
[0029]參見(jiàn)圖5，本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路，包括:至少一個(gè)上述的ESD保護(hù)器件A、第一二極管、第二二極管、第一 HVESDpmosI管、第二 ESDpmoS2管、第一 ESDnmosl管及第二 ESDnmos2管；ESD保護(hù)器件A的正極各自分別一一對(duì)應(yīng)地與單節(jié)待檢測(cè)的電池的負(fù)極連接；ESD保護(hù)器件A的負(fù)極各自分別一一對(duì)應(yīng)地與單節(jié)待檢測(cè)的電池的正極連接。各ESD保護(hù)器件A相互串聯(lián)，組成串聯(lián)電路；串聯(lián)電路的一端與電池管理芯片的第一電源引腳(VH)連接；串聯(lián)電路的另一端接地(GND)，并與電池管理芯片連接。在本實(shí)施例中，待檢測(cè)的電池為串聯(lián)電池。待檢測(cè)的電池的正極(最高電壓)與電池管理芯片的第一電源引腳(VH)和檢測(cè)引腳(CH)連接。由于第一電源引腳VH上流過(guò)芯片消耗的全部電流，考慮到寄生電阻的存在，第一電源引腳VH的電壓通常略低于串聯(lián)電池的最高電壓。因此，為了提高檢測(cè)精度，將芯片的CH引腳作為檢測(cè)引腳。由于無(wú)電流從CH引腳流過(guò)，因此CH引腳真實(shí)地反映了串聯(lián)電池的最高電壓，提高了檢測(cè)精度。第一二極管和第二二極管正反并聯(lián)在第一電源引腳VH和檢測(cè)引腳CH之間；待檢測(cè)的電池的負(fù)極(最低電壓)與電池管理芯片的接地引腳GND連接。第一 HVESDpmosl管的柵極和源極連接在一起，并且與電池管理芯片的第一電源引腳(VH)相連。第一 HVESDpmosl管的漏極與電池管理芯片的第二電源引腳(5V電源引腳)相連；第一 ESDnmosl管的柵極與源極連接在一起，并且連接到地GND ；第一 ESDnmosl管的漏極與電池管理芯片的5V電源引腳相連。第二 ESDpmoS2管的柵極和源極連接在一起，并且與電池管理芯片的5V電源引腳相連，第二ESDpmoS2管的漏極與電池管理芯片的低壓信號(hào)引腳Bn相連；第二ESDnmos2管的柵極與源極連接在一起，并且連接到地GND，第二 ESDnmos2管的漏極連接到電池管理芯片的低壓信號(hào)引腳Bn。
[0030]由于靜電放電現(xiàn)象具有隨機(jī)性，因此電池管理芯片的任意兩個(gè)引腳之間都需要有ESD瀉放通路才能保證芯片在制造、生產(chǎn)、測(cè)試、存放、搬運(yùn)等過(guò)程中免受損害。在實(shí)際ESD測(cè)試中，至少包括電池引腳與電源之間的正負(fù)脈沖測(cè)試，電池引腳與地之間的正負(fù)脈沖測(cè)試，電池引腳相互之間的正負(fù)脈沖測(cè)試。
[0031]參見(jiàn)圖5，虛線框內(nèi)部表示芯片，虛線框外部表示芯片的外圍電路及引腳信息。電源引腳有兩個(gè)，即VH引腳與5V引腳(5V是為芯片內(nèi)部的低壓模擬電路提供電源的，是系統(tǒng)設(shè)計(jì)需要，也和選用的低壓器件相關(guān))。由于VH電壓是串聯(lián)電池的最高電壓，當(dāng)電池為負(fù)載供電或者充放電時(shí)，VH電壓會(huì)有較大幅度的變化，而且電壓值較高，不適宜為芯片內(nèi)部的模擬電路供電，因此利用VH電壓產(chǎn)生5V電壓為芯片內(nèi)部的模擬電路供電。Bn引腳是以5V為ESD電源的低壓信號(hào)引腳。串聯(lián)電池節(jié)點(diǎn)上連接的芯片引腳如前文所述。
[0032]以電池串節(jié)點(diǎn)上的任一引腳CHn為例，描述ESD電流的瀉放路徑，包括如下情況:CHn引腳與電源之間的正負(fù)ESD脈沖，CHn引腳與地之間的正負(fù)ESD脈沖，CHn引腳與低壓信號(hào)引腳Bn之間的正負(fù)ESD脈沖，電池串節(jié)點(diǎn)引腳相互之間的正負(fù)ESD脈沖。
[0033]通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與電源VH之間的正負(fù)脈沖測(cè)試，如圖6所示，任意電池串節(jié)點(diǎn)引腳CHn與電源VH之間的電流瀉放通路。CHn引腳上的實(shí)線脈沖表示在CHn引腳加正向ESD脈沖，VH引腳接地，ESD電流路徑如實(shí)線箭頭所示，ESD電流正向流過(guò)串聯(lián)的ESD保護(hù)器件A，通過(guò)正向二極管D流出VH引腳。CHn引腳上的虛線脈沖表示在CHn引腳加負(fù)向ESD脈沖，VH引腳接地，ESD電流路徑如虛線箭頭所示，ESD電流自VH引腳流入，正向流過(guò)二極管D，反向流過(guò)串聯(lián)的ESD保護(hù)器件A，由CHn引腳流出。
[0034]通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與電源5V之間的正負(fù)脈沖測(cè)試，如圖7所示，是任意電池串節(jié)點(diǎn)引腳CHn與電源5V之間的ESD電流瀉放通路。CHn引腳上的實(shí)線脈沖表示在CHn引腳上加ESD正脈沖，5V引腳接地，ESD電流通路如實(shí)線箭頭所示，ESD電流反向流過(guò)串聯(lián)的ESD保護(hù)器件A到地GND，繼而通過(guò)5V引腳上低壓ESDnmosl的寄生二極管流出引腳5V。CHn引腳上的虛線脈沖表示在CHn引腳上加ESD負(fù)脈沖，5V引腳接地，ESD電流由5V引腳流向CHn。ESD電流路徑由虛線箭頭所示，ESD電流由5V引腳流經(jīng)高壓ESD器件HV ESDpmosl的寄生二極管到電源線VH，流經(jīng)正向二極管D，再反向流過(guò)串聯(lián)的ESD保護(hù)器件A，并由CHn引腳流出。
[0035]通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與地之間的正負(fù)脈沖測(cè)試，如圖8所示，是任意電池串節(jié)點(diǎn)引腳CHn與地(GND)之間的ESD電流瀉放通路。CHn引腳上的實(shí)線脈沖表示在CHn引腳上加ESD正脈沖，GND引腳接地，ESD電流由CHn流向地。如圖中實(shí)線箭頭所示，ESD電流反向流經(jīng)串聯(lián)的ESD保護(hù)器件A到地(GND)流出；CHn引腳上的虛線脈沖表示在CHn引腳上加ESD負(fù)脈沖，GND引腳接地，ESD電流由GND流向CHn。如圖中虛線箭頭所示，ESD電流由GND引腳正向通過(guò)串聯(lián)的ESD保護(hù)器件A，由CHn引腳流出。
[0036]通過(guò)本發(fā)明實(shí)施例提供的適用于電池管理芯片的ESD電路進(jìn)行電池引腳與低壓信號(hào)引腳Bn之間的正負(fù)脈沖測(cè)試，如圖9所示，是任意電池串節(jié)點(diǎn)引腳CHn與低壓信號(hào)引腳Bn之間的ESD電流瀉放通路。CHn引腳上的實(shí)線脈沖表示在CHn引腳上加ESD正脈沖，Bn引腳接地，ESD電流由CHn流向Bn。如圖中實(shí)線箭頭所示，ESD電流由CHn引腳反向流過(guò)串聯(lián)的ESD保護(hù)器件A到地(GND)，繼而通過(guò)Bn引腳ESD結(jié)構(gòu)中的ESDnmos2寄生二極管流出Bn引腳。CHn引腳上的虛線脈沖表示在CHn引腳上加負(fù)脈沖，Bn引腳接地，ESD電流由Bn流向CHn。如圖中虛線箭頭所示，ESD電流由Bn引腳流入,流過(guò)Bn引腳ESD結(jié)構(gòu)中的ESDpmos2寄生二極管，再流過(guò)5V引腳ESD結(jié)構(gòu)中的HV ESDpmosl的寄生二極管，到達(dá)VH電源線，再反向通過(guò)串聯(lián)的ESD保護(hù)器件A由CHn引腳流出。
[0037]如圖10所示，是任意兩電池串節(jié)點(diǎn)引腳之間的ESD電流瀉放通路。任意兩引腳分別為CHnl與CHn2。當(dāng)在CHnl與CHn2之間打正ESD脈沖時(shí)，ESD電流由CHnl流向CHn2，如實(shí)線箭頭路徑所示，它反向?qū)‥SD保護(hù)器件A，ESD電流由CHnl直接流向CHn2。當(dāng)在CHnl與CHn2之間打負(fù)ESD脈沖時(shí)，ESD電流由CHn2流向CHnl。如圖中虛線箭頭所示，ESD電流由CHn2正向流過(guò)串聯(lián)的ESD保護(hù)器件A，由CHnl引腳流出。
[0038]這里需要說(shuō)明的是，雖然發(fā)生靜電放電時(shí)，ESD電流會(huì)選擇低阻通路瀉放，但是瀉放路徑通常不是唯一的，以上內(nèi)容僅僅描述了一種可能的ESD電流瀉放通路，本發(fā)明實(shí)施例對(duì)ESD電流的瀉放路徑不做出具體的限制。
[0039]還需要說(shuō)明的是，本發(fā)明實(shí)施例以電池管理芯片為實(shí)施例，不過(guò)不限于電池管理芯片，在一些需要進(jìn)行高共模，差分信號(hào)檢測(cè)的電路中也同樣適用，具體的電路連接關(guān)系由各自的電路結(jié)構(gòu)和檢測(cè)需求決定，這里不做出具體的限定。
[0040]本發(fā)明實(shí)施例提供的ESD保護(hù)器件及適用于電池管理芯片的ESD電路，將ESD保護(hù)器件A的N阱區(qū)接高電平，并且將ESD電路中的ESD保護(hù)器件A——對(duì)應(yīng)地與單節(jié)電池的兩端連接。當(dāng)芯片正常工作時(shí)，ESD保護(hù)器件A的正負(fù)端以地為參考電壓均可達(dá)到幾十伏高壓；當(dāng)發(fā)生靜電放電時(shí)，ESD保護(hù)器件A的任意相鄰兩端口之間的壓差不會(huì)超過(guò)芯片內(nèi)部電路、器件所能承受的電壓，實(shí)現(xiàn)了對(duì)電池管理芯片的ESD保護(hù)。
[0041]最后所應(yīng)說(shuō)明的是，以上【具體實(shí)施方式】?jī)H用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照實(shí)例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種ESD保護(hù)器件，其特征在于，包括:襯底、埋入層、高壓N阱區(qū)、高壓P阱區(qū)、低壓P阱區(qū)及低壓NMOS管；所述埋入層在所述襯底上；所述高壓P阱區(qū)在所述埋入層上；所述低壓P阱區(qū)在所述高壓P阱區(qū)上；所述低壓NMOS管在所述低壓P阱區(qū)內(nèi)；所述高壓N阱區(qū)在所述高壓P阱區(qū)的外部，并與所述埋入層接觸；所述低壓NMOS管的柵極與源極連接，并連接到所述高壓P阱區(qū)上作為保護(hù)器件的正極；所述低壓NMOS管的漏極與所述高壓N阱區(qū)連接，作為保護(hù)器件的負(fù)極。
2.一種適用于電池管理芯片的ESD電路，其特征在于，包括:至少一個(gè)如權(quán)利要求1所述的ESD保護(hù)器件；ESD保護(hù)器件的正極各自分別與待檢測(cè)的電池的負(fù)極連接；ESD保護(hù)器件的負(fù)極各自分別與所述待檢測(cè)的電池的正極連接；所述各ESD保護(hù)器件相互串聯(lián)，組成串聯(lián)電路；所述串聯(lián)電路的一端與電池管理芯片的電源引腳連接；所述串聯(lián)電路的另一端接地，并與所述電池管理芯片連接。
3.如權(quán)利要求2所述的適用于電池管理芯片的ESD電路，其特征在于，還包括:第一二極管和第二二極管；所述待檢測(cè)的電池的正極與所述電池管理芯片的第一電源引腳和檢測(cè)引腳連接；所述第一二極管和所述第二二極管正反并聯(lián)在所述第一電源引腳和所述檢測(cè)引腳之間。
4.如權(quán)利要求3所述的適用于電池管理芯片的ESD電路，其特征在于，還包括:第一pmos管、第二 pmos管、第一 nmos管及第二 nmos管；所述第一 pmos管的柵極和源極相連，并與所述電池管理芯片的第一電源引腳連接，第一 pmos管的漏極與所述電池管理芯片的第二電源引腳連接；所述第一 nmos管的柵極與源極連接，并接地；所述第一 nmos管的漏極與所述電池管理芯片的第二電源引腳連接；所述第二 pmos管的柵極和源極連接，并與所述電池管理芯片的第二電源引腳連接，第二 pmos管的漏極與所述電池管理芯片的低壓信號(hào)引腳連接；所述第二 nmos管的柵極與源極連接，并接地，第二 nmos管的漏極與所述電池管理芯片的低壓信號(hào)引腳連接。
【文檔編號(hào)】H01L23/60GK103745973SQ201310733250
【公開(kāi)日】2014年4月23日 申請(qǐng)日期:2013年12月26日 優(yōu)先權(quán)日:2013年12月26日
【發(fā)明者】付佳, 趙野, 郝炳賢, 姜偉, 杜曉偉 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所