具有高支護外圍焊料凸塊的晶片級封裝器件的制作方法
【專利摘要】本申請公開了晶片級封裝器件及所述器件的制作技術(shù)，所述器件包括電連接至基礎(chǔ)集成電路芯片的第二集成電路芯片，其中所述第二集成電路芯片在具有焊料凸塊的多個高支護外圍立柱之間被放置在所述基礎(chǔ)集成電路芯片上并被連接到所述基礎(chǔ)集成電路芯片。在復(fù)數(shù)個實現(xiàn)方式中，根據(jù)本申請的采用實例的技術(shù)的晶片級封裝器件包括基礎(chǔ)集成電路芯片，具有焊料凸塊的多個高支護外圍立柱，和第二集成電路芯片，所述第二集成電路芯片被電連接至所述基礎(chǔ)集成電路芯片并被放置在所述基礎(chǔ)集成電路芯片上位于具有焊料凸塊的高支護外圍立柱陣列的中心。
【專利說明】具有高支護外圍焊料凸塊的晶片級封裝器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求享有2013年3月13日提交的、題為“WAFER-LEVEL PACKAGE DEVICEHAVING HIGH-STANDOFF PERIPHERAL SOLDER BUMPS”的美國臨時申請N0.61/779，635 的權(quán)益。美國臨時申請N0.61/779，635的整體通過引用被合并于此。

【技術(shù)領(lǐng)域】
[0003]本申請涉及晶片級封裝器件及所述器件的制作方法。

【背景技術(shù)】
[0004]封裝技術(shù)已發(fā)展到開發(fā)更小的、更便宜的、更可靠的、并且環(huán)境更友好的封裝。例如，采用可直接表面安裝的封裝的芯片級封裝技術(shù)已被開發(fā)，所述封裝具有不大于集成電路芯片面積的1.2倍的表面積。晶片級封裝(WLP)是一種芯片級封裝技術(shù)，其包含各種各樣的技術(shù)，集成電路芯片借此在分割之前以晶片級被封裝。晶片級封裝將晶片制作工藝延伸到包括器件互連和器件保護工藝。因此，晶片級封裝通過考慮到晶片制作，封裝，測試，和老化工藝在晶片級的集成而使制造工藝一體化。
[0005]在半導(dǎo)體器件的制造中使用的傳統(tǒng)制作工藝采用顯微光刻法將集成電路圖案形成到由諸如硅，砷化鎵等等的半導(dǎo)體形成的圓形晶片上。典型地，被形成圖案后的晶片被分割成單獨的集成電路芯片或裸片以便將這些集成電路從彼此分開。這些單獨的集成電路芯片利用各種各樣的封裝技術(shù)被組裝或封裝以便形成可被安裝至印刷電路板的半導(dǎo)體器件。


【發(fā)明內(nèi)容】

[0006]用于制作晶片級封裝半導(dǎo)體器件的技術(shù)被描述，所述晶片級封裝半導(dǎo)體器件具有類似于采用扁平無引腳(例如，QFN)封裝技術(shù)的那些器件的形狀因數(shù)(form factors)。在一個或多個實現(xiàn)方式中，晶片級封裝器件包括集成電路芯片(例如，裸片)，其具有形成在所述集成電路芯片上面的至少一個立柱(例如，銅立柱)。所述立柱被構(gòu)造成向所述集成電路芯片提供電互連。構(gòu)造成支撐所述立柱的封裝結(jié)構(gòu)被形成在所述集成電路芯片的表面上。在一個或多個實現(xiàn)方式中，第二集成電路器件可以被安裝至所述集成電路芯片使得所述集成電路器件與所述集成電路芯片處于電通信。所述第二集成電路器件至少部分地由所述封裝結(jié)構(gòu)封裝。
[0007]本“
【發(fā)明內(nèi)容】
”被提供以便以簡化的形式引入對下面在“【具體實施方式】”中被進一步描述的概念的選擇。本“
【發(fā)明內(nèi)容】
”并不意在確定所要求保護的主題的關(guān)鍵特征或基本特征，其也不意在被用作確定所要求保護的主題的范圍時的一種輔助。

【專利附圖】

【附圖說明】
[0008]詳細的說明通過參考附圖而被描述。在說明書和附圖中的不同實例中對相同附圖標記的使用可以指代類似的或相同的特征。
[0009]圖1A為舉例說明根據(jù)本申請實例的實現(xiàn)方式的晶片級封裝器件的概略的局部橫截面?zhèn)纫晥D，其中所述晶片級封裝器件包括具有基礎(chǔ)集成電路芯片器件、形成在所述基礎(chǔ)集成電路芯片器件上的具有高支護外圍結(jié)構(gòu)的至少一個立柱、和電連接至所述基礎(chǔ)集成電路芯片器件的第二集成電路芯片器件的單一的器件構(gòu)造。
[0010]圖1B為舉例說明根據(jù)本申請實例的實現(xiàn)方式的晶片級封裝器件的概略的局部橫截面?zhèn)纫晥D，其中所述晶片級封裝器件包括具有基礎(chǔ)集成電路芯片器件、形成在所述基礎(chǔ)集成電路芯片器件上的具有高支護外圍結(jié)構(gòu)的至少一個立柱、和電連接至所述基礎(chǔ)集成電路芯片器件的第二集成電路芯片器件的單一的器件構(gòu)造。
[0011]圖2為舉例說明在實例的實現(xiàn)方式中用于制作晶片級封裝器件，諸如圖1A和IB中所示的器件的工藝流程圖。
[0012]圖3A為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。
[0013]圖3B為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。
[0014]圖3C為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。
[0015]圖3D為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。
[0016]圖3E為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。
[0017]圖3F為舉例說明根據(jù)圖2中所示的工藝制作晶片級封裝器件，諸如圖1A和IB中所示的器件的概略的局部橫截面?zhèn)纫晥D。

【具體實施方式】
[0018]概述
[0019]晶片級封裝是一種芯片級封裝技術(shù)，其包含各種各樣的技術(shù)，集成電路芯片借此在分割之前以晶片級被封裝。晶片級封裝將晶片制作工藝延伸到包括器件互連和器件保護工藝。因此，晶片級封裝通過考慮到晶片制作，封裝，測試，和老化工藝在晶片級的集成而使制造工藝一體化。較之于某些封裝技術(shù)(例如，扁平無引腳(QFN))，晶片級封裝因為封裝發(fā)生在晶片級通常實現(xiàn)起來成本更低，而扁平無引腳封裝是在帶級(strip level)被完成。
[0020]隨著計算機應(yīng)用數(shù)量的增加，由集成電路提供的更大量的處理功能性和存儲功能性可能是必需的。然而，所需電路的數(shù)量越大可能相關(guān)的是在多媒體器件中所需的物理空間越大。3D裸片可以利用集成為單一器件的兩層或多層電子元件構(gòu)造而成，通常由堆疊和處理半導(dǎo)體晶片構(gòu)造而成。這些電子元件可以被堆疊以形成單一的電路。將硅芯片嵌入到有源器件晶片上進行3D集成是有利的，以便節(jié)省物理空間并提供增加的功能性。
[0021 ]因此，包括電連接至基礎(chǔ)集成電路芯片的第二集成電路芯片的器件和制作技術(shù)被描述，其中所述第二集成電路芯片在具有焊料凸塊的多個高支護(high standoff)外圍立柱之間被放置在所述基礎(chǔ)集成電路芯片上并被連接至所述基礎(chǔ)集成電路芯片。在復(fù)數(shù)個實現(xiàn)方式中，采用根據(jù)本申請的實例的技術(shù)的晶片級封裝器件包括基礎(chǔ)集成電路芯片，具有焊料凸塊的多個高支護外圍立柱，和被電連接至并被放置在所述基礎(chǔ)集成電路芯片上位于具有焊料凸塊的高支護外圍立柱陣列的中心的第二集成電路芯片。在復(fù)數(shù)個實現(xiàn)方式中，采用根據(jù)本申請的實例的技術(shù)的用于制作所述晶片級封裝器件的工藝包括在處理過的基礎(chǔ)集成電路芯片上形成至少一個立柱，其中所述至少一個立柱具有高支護外圍結(jié)構(gòu)，以及將第二集成電路芯片器件放置在所述基礎(chǔ)集成電路芯片器件上位于具有高支護外圍結(jié)構(gòu)的所述至少一個立柱的中心。一旦從晶片被單體化，這些器件可以被安裝到印刷電路板或其它的半導(dǎo)體器件以形成電子器件，并且所述焊料凸塊可以提供與印刷電路板的焊盤連接的電連接。
[0022]實例的實現(xiàn)方式
[0023]圖1舉例說明了根據(jù)本申請實例的實現(xiàn)方式的晶片級封裝器件100。在某些實現(xiàn)方式中，晶片級封裝器件100可以包括晶片級集成電路封裝器件。如圖1A和IB所示，晶片級封裝器件100包括基礎(chǔ)集成電路芯片102，所述基礎(chǔ)集成電路芯片102包括形成于其中的一個或多個集成電路。基礎(chǔ)集成電路芯片102可以被包括為半導(dǎo)體晶片襯底的一部分，所述半導(dǎo)體晶片襯底諸如娃晶片(例如，P型晶片，η型晶片，等等)，錯晶片，等等，包括形成于其中的一個或多個集成電路。這些集成電路可以通過適當(dāng)?shù)那岸沃瞥?FEOL)制作技術(shù)而被形成在半導(dǎo)體晶片襯底的表面附近。在不同的實現(xiàn)方式中，這些集成電路可以包括數(shù)字集成電路，模擬集成電路，混合信號集成電路，它們的組合，等等。
[0024]如圖1A到IB所示，晶片級封裝器件100包括具有高支護外圍結(jié)構(gòu)的至少一個立柱104。在某些實現(xiàn)方式中，高支護外圍結(jié)構(gòu)立柱104可以包括具有高度大于第二集成電路芯片106 (和第二集成電路芯片106上的任何附加結(jié)構(gòu))的立柱104，其中第二集成電路芯片106被構(gòu)造成被放置于高支護外圍立柱104的陣列中心并且其中第二集成電路芯片106被連接至基礎(chǔ)集成電路芯片102。在一個實現(xiàn)方式中，晶片級封裝器件100包括立柱104，它們?yōu)榻?jīng)適當(dāng)?shù)闹圃旃に囍T如雙重疊層/沉積工藝制作的銅立柱。其它的工藝也可以被應(yīng)用來制作這些立柱104，例如，鍍銅工藝。立柱104可以用于提供基礎(chǔ)集成電路芯片102和另一半導(dǎo)體器件(例如，另一集成電路芯片，印刷電路板，等)之間的電互連以及用于作為裂紋傳播的物理障礙、用于減少焊接應(yīng)力、并用于減少焊接電流密度(例如，減緩電遷移)。在特定的實現(xiàn)方式中，晶片級封裝器件100包括具有高支護外圍結(jié)構(gòu)的二十個立柱104的陣列，其中所述立柱被構(gòu)造成使得第二集成電路芯片106可被放置在立柱104陣列的中心。
[0025]另外，每個立柱104可以包括設(shè)置在立柱104 —端上的焊料凸塊112，其被構(gòu)造成起著至另一半導(dǎo)體器件的電/機械連接的作用。在這些實施方式中，立柱104至少部分地延伸到焊料凸塊112內(nèi)以減輕至這些焊料凸塊112的熱應(yīng)力。在復(fù)數(shù)個實現(xiàn)方式中，焊料凸塊112可以由諸如錫-銀-銅(Sn-Ag-Cu)合金焊料(B卩，SAC)，錫-銀(Sn-Ag)合金焊料，錫-銅(Sn-Cu)合金焊料，等等的無鉛焊料組分制成。在復(fù)數(shù)個實現(xiàn)方式中，具有焊料凸塊的高支護外圍立柱104的陣列可以包括構(gòu)造成將焊料凸塊112抬高至總體上比第二集成電路芯片106的高度高的高度的立柱104。在這些實現(xiàn)方式中，被抬高的焊料凸塊112可以被構(gòu)造成起著至另一半導(dǎo)體或電氣裝置(例如，印刷電路板，集成電路芯片，等)的電/機械連接的作用。因此，在保持晶片級封裝中的固有好處(例如，更低成本，更小封裝尺寸，大引腳數(shù)，等)的同時，晶片級封裝器件100可以提供對包含于類似于其它器件所提供的器件封裝內(nèi)部的設(shè)置在具有焊料凸塊112的高支護外圍立柱104之間的第二集成電路芯片106的機械保護。另外，具有焊料凸塊112的高支護外圍立柱104可以更好地實現(xiàn)緊湊的3D IC晶片級封裝并提供增加的功能性。
[0026]如圖1A和IB所示，晶片級封裝器件100包括連接至基礎(chǔ)集成電路芯片102的第二集成電路芯片106。第二集成電路芯片106可以包括形成于其中的一個或多個集成電路，所述一個或多個集成電路可以包括數(shù)字集成電路，模擬集成電路，混合信號集成電路，它們的組合，等。第二集成電路芯片106可以以各種方式被連接至基礎(chǔ)集成電路芯片102。在某些實現(xiàn)方式中并且如圖1A中舉例說明的，第二集成電路芯片106可以利用粘附性化合物而被連接至基礎(chǔ)集成電路芯片102。在這些實現(xiàn)方式中，例如，第二集成電路芯片106可以利用硅通孔技術(shù)(“TSV”)被電連接至基礎(chǔ)集成電路芯片102。在其它的實現(xiàn)方式中，第二集成電路芯片106可以利用引線被電連接至基礎(chǔ)集成電路芯片102。當(dāng)?shù)诙呻娐沸酒?06利用粘合劑被連接至基礎(chǔ)集成電路芯片102時，焊料凸塊108的陣列可以被設(shè)置在第二集成電路芯片106的一側(cè)上(例如，相反于構(gòu)造成被粘附至基礎(chǔ)集成電路芯片102的那側(cè))，其中這些焊料凸塊108被構(gòu)造成起著至另一電氣或半導(dǎo)體器件(例如，印刷電路板，集成電路芯片，等)的電連接的作用。另外，設(shè)置在第二集成電路芯片106上的焊料凸塊108陣列可以位于與設(shè)置在高支護外圍立柱104上的(復(fù)數(shù)個)焊料凸塊112近似相同的高度，使得設(shè)置在第二集成電路芯片106上的(復(fù)數(shù)個)焊料凸塊108可以與高支護外圍結(jié)構(gòu)的立柱104上的焊料凸塊112被電連接至相同的電氣或半導(dǎo)體器件。
[0027]在其它的實現(xiàn)方式中并且如圖1B中舉例說明的，第二集成電路芯片106可以利用焊料凸塊108的陣列和/或引線114被連接至基礎(chǔ)集成電路芯片102并與其處于電通信。在該實現(xiàn)方式中，第二集成電路芯片106可以被連接至基礎(chǔ)集成電路芯片102并被設(shè)置在(復(fù)數(shù)個)高支護外圍立柱104陣列的中心。當(dāng)?shù)诙呻娐沸酒?06利用焊料凸塊108陣列被連接至基礎(chǔ)集成電路芯片102時，第二集成電路芯片106的表面可以位于設(shè)置在(復(fù)數(shù)個)高支護外圍立柱104上的(復(fù)數(shù)個)焊料凸塊112的下方。在復(fù)數(shù)個實現(xiàn)方式中，第二集成電路芯片106可以利用其它方法或方法的組合(例如，引線，焊料凸塊，TSV，重分布層(“RDL”)，等)被電連接至基礎(chǔ)集成電路芯片102或另一電子器件。放置第二集成電路芯片106可以包括安裝到基礎(chǔ)集成電路芯片102表面的上方和安裝至基礎(chǔ)集成電路芯片102表面。在某些實現(xiàn)方式中，第二集成電路芯片106可以被定位在設(shè)置于基礎(chǔ)集成電路芯片102上的電互連結(jié)構(gòu)(例如，重分布層，焊料球陣列，引線框，等)上方，同時第二集成電路芯片106被設(shè)置在(復(fù)數(shù)個)高支護外圍立柱104陣列的中心。
[0028]如在圖1B中舉例說明的，晶片級封裝器件100可以包括設(shè)置在第二集成電路芯片106和基礎(chǔ)集成電路芯片102之間位于這些焊料凸塊108之間的開放空間中的底部填充層(underfill layer) 110。底部填充層110可以發(fā)揮作用以便保護焊料凸塊108與第二集成電路芯片106的一部分免受濕氣，污染物，及其它的環(huán)境危險因素。在復(fù)數(shù)個實施方式中，底部填充層110可以將第二集成電路芯片106的表面機械地連接至基礎(chǔ)集成電路芯片102，由此減少第二集成電路芯片106和基礎(chǔ)集成電路芯片102的膨脹之間的差異。底部填充層110還防止焊料凸塊108被第二集成電路芯片106和基礎(chǔ)集成電路芯片102的熱膨脹之間的差異導(dǎo)致的剪應(yīng)力損傷。在復(fù)數(shù)個實現(xiàn)方式中，底部填充層110包括基本上設(shè)置在第二集成芯片106下方的非導(dǎo)電性材料(例如，環(huán)氧基樹脂)。
[0029]復(fù)數(shù)個額外的層(例如，電互連，封裝層，介電和/或鈍化層，和/或構(gòu)造成起電/機械/結(jié)構(gòu)支撐作用的層，封裝層，等)可以在第二集成電路芯片106和高支護外圍立柱104之外被增加到晶片級封裝器件100。進一步地，晶片級封裝器件100可以在復(fù)數(shù)個額外的層形成之后被單體化(singulated)成單獨的半導(dǎo)體器件并被連接至印刷電路板(未示出)，由此形成電子器件。印刷電路板可以包括被用來機械地支撐并利用導(dǎo)電性通路，軌道或從層疊到非導(dǎo)電性襯底上的銅片蝕刻出的信號軌跡電連接電子元件(例如，所述單獨的半導(dǎo)體器件)的電路板。因此，第二集成電路芯片106通過使實現(xiàn)單封裝系統(tǒng)(system-1n-a-package)能力而給予晶片級封裝器件100額外的功能性。
[0030]實例的制作工藝
[0031]圖2舉例說明了采用晶片級封裝技術(shù)來制作半導(dǎo)體器件的實例的工藝200，所述半導(dǎo)體器件包括設(shè)置在具有焊料凸塊112的多個高支護外圍立柱104中心的第二集成電路芯片106，諸如圖1A到IB中所示的晶片級封裝器件100。圖3A到3F舉例說明了被用來制作半導(dǎo)體器件(諸如圖1A和IB中所示的晶片級封裝器件100)的實例的基礎(chǔ)集成電路芯片302，第二集成電路芯片306，和高支護外圍立柱304陣列的截面300。
[0032]相應(yīng)的，基礎(chǔ)集成電路芯片被處理(方框202)。圖3A舉例說明了基礎(chǔ)集成電路芯片302的一部分，在通過適當(dāng)?shù)腇EOL制作技術(shù)被處理后，其包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括形成于其中的一個或多個集成電路。處理基礎(chǔ)集成電路芯片302可以包括處理諸如娃晶片(例如，P型晶片，η型晶片,等等)，錯晶片，等等的半導(dǎo)體晶片襯底的一部分，所述半導(dǎo)體晶片襯底包括形成于其中的一個或多個集成電路。被處理的集成電路可以以各種各樣的方式被構(gòu)造。例如，被處理的集成電路可以是數(shù)字集成電路，模擬集成電路，混合信號集成電路，等等。被處理的集成電路被連接至提供電觸頭的一個或多個導(dǎo)電的層(例如，凸起接口，重分布層，等)，這些集成電路通過所述電觸頭被互連至與基礎(chǔ)集成電路芯片302相關(guān)的其它的元件，諸如印刷電路板，第二集成電路芯片306，等。在一實現(xiàn)方式中，處理基礎(chǔ)集成電路芯片302包括處理構(gòu)造成接收被拾放的(pick-and-placed)第二集成電路芯片306的硅晶片，其中所述硅晶片已利用FEOL技術(shù)被處理。
[0033]至少一個高支護外圍立柱被形成在基礎(chǔ)集成電路芯片上(方框204)。圖3B舉例說明了形成高支護外圍立柱304的陣列。高支護外圍立柱304可以利用各種方法被形成。在一實現(xiàn)方式中，形成高支護外圍立柱304包括利用適當(dāng)?shù)腻冦~工藝。在另一實施方式中，形成高支護外圍立柱304包括使用層疊/沉積工藝。高支護外圍立柱304的尺寸、形狀、和大小可以根據(jù)晶片級封裝器件100的各種設(shè)計/制作考慮而改變。在復(fù)數(shù)個實現(xiàn)方式中，高支護外圍立柱304被大致地形成至大于第二集成電路芯片306的高度。當(dāng)?shù)诙呻娐沸酒?06被處理成在第二集成電路芯片306的離基礎(chǔ)集成電路芯片302最遠的一側(cè)上具有焊料凸塊308的陣列時，高支護外圍立柱304可以以其中焊料凸塊308在高度上與焊料凸塊312近似相等的高度被形成。在一個實施方式中，高支護外圍立柱304可以自基礎(chǔ)集成電路芯片302延伸至從大約三十五微米(35 μ m)到大約六十微米(60 μ m)的高度。在某些實現(xiàn)方式中，高支護外圍立柱304的形狀可以包括圓柱形橫截面，矩形橫截面，或梯形橫截面。
[0034]形成高支護外圍立柱304可以包括形成設(shè)置在高支護外圍立柱304 —端(例如，與基礎(chǔ)集成電路芯片302相反的端)上的焊料凸塊312。在某些實施方式中，在立柱304上形成焊料凸塊312可以包括在立柱304上放置焊劑并在所述焊劑上將焊料球定位到立柱304上。焊料球可以由所述焊劑保持至立柱304直到晶片級封裝器件100經(jīng)受適當(dāng)?shù)幕亓鞴に?。然后所述焊料球在立?04上面被回流以形成焊料凸塊312。
[0035]此外，復(fù)數(shù)個焊料凸塊可以被形成在第二集成電路芯片上(方框206)。如在圖3D中舉例說明的，第二集成電路芯片306可以包括焊料凸塊308，其被構(gòu)造成起著第二集成電路芯片306和另一器件諸如基礎(chǔ)集成電路芯片302之間的電和/或機械連接的作用。在第二集成電路芯片306上形成焊料凸塊308可以包括使用適當(dāng)?shù)某练e方法(例如錫膏印刷，蒸發(fā)，電鍍，噴射，柱狀凸塊(stud bumping),等)。在一個實現(xiàn)方式中，形成焊料凸塊308包括施加錫膏至第二集成電路芯片306上的預(yù)定位置，其中所述錫膏被構(gòu)造成隨后被回流并形成晶片級封裝器件100和另一元件(例如，印刷電路板，另一集成電路芯片，等)之間的連接。在一實現(xiàn)方式中，焊料凸塊308利用落球工藝被形成在第二集成電路芯片306上。在該實現(xiàn)方式中，至少一個固態(tài)的、預(yù)先形成的焊料球可以利用落球工藝而被落下。在另一實施方式中，在第二集成電路芯片306上形成至少一個焊料凸塊308包括將液態(tài)或熔融形式的焊料球放置在第二集成電路芯片306上(例如，放置在作為第二集成電路芯片306的一部分而被包括的焊料短突出部上)。在這些實施方式中，通過加熱焊料球和接觸材料，所述焊料球可以被粘接至下面的第二集成電路芯片306以形成焊料凸塊308。
[0036]第二集成電路芯片被放置在基礎(chǔ)集成電路芯片上(方框208)。第二集成電路芯片306可以以各種各樣的方式被放置在基礎(chǔ)集成電路芯片302上。在某些實現(xiàn)方式中，第二集成電路芯片306可以利用表面貼裝技術(shù)和拾放機而被放置。在某些實現(xiàn)方式中并如圖3D中所示，第二集成電路芯片306可以采用諸如聚酰亞胺，環(huán)氧樹脂，或充銀玻璃的粘合劑利用裸片安裝(dieattach)技術(shù)被安裝至基礎(chǔ)集成電路芯片302。在某些實現(xiàn)方式中，粘合劑可以以受控的量被分配到基礎(chǔ)集成電路芯片302上，并且然后第二集成電路芯片306可以被安裝到基礎(chǔ)集成電路芯片302。在其它的實現(xiàn)方式中，粘合劑可以在將第二集成電路芯片306放置在基礎(chǔ)集成電路芯片302上之前以受控的量被分配到第二集成電路芯片306上。在某些實現(xiàn)方式中并如圖3E中所示，第二集成電路芯片306可以利用倒裝芯片技術(shù)而被放置在基礎(chǔ)集成電路芯片302上。在這些實現(xiàn)方式中，將第二集成電路芯片306放置或安裝至電路(例如，電路板，基礎(chǔ)集成電路芯片302，等)可以包括倒裝第二集成電路芯片306(例如，倒裝芯片)使得具有電連接(例如，焊料凸塊308)的一側(cè)正面朝下，并且第二集成電路芯片306可以被對準使得其焊料凸塊308 (或其它電連接結(jié)構(gòu))與基礎(chǔ)集成電路芯片302上的匹配的焊盤對準。隨后的回流工藝可以被用來熔化這些焊料凸塊并將這些焊料固定至凸起界面。另外的工藝可以被用來將第二集成電路芯片306放置和安裝至基礎(chǔ)集成電路芯片302,諸如引線接合(wirebonding)構(gòu)造成起第二集成電路芯片306和基礎(chǔ)集成電路芯片302之間的電連接作用的至少一根引線314。
[0037]下一步，底部填充層可以被形成在第二集成電路芯片和基礎(chǔ)集成電路芯片之間(方框210)。如圖3F中所示，底部填充層310可以被形成在第二集成電路芯片306和基礎(chǔ)集成電路芯片302之間的開放空間中(例如，在焊料凸塊之間的)。形成底部填充層310可以包括沿第二集成電路芯片306邊緣的針頭分配。然后毛細管作用將所分配的底部填充材料(例如，非導(dǎo)電性材料，諸如聚合物或環(huán)氧樹脂)向內(nèi)吸引直到該開放空間被填充。隨后，熱固化被執(zhí)行以形成永久結(jié)合。
[0038]晶片級封裝器件100然后經(jīng)受單體化工藝(方框212)以便將晶片級封裝器件單體化成單獨的堆疊裸片(例如，堆疊的半導(dǎo)體封裝器件)。該單體化工藝可以包括利用常規(guī)的單體化技術(shù)(芯片鋸切，劃線切斷(scribe-and-break)技術(shù),等)。
[0039]結(jié)論
[0040]盡管該主題已經(jīng)以針對結(jié)構(gòu)特征和/或工藝操作的語言進行描述，將被理解的是，限定于所附的權(quán)利要求中的主題不必然地限于上述的特定特征或動作。相反，上述的特定特征或動作作為實現(xiàn)這些權(quán)利要求的實例的形式被公開。
【權(quán)利要求】
1.一種晶片級封裝器件，其包括: 基礎(chǔ)集成電路芯片器件； 形成在所述基礎(chǔ)集成電路芯片器件上的至少一個立柱，其中所述至少一個立柱具有高支護外圍結(jié)構(gòu)并且包括形成在所述立柱上的至少一個焊料凸塊；和 電連接至所述基礎(chǔ)集成電路芯片器件的第二集成電路芯片器件，所述第二集成電路芯片器件設(shè)置在具有高支護外圍結(jié)構(gòu)的所述至少一個立柱的中心。
2.如權(quán)利要求1所述的晶片級封裝器件，其中所述基礎(chǔ)集成電路芯片包括硅晶片。
3.如權(quán)利要求1所述的晶片級封裝器件，其中所述至少一個立柱包括至少一個銅立柱。
4.如權(quán)利要求1所述的晶片級封裝器件，其中所述第二集成電路芯片器件被以粘合劑連接至所述基礎(chǔ)集成電路芯片并且包括在背離所述基礎(chǔ)集成電路芯片的一側(cè)上的至少一個焊料凸塊。
5.如權(quán)利要求1所述的晶片級封裝器件，其中所述第二集成電路芯片器件被以焊料凸塊陣列連接至所述 基礎(chǔ)集成電路芯片。
6.如權(quán)利要求5所述的晶片級封裝器件，進一步包括設(shè)置在所述基礎(chǔ)集成電路芯片器件和所述第二集成電路芯片之間的底部填充層，其中所述底部填充層圍繞所述焊料凸塊陣列。
7.如權(quán)利要求6所述的晶片級封裝器件，其中所述底部填充層包括環(huán)氧樹脂。
8.一種電子裝置，其包括: 印刷電路板；和 連接至所述印刷電路板的晶片級封裝器件，所述晶片級封裝器件包括 基礎(chǔ)集成電路芯片器件； 形成在所述基礎(chǔ)集成電路芯片器件上的至少一個立柱，其中所述至少一個立柱具有高支護外圍結(jié)構(gòu)并且包括形成在所述立柱上的至少一個焊料凸塊；和 電連接至所述基礎(chǔ)集成電路芯片的第二集成電路芯片器件，所述第二集成電路芯片設(shè)置在具有高支護外圍結(jié)構(gòu)的所述至少一個立柱的中心。
9.如權(quán)利要求8所述的晶片級封裝器件，其中所述基礎(chǔ)集成電路芯片包括硅載體晶片。
10.如權(quán)利要求8所述的晶片級封裝器件，其中所述至少一個立柱包括至少一個銅立柱。
11.如權(quán)利要求8所述的晶片級封裝器件，其中所述第二集成電路芯片器件被以粘合劑連接至所述基礎(chǔ)集成電路芯片并且包括在背離所述基礎(chǔ)集成電路芯片的一側(cè)上的至少一個焊料凸塊。
12.如權(quán)利要求8所述的晶片級封裝器件，其中所述第二集成電路芯片器件被以焊料凸塊陣列連接至所述基礎(chǔ)集成電路芯片。
13.如權(quán)利要求12所述的晶片級封裝器件，進一步包括設(shè)置在所述基礎(chǔ)集成電路芯片器件和所述第二集成電路芯片之間的底部填充層，其中所述底部填充層圍繞所述焊料凸塊陣列。
14.如權(quán)利要求13所述的晶片級封裝器件，其中所述底部填充層包括環(huán)氧樹脂。
15.一種工藝方法，其包括: 在處理過的基礎(chǔ)集成電路芯片上形成至少一個立柱，其中所述至少一個立柱具有高支護外圍結(jié)構(gòu)，所述至少一個立柱包括焊料凸塊； 將第二集成電路芯片器件放置在所述基礎(chǔ)集成電路芯片器件上，其中所述第二集成電路芯片被設(shè)置在具有高支護外圍結(jié)構(gòu)的所述至少一個立柱的中心。
16.如權(quán)利要求15所述的工藝方法，其中處理所述第一集成電路芯片包括處理硅晶片。
17.如權(quán)利要求15所述的工藝方法，其中形成所述至少一個立柱包括形成至少一個銅立柱。
18.如權(quán)利要求15所述的工藝方法，其中放置所述第二集成電路芯片包括利用粘合劑將所述第二集成電路芯片放置在所述基礎(chǔ)集成電路芯片上。
19.如權(quán)利要求18所述的工藝方法，其中利用粘合劑將所述第二集成電路芯片放置在所述基礎(chǔ)集成電路芯片上包括將焊料凸塊陣列放置在所述第二集成電路芯片的背離所述基礎(chǔ)集成電路芯片的一側(cè)上。
20.如權(quán)利要求15所述的工藝方法，其中放置所述第二集成電路芯片包括利用焊料凸塊陣列將所述第二集成 電路芯片放置在所述基礎(chǔ)集成電路芯片上。
【文檔編號】H01L23/488GK104051393SQ201410092684
【公開日】2014年9月17日 申請日期:2014年3月13日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】A·S·科爾卡, V·漢德卡爾, H·D·阮 申請人:馬克西姆綜合產(chǎn)品公司