可調(diào)節(jié)晶體管器件的制作方法
【專利摘要】一種晶體管器件，包括：至少一個(gè)第一類型的晶體管單元，包括漂移區(qū)域、源極區(qū)域、布置在源極區(qū)域和漂移區(qū)域之間的本體區(qū)域、漏極區(qū)域、與本體區(qū)域相鄰并且通過柵極電介質(zhì)與本體區(qū)域介電絕緣的柵極電極、以及與所述漂移區(qū)域相鄰并且通過場電極電介質(zhì)與漂移區(qū)域介電絕緣的場電極。柵極端子耦合到柵極電極，源極端子耦合到源極區(qū)域，并且控制端子被配置成接收控制信號?？勺冸娮杵鬟B接在場電極與柵極端子或源極端子之間?？勺冸娮杵靼ū慌渲贸赏ㄟ^在控制端子處接收的控制信號進(jìn)行調(diào)節(jié)的可變電阻。
【專利說明】可調(diào)節(jié)晶體管器件

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及晶體管器件，特別是可調(diào)節(jié)晶體管器件。

【背景技術(shù)】
[0002]MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)特別是功率MOSFET被廣泛用作用于切換電氣負(fù)載的電子開關(guān)或者用作所有種類的開關(guān)轉(zhuǎn)換器中的電子開關(guān)。功率MOSFET典型地包括均具有第一導(dǎo)電類型的漏極區(qū)域、與漏極區(qū)域鄰接的漂移區(qū)域和源極區(qū)域，以及布置在漂移區(qū)域和源極區(qū)域之間的第二導(dǎo)電類型的本體區(qū)域。柵極電極用于控制源極區(qū)域與漂移區(qū)域之間的本體區(qū)域中的導(dǎo)電溝道。源極區(qū)域電連接到源極電極，源極電極也連接到本體區(qū)域，漏極區(qū)域電連接到漏極電極。通過向柵極端子施加適當(dāng)?shù)尿?qū)動電位可以使MOSFET導(dǎo)通和截止。
[0003]在特定類型的MOSFET中，場電極布置在漂移區(qū)域中并且通過介電層與漂移區(qū)域介電絕緣。場電極通常耦合到源極電極。借助于場電極，漂移區(qū)域可以比常規(guī)MOSFET中更高摻雜，從而導(dǎo)致在給定電壓阻擋能力下的減小的導(dǎo)通電阻。減小的導(dǎo)通電阻導(dǎo)致晶體管器件的減少的歐姆損耗。
[0004]然而，場電極增加晶體管器件的輸出電容，這增加了在晶體管器件的操作中可能出現(xiàn)的電容損耗。
[0005]因此需要提供具有可以在電容損耗和歐姆損耗方面得以優(yōu)化的場電極的晶體管器件。


【發(fā)明內(nèi)容】

[0006]第一實(shí)施例涉及一種晶體管器件，包括:至少一個(gè)第一類型的晶體管單元，包括漂移區(qū)域、源極區(qū)域、布置在源極區(qū)域和漂移區(qū)域之間的本體區(qū)域、漏極區(qū)域、與本體區(qū)域相鄰并且通過柵極電介質(zhì)與本體區(qū)域介電絕緣的柵極電極、以及與所述漂移區(qū)域相鄰并且通過場電極電介質(zhì)與漂移區(qū)域介電絕緣的場電極。柵極端子耦合到至少一個(gè)第一類型的晶體管單元的柵極電極，源極端子耦合到至少一個(gè)第一類型的晶體管單元的源極區(qū)域，并且控制端子被配置成接收控制信號。此外，可變電阻器連接在至少一個(gè)第一類型的晶體管單元的場電極與柵極端子和源極端子之一之間?？勺冸娮杵靼ū慌渲贸赏ㄟ^在控制端子處接收的控制信號進(jìn)行調(diào)節(jié)的可變電阻。
[0007]第二實(shí)施例涉及一種晶體管器件，包括:至少一個(gè)第一類型的晶體管單元，包括漂移區(qū)域、源極區(qū)域、布置在源極區(qū)域和漂移區(qū)域之間的本體區(qū)域、漏極區(qū)域、與本體區(qū)域相鄰并且通過柵極電介質(zhì)與本體區(qū)域介電絕緣的柵極電極、以及與所述漂移區(qū)域相鄰的耗盡控制區(qū)域。柵極端子耦合到至少一個(gè)第一類型的晶體管單元的柵極電極，源極端子耦合到至少一個(gè)第一類型的晶體管單元的源極區(qū)域，并且控制端子被配置成接收控制信號。此外，可變電阻器連接在至少一個(gè)第一類型的晶體管單元的場電極與柵極端子和源極端子之一之間?？勺冸娮杵靼ū慌渲贸赏ㄟ^在控制端子處接收的控制信號進(jìn)行調(diào)節(jié)的可變電阻。此外，第一可控開關(guān)連接在至少一個(gè)第一類型的晶體管單元的柵極電極和柵極端子之間并且被配置成根據(jù)控制信號進(jìn)行驅(qū)動。

【專利附圖】

【附圖說明】
[0008]現(xiàn)在將參照【專利附圖】

【附圖說明】示例。附圖用于圖示基本原理，所以僅圖示了對于理解基本原理所需的方面。附圖并不是按照比例繪制的。在附圖中，相同的參考標(biāo)號標(biāo)示類似的特征。
[0009]圖1圖示了包括至少一個(gè)晶體管單元和可變電阻器的晶體管器件的第一實(shí)施例。
[0010]圖2示出了圖示晶體管器件的操作原理的圖1的細(xì)節(jié)。
[0011]圖3示出了圖示圖3的晶體管器件的操作原理的時(shí)序圖。
[0012]圖4圖示了包括至少一個(gè)晶體管單元和可變電阻器的晶體管器件的第二實(shí)施例。
[0013]圖5圖示了包括至少一個(gè)晶體管單元和可變電阻器的晶體管器件的第三實(shí)施例。
[0014]圖6圖示了晶體管器件的一個(gè)實(shí)施例，晶體管器件包括至少一個(gè)晶體管單元和實(shí)現(xiàn)為耗盡型MOSFET的可變電阻器。
[0015]圖7圖示了圖6的晶體管器件的等效電路圖。
[0016]圖8圖示了晶體管器件的一個(gè)實(shí)施例，晶體管器件包括多個(gè)垂直晶體管單元和實(shí)現(xiàn)為橫向耗盡型MOSFET的可變電阻器。
[0017]圖9詳細(xì)地示出了圖8的晶體管單元的一個(gè)實(shí)施例。
[0018]圖10示出了圖9的晶體管器件的改型。
[0019]圖11圖示了晶體管器件的一個(gè)實(shí)施例，晶體管器件包括至少一個(gè)晶體管單元、可變電阻器和與可變電阻器串聯(lián)連接的開關(guān)。
[0020]圖12圖示了晶體管器件的一個(gè)實(shí)施例，晶體管器件包括多個(gè)垂直晶體管單元、實(shí)現(xiàn)為橫向耗盡型MOSFET的可變電阻器和實(shí)現(xiàn)為橫向耗盡型MOSFET的開關(guān)。
[0021]圖13圖示了圖12的晶體管器件的等效電路圖。
[0022]圖14示出了圖12的晶體管器件的改型。
[0023]圖15示出了圖14的橫向耗盡型MOSFET的垂直截面圖。
[0024]圖16圖示了根據(jù)另一實(shí)施例的晶體管器件的等效電路圖。
[0025]圖17圖示了圖16的晶體管器件的一種可能的實(shí)現(xiàn)。
[0026]圖18圖示了根據(jù)另一實(shí)施例的晶體管器件的等效電路圖。
[0027]圖19圖示了圖18的晶體管器件的一種可能的實(shí)現(xiàn)。
[0028]圖20圖示了包括多個(gè)晶體管單元組的晶體管器件的等效電路圖。
[0029]圖21圖示了圖20的晶體管器件的操作原理。
[0030]圖22圖示了作為圖20的晶體管器件的改型的晶體管器件的等效電路圖。
[0031]圖23圖示了晶體管器件，晶體管器件包括多個(gè)垂直晶體管單元和可變電阻器，每個(gè)垂直晶體管單元包括補(bǔ)償區(qū)域，可變電阻器被實(shí)現(xiàn)為橫向耗盡型MOSFET。
[0032]圖24示出了圖23的晶體管器件的等效電路圖。
[0033]圖25示出了圖24的晶體管器件的改型的等效電路圖。
[0034]圖26圖示了圖25的晶體管器件的第一種可能的實(shí)現(xiàn)。
[0035]圖27圖示了圖25的晶體管器件的第二種可能的實(shí)現(xiàn)。
[0036]圖28圖示了圖25的晶體管器件的第三種可能的實(shí)現(xiàn)。
[0037]圖29圖示了包括晶體管器件和驅(qū)動電路的電子電路的第一實(shí)施例。
[0038]圖30圖示了包括晶體管器件和驅(qū)動電路的電子電路的第一實(shí)施例。

【具體實(shí)施方式】
[0039]在下面的詳細(xì)描述中，參照附圖。附圖形成描述的一部分并通過圖示的方式示出其中可以實(shí)施本發(fā)明的特定實(shí)施例。將理解到的是，除非另外特別指出，否則這里描述的各種實(shí)施例的特征可以彼此組合。
[0040]圖1示意性地圖示了晶體管器件(具體而言是MOSFET器件)的第一實(shí)施例。晶體管器件包括至少一個(gè)晶體管單元10，其中在半導(dǎo)體本體100中包括漂移區(qū)域11、源極區(qū)域
12、位于漂移區(qū)域11和源極區(qū)域12之間的本體區(qū)域13以及與漂移區(qū)域11相鄰的漏極區(qū)域14。漏極區(qū)域14可以與漂移區(qū)域11鄰近(如圖示)。根據(jù)另一實(shí)施例，場停止區(qū)域15(圖1中虛線所示)布置在漂移區(qū)域11和漏極區(qū)域14之間，場停止區(qū)域15具有與漂移區(qū)域11相同的摻雜類型，但比漂移區(qū)域11更高摻雜。此外，晶體管單元10包括柵極電極21，柵極電極21與本體區(qū)域13相鄰并且通過柵極電介質(zhì)22與本體區(qū)域13介電絕緣。在常規(guī)方式中，柵極電極21用于控制源極區(qū)域12和漂移區(qū)域11之間的本體區(qū)域13中的導(dǎo)電溝道。此外，晶體管單元10包括場電極31，場電極31與漂移區(qū)域11相鄰并且通過場電極電介質(zhì)32與漂移區(qū)域11介電絕緣。下面在這里更詳細(xì)地說明場電極的功能。
[0041]參照圖1，源極區(qū)域12和本體區(qū)域13都電連接到源極端子S，漏極區(qū)域14電連接到漏極端子D，并且柵極電極21電連接?xùn)艠O端子G。圖1僅示意性地圖示了這些電連接。根據(jù)一個(gè)實(shí)施例，晶體管器件包括多個(gè)晶體管單元10。通過使各個(gè)晶體管單元的源極區(qū)域12和本體區(qū)域13連接到源極端子S并且通過使各個(gè)晶體管單元的柵極電極21連接到柵極端子G，將這些晶體管單元并聯(lián)連接。此外，如圖所示，各個(gè)晶體管單元10可以共享漂移區(qū)域11和漏極區(qū)域14。此外，兩個(gè)或更多晶體管單元可以共享一個(gè)柵極電極21或一個(gè)場電極31，并且兩個(gè)或更多晶體管單元可以共享一個(gè)源極區(qū)域12和一個(gè)本體區(qū)域13。在圖1的實(shí)施例中，用實(shí)線圖示了兩個(gè)晶體管單元10。在本實(shí)施例中，兩個(gè)晶體管單元共享柵極電極21和場電極31，并且共同具有漂移區(qū)域11和漏極區(qū)域14 (然而，圖1所示晶體管單元10也可以稱為半單元，并且圖1中用實(shí)線所示的器件拓?fù)淇梢员灰暈橐粋€(gè)晶體管單元)。
[0042]圖1示出了半導(dǎo)體本體100的垂直截面圖，其中實(shí)現(xiàn)了至少一個(gè)晶體管單元10的器件區(qū)域，即源極區(qū)域12、本體區(qū)域13、漂移區(qū)域11和漏極區(qū)域14。在本實(shí)施例中，晶體管器件為垂直晶體管器件。即，源極區(qū)域12和漏極區(qū)域14位于半導(dǎo)體本體100的相反表面101、102附近。在本實(shí)施例中，源極區(qū)域12位于半導(dǎo)體本體100的第一表面101附近，而漏極區(qū)域14位于半導(dǎo)體本體100的相反第二表面102附近。然而，將晶體管器件實(shí)現(xiàn)為垂直晶體管器件僅為示例，其中源極區(qū)域12和漏極區(qū)域14在半導(dǎo)體本體100的垂直方向上是遠(yuǎn)離的。這里公開的基本原理也適用于橫向晶體管器件?！皺M向晶體管器件”為其中源極區(qū)域和漏極區(qū)域在半導(dǎo)體本體的橫向(水平)方向上遠(yuǎn)離的晶體管器件。
[0043]半導(dǎo)體本體100可以包括常規(guī)半導(dǎo)體材料，諸如硅(Si)、碳化硅(SiC)、砷化鎵(GaAs)等。
[0044]圖1的晶體管器件可以實(shí)現(xiàn)為η型晶體管器件(η型MOSFET)或?qū)崿F(xiàn)為p型晶體管器件(P型MOSFET)。在η型晶體管器件中，源極區(qū)域12、漂移區(qū)域11和漏極區(qū)域14是η摻雜的，并且本體區(qū)域13是P摻雜的。在P型晶體管器件中，各個(gè)器件區(qū)域的摻雜類型與η型晶體管器件的摻雜類型是互補(bǔ)的。即，源極區(qū)域12、漂移區(qū)域11和漏極區(qū)域14是P摻雜的，本體區(qū)域13是η摻雜的。此外，晶體管器件可以實(shí)現(xiàn)為增強(qiáng)型(通常截止)晶體管器件或?qū)崿F(xiàn)為耗盡型(通常導(dǎo)通)晶體管器件。在增強(qiáng)型晶體管器件中，摻雜類型與源極區(qū)域12和漂移區(qū)域11的摻雜類型相反的本體區(qū)域13與柵極電介質(zhì)22相鄰，從而晶體管器件僅當(dāng)柵極電極21在源極區(qū)域12和漂移區(qū)域11之間的本體區(qū)域13中產(chǎn)生反型溝道時(shí)處于導(dǎo)通狀態(tài)。在耗盡型晶體管器件3中，沿著源極區(qū)域12和漂移區(qū)域11之間的柵極電介質(zhì)22，存在與源極12和漂移區(qū)域11相同摻雜類型的溝道區(qū)域16 (圖1中虛線所示)。在本實(shí)施例中，當(dāng)柵極電極21在溝道區(qū)域16中產(chǎn)生耗盡區(qū)域時(shí)晶體管器件被阻隔(關(guān)斷)。
[0045]出于說明的目的，特別是為了說明圖1的晶體管器件的操作原理，假設(shè)晶體管器件為η型增強(qiáng)型晶體管器件(MOSFET)。然而，操作原理也適用于P型MOSFET或耗盡型M0SFET3。在P型MOSFET的情況下，下面說明的電壓的極性不得不反轉(zhuǎn)。出于說明的目的，進(jìn)一步假設(shè)晶體管器件的漏極-源極路徑與負(fù)載Z串聯(lián)連接，并且假設(shè)與負(fù)載Z和晶體管器件的串聯(lián)電路連接在正向供給電位V+和負(fù)向供給電位或參考電位(諸如接地)的端子之間。首先，描述晶體管器件的基本操作原理，其中假設(shè)可變電阻器具有零電阻。
[0046]當(dāng)漏極端子D和源極端子S (漏極-源極電壓)之間的電壓為正時(shí)并且當(dāng)在柵極端子G和源極端子S之間施加驅(qū)動電壓(柵極-源極電壓)時(shí)，晶體管器件處于導(dǎo)通狀態(tài)(導(dǎo)通)，驅(qū)動電壓在源極區(qū)域12和漂移區(qū)域11之間的本體區(qū)域13中產(chǎn)生反型溝道。在η型晶體管器件中，使晶體管器件導(dǎo)通的柵極-源極電壓Ves是比閾值電壓Vth更高的正向電壓。閾值電壓Vth例如在0.5V和5V之間。在導(dǎo)通狀態(tài)下，電流從源極區(qū)域12流動通過本體區(qū)域13、漂移區(qū)域11和漏極區(qū)域14中的溝道而到達(dá)漏極端子D。
[0047]當(dāng)本體區(qū)域13中的導(dǎo)通溝道被阻斷時(shí)晶體管器件截止。例如當(dāng)晶體管器件的閾值電壓為正向電壓時(shí)，通過將柵極-源極電壓Ves設(shè)置為零，換言之通過向柵極端子G施加源極電位，可以使晶體管器件截止。當(dāng)本體區(qū)域13中的導(dǎo)通溝道阻斷時(shí)，并且當(dāng)在漏極端子D和源極端子S之間仍然存在正電壓時(shí)，使漂移區(qū)域11和本體區(qū)域13之間的ρη結(jié)17反向偏置，從而空間電荷區(qū)域(耗盡區(qū)域)在Pn結(jié)17處開始的漂移區(qū)域11中擴(kuò)展。隨著耗盡區(qū)域在漂移區(qū)域11中擴(kuò)展，漏極-源極電壓Vds的電壓電平增加。耗盡區(qū)域的寬度，作為耗盡區(qū)域的在與ρη結(jié)17垂直的方向上的尺寸，依賴于使ρη結(jié)17反向偏置的漏極_源極電壓Vds，其中耗盡區(qū)域的寬度隨著漏極-源極電壓Vds的增加而增加。
[0048]在耗盡區(qū)域內(nèi)，在漂移區(qū)域11中存在離子化摻雜劑原子。這些離子化摻雜劑原子當(dāng)漂移區(qū)域11為η摻雜時(shí)具有正電荷(并且當(dāng)漂移區(qū)域11為P摻雜時(shí)具有負(fù)電荷)。漂移區(qū)域11中的正電荷對應(yīng)的負(fù)電荷位于ρη結(jié)17的另一側(cè)上的本體區(qū)域13中。一般而言，當(dāng)漂移區(qū)域11中的離子化摻雜原子和對應(yīng)的本體區(qū)域13中的相反電荷產(chǎn)生的電場達(dá)到臨界電場時(shí)，達(dá)到晶體管器件的電壓阻擋能力。臨界電場是半導(dǎo)體本體100的半導(dǎo)體材料的材料參數(shù)。在Pn結(jié)17處達(dá)到臨界電場時(shí)的反向偏置電壓依賴于漂移區(qū)域11的摻雜濃度，并且因此依賴于當(dāng)向ρη結(jié)17施加反向偏置電壓時(shí)可以離子化的摻雜劑原子的數(shù)目。
[0049]在圖1的晶體管器件中，漂移區(qū)域11中的離子化摻雜原子不僅在本體區(qū)域13中找到對應(yīng)的相反電荷，而且在場電極31中找到對應(yīng)的相反電荷。場電極31具有與源極電位對應(yīng)的電位，電位比圍繞晶體管器件的截止?fàn)顟B(tài)的場電極31的漂移區(qū)域11的電位更負(fù)。因而，在η型晶體管器件中，在截止?fàn)顟B(tài)中，場電極31相對于周圍的漂移區(qū)域11被負(fù)向充電。S卩，電子沿著場電極電介質(zhì)32在場電極31中積累，其中這些電子提供漂移區(qū)域11中的離子化(正向充電)摻雜劑原子的相反電荷。這在圖2中進(jìn)行示意性地圖示。
[0050]借助于向漂移區(qū)域11中的離子化摻雜劑原子提供相反電荷的場電極31，圖1的晶體管器件的漂移區(qū)域11可以比不包括場電極的常規(guī)晶體管器件的漂移區(qū)域更高摻雜，而不降低晶體管器件的電壓阻擋能力。因而，在給定電壓阻擋能力下，具有場電極31的晶體管器件具有較低的導(dǎo)通電阻(RDS，m)。源極區(qū)域12和漏極區(qū)域14的摻雜濃度例如在lE19cm_3和lE21cm_3之間，本體區(qū)域13的摻雜濃度例如在lE16cm_3和lE18cm_3之間，并且漂移區(qū)域11的摻雜濃度例如在lE14cm_3和lE17cm_3之間。
[0051]場電極31、場電極電介質(zhì)32和與場電極電介質(zhì)32相鄰的漂移區(qū)域11的那些區(qū)域形成耗盡型M0SFET3，耗盡型M0SFET3包括作為柵極電極的場電極31、作為柵極電介質(zhì)的場電極電介質(zhì)32以及作為源極、體和漏極區(qū)域的漂移區(qū)域11。耗盡型MOSFET的電路符號在圖1中示出。在η型晶體管器件中，耗盡型M0SFET3為η型耗盡型M0SFET3。當(dāng)場電極31的電位相對于漂移區(qū)域11的電位為負(fù)時(shí)該耗盡型M0SFET3開始關(guān)斷。這在ρη結(jié)17反向偏置并且漂移區(qū)域11的電位增加時(shí)發(fā)生。
[0052]圖3示出了柵極-源極Ves和漏極-源極電壓Vds的示例性時(shí)序圖，以便圖示圖1的晶體管器件的操作原理。圖3示出了一個(gè)切換周期，其中晶體管器件在導(dǎo)通時(shí)段Tw期間導(dǎo)通，并且在導(dǎo)通時(shí)段Ton之后截止。在導(dǎo)通時(shí)段Ton期間，漏極電壓Vds與跨負(fù)載Z的電壓相比較低并且依賴于導(dǎo)通電阻RDS，m和通過負(fù)載的電流。典型地，在具有100V和600V之間的電壓阻擋能力的晶體管器件中，漏極-源極電壓Vds在導(dǎo)通狀態(tài)下最多為幾伏。當(dāng)晶體管器件截止時(shí)，漏極-源極電壓增加，直到幾乎整個(gè)供給電壓(在本實(shí)施例中為V+)跨晶體管器件下降。漏極-源極電壓在柵極-源極電壓Ves下降到閾值電壓Vth以下之后增加的速率可以通過調(diào)節(jié)可變電阻器的電阻來進(jìn)行調(diào)節(jié)。
[0053]出于說明的目的，假設(shè)可變電阻器4可以至少具有兩個(gè)不同電阻水平，具體為低水平Rl和高水平R4h。在下面更進(jìn)一步地說明調(diào)節(jié)可變電阻器的該電阻水平的方式。進(jìn)一步假設(shè)當(dāng)晶體管器件截止時(shí)可變電阻器4具有低電阻水平。低水平使得場電極31被(負(fù)向)充電，從而場電極31在晶體管器件處于截止?fàn)顟B(tài)時(shí)對電荷載流子的補(bǔ)償作出貢獻(xiàn)。為了說明的目的，進(jìn)一步假設(shè)當(dāng)晶體管器件截止時(shí)電阻水平變?yōu)楦咚讲⑶耶?dāng)在晶體管器件再次導(dǎo)通時(shí)停留在高水平上。導(dǎo)通時(shí)的高電阻水平使場電極31的放電緩慢下來，從而與其中可變電阻器4在導(dǎo)通時(shí)具有低電阻水平的情形相比，晶體管器件從截止?fàn)顟B(tài)切換到導(dǎo)通狀態(tài)更慢。換言之，可變電阻器4的較高電阻水平導(dǎo)致具有漏極-源極電壓VDS的相對平滑切換邊緣的緩慢切換過程。這是因?yàn)槠茀^(qū)域11中沿著場電極電介質(zhì)32的耗盡區(qū)域相對較慢地消失，從而在導(dǎo)通狀態(tài)開始時(shí)導(dǎo)通電阻相對較高。然而，場電極31最終放電，導(dǎo)致晶體管器件的較低導(dǎo)通電阻。此時(shí)或者甚至之前，可以將電阻水平降低到較低水平，直到晶體管器件再次導(dǎo)通。圖3示意性地圖示了電阻水平的時(shí)序圖。
[0054]根據(jù)圖4所示的一個(gè)實(shí)施例，場電極31耦合到柵極端子G，而不是源極端子S。在截止?fàn)顟B(tài)中，當(dāng)柵極電位(柵極端子G處的電位)對應(yīng)于源極電位(源極端子S處的電位)時(shí)，圖3的晶體管器件類似于圖1的晶體管器件那樣操作。在導(dǎo)通狀態(tài)下，場電極31具有柵極電位，柵極電位比源極端子S和漏極端子D處的電位高，從而導(dǎo)通狀態(tài)中的場電極31可以誘發(fā)漂移區(qū)域11中沿著場電極電介質(zhì)32的累積溝道。累積溝道有助于進(jìn)一步降低晶體管器件的導(dǎo)通電阻。例如，晶體管器件實(shí)現(xiàn)為具有10V和600V或更大之間的電壓阻擋能力。在該類型的晶體管器件中，使晶體管器件導(dǎo)通的柵極-源極電壓例如在7V和15V之間，而導(dǎo)通狀態(tài)下漏極端子D和源極端子S之間的電壓通常在3V以下。
[0055]根據(jù)圖5所示的一個(gè)實(shí)施例，晶體管器件包括至少一個(gè)晶體管單元10，晶體管單元10具有場電極31，場電極31通過可變電阻器4耦合到源極端子S (如圖所示)或柵極端子G (未示出)，并且該晶體管器件包括至少一個(gè)其它晶體管單元10’，晶體管單元10’具有直接連接到源極端子S (如圖所示)或柵極端子G (未示出)的場電極31，并且穿過電導(dǎo)體。導(dǎo)體可以包括導(dǎo)電材料，諸如金屬或高摻雜多晶半導(dǎo)體材料。必然地，電導(dǎo)體具有電阻。電阻可以根據(jù)溫度變化，而該電阻無法以與可以改變可變電阻器的電阻的相同方式通過施加驅(qū)動信號來進(jìn)行變化。在下文中，晶體管單元10將被稱為可變晶體管單元(第一類型的晶體管單元)，并且在下文中，晶體管單元10’將被稱為常規(guī)晶體管單元(第二類型的晶體管單元)。
[0056]圖4的晶體管器件中的各個(gè)晶體管單元10、10’并聯(lián)連接。換言之，各個(gè)晶體管單元具有連接到源極端子S的源極區(qū)域12和本體區(qū)域13，并且具有連接到柵極端子的柵極電極21。此外，各個(gè)晶體管單元10、10’共同具有漂移區(qū)域11和漏極區(qū)域14。在圖5的晶體管器件中，通過調(diào)節(jié)電阻水平，可以使具有可變電阻器4的至少一個(gè)晶體管單元去激活，從而在晶體管器件第一次截止之后使得場電極31無法放電。當(dāng)場電極31無法放電時(shí)，漂移區(qū)域11中沿著場電極電介質(zhì)32的耗盡區(qū)域無法消失，從而永久地阻斷了晶體管單元的漂移區(qū)域11中的導(dǎo)通溝道，或者使得晶體管單元10在高導(dǎo)通電阻的情況下操作。
[0057]根據(jù)圖6所示的一個(gè)實(shí)施例，可變電阻器4包括具有負(fù)載路徑(漏極-源極路徑)和柵極端子G4的耗盡型MOSFET。負(fù)載路徑連接在場電極31與源極端子S (如圖所示)和柵極端子(未示出)之一之間。柵極端子G4連接到控制端子或形成晶體管器件的控制端子CC0控制端子CC被配置成接收驅(qū)動信號，其中該驅(qū)動信號被配置為調(diào)節(jié)耗盡型M0SFET4的導(dǎo)通電阻，導(dǎo)通電阻為耗盡型MOSFET的漏極端子D4和源極端子S4之間的電阻。根據(jù)一個(gè)實(shí)施例，當(dāng)晶體管器件為η型晶體管器件時(shí)，耗盡型M0SFET4為ρ型耗盡型MOSFET。參照圖6，耗盡型M0SFET4的源極端子S4可以連接到晶體管器件的源極端子S，并且耗盡型M0SFET4的漏極端子D4可以連接到場電極31。
[0058]圖7圖示了圖6的晶體管器件的等效電路圖。等效電路圖包括串聯(lián)電路，串聯(lián)電路具有連接在晶體管器件的源極端子和漏極端子之間的第一 M0SFET20和第二 M0SFET3。串聯(lián)電路表示圖6的至少一個(gè)晶體管單元10，其中第一 M0SFET20由柵極電極21、柵極電介質(zhì)
22、源極區(qū)域12和本體區(qū)域13以及漂移區(qū)域11的一部分形成，所述第一 M0SFET20在本實(shí)施例中為η型增強(qiáng)型MOSFET。第二 M0SFET3由漂移區(qū)域11的另一部分和至少一個(gè)晶體管單元10的漏極區(qū)域14、場電極31和場電極電介質(zhì)32形成，所述第二 M0SFET3在本實(shí)施例中為η型耗盡型MOSFET。由至少一個(gè)晶體管單元形成的具有第一 M0SFET20和第二 M0SFET3的串聯(lián)電路在下文中將被稱為負(fù)載M0SFET1。參照圖7，等效電路圖進(jìn)一步包括其它耗盡型M0SFET，其為參照圖6說明的ρ型耗盡型M0SFET4?？刂曝?fù)載M0SFET1的場電極的充電和放電的該耗盡型M0SFET4在下文中將被稱為控制M0SFET4。控制M0SFET4具有其漏極-源極路徑，路徑連接在第二 M0SFET3的柵極端子和晶體管器件的源極端子S之間。控制MOSFET的柵極端子G4耦合到控制端子CC。
[0059]通過在漏極端子D和源極端子S之間施加漏極-源極電壓并且通過在柵極端子G和源極端子S之間施加適當(dāng)?shù)尿?qū)動電壓，圖7的晶體管器件可以如常規(guī)晶體管器件(常規(guī)MOSFET)那樣操作。此外，通過控制在控制端子CC處的電位，可以控制對形成負(fù)載M0SFET1的至少一個(gè)晶體管單元10的場電極31進(jìn)行充電和放電的過程。
[0060]應(yīng)注意，除至少一個(gè)可變晶體管單元10之外，負(fù)載晶體管I還可以包括至少一個(gè)常規(guī)晶體管單元10’。至少一個(gè)常規(guī)晶體管單元由具有第三M0SFET20’和第四M0SFET3’的串聯(lián)電路表示。串聯(lián)電路與具有第一 M0SFET20和第二 M0SFET3的串聯(lián)電路不同之處在于:第四M0SFET3’的柵極節(jié)點(diǎn)耦合到晶體管器件的源極端子S (如圖所示)或柵極端子G (未示出)。
[0061]在以下的論述中，參照【專利附圖】

【附圖說明】晶體管器件的若干實(shí)施例。在這些附圖中，僅示出負(fù)載M0SFET1的可變晶體管單元10。然而，負(fù)載MOSFET也可以包括至少一個(gè)常規(guī)晶體管單元10’，g卩，負(fù)載M0SFETl可以包括至少一個(gè)晶體管單元10’，晶體管單元10’具有未連接到控制M0SFET4的場電極31。
[0062]圖8示意性地示出了半導(dǎo)體本體100的透視截面圖，其中實(shí)現(xiàn)負(fù)載M0SFET1和控制M0SFET4的若干晶體管單元。如本文之前結(jié)合圖1說明的那樣實(shí)現(xiàn)負(fù)載M0SFET1的各個(gè)晶體管單元10。這些晶體管單元在本實(shí)施例中為縱向晶體管單元。即，源極區(qū)域12和本體區(qū)域13、柵極電極21和柵極電介質(zhì)22、場電極31和場電極電介質(zhì)32為伸長區(qū)域，均在半導(dǎo)體本體100的水平方向上延伸。負(fù)載M0SFET1為垂直MOSFET，是指源極區(qū)域12位于半導(dǎo)體本體的第一表面101附近，并且漏極區(qū)域14位于半導(dǎo)體本體100的第二表面102附近。
[0063]參照圖8，控制M0SFET4為橫向M0SFET，包括源極區(qū)域41、本體區(qū)域42和漏極區(qū)域43。源極區(qū)域41和漏極區(qū)域43在半導(dǎo)體本體的橫向方向上是遠(yuǎn)離的，并且本體區(qū)域42位于源極區(qū)域41和漏極區(qū)域43之間。源極區(qū)域41、本體區(qū)域42和漏極區(qū)域43具有相同的摻雜類型，當(dāng)負(fù)載M0SFET1為η型MOSFET時(shí)為該摻雜類型是ρ型。源極區(qū)域41和漏極區(qū)域43的摻雜濃度例如在lE18cm_3和lE21cm_3之間，并且本體區(qū)域42的摻雜濃度例如在IE15cm 3 和 IE17cm 3 之間。
[0064]參照圖8，控制M0SFET4進(jìn)一步包括至少一個(gè)柵極電極44，柵極電極44與源極區(qū)域41、本體區(qū)域42和漏極區(qū)域43介電絕緣，并且在半導(dǎo)體本體100的橫向方向中從源極區(qū)域41到漏極區(qū)域43延伸。在圖8的實(shí)施例中，控制M0SFET4包括兩個(gè)相反的柵極電極44，從而源極區(qū)域41、本體區(qū)域42和漏極區(qū)域43布置在兩個(gè)相反柵極電極44之間。然而，這僅為不例。根據(jù)另一實(shí)施例(未不出)，兩個(gè)柵極電極44和對應(yīng)的柵極電介質(zhì)45之一替換為絕緣材料，諸如氧化物和可選的其它(浮置)電極。
[0065]至少一個(gè)柵極電極44電連接到控制端子CC，漏極區(qū)域43電連接到負(fù)載M0SFET1的場電極31，并且源極區(qū)域41電連接到負(fù)載M0SFET1的晶體管單元10的源極區(qū)域12和源極端子S。在圖8的垂直負(fù)載M0SFET1中，在半導(dǎo)體本體100中掩埋場電極31。本文以下部分進(jìn)一步參照圖9說明將掩埋場電極31電連接到控制M0SFET4的漏極區(qū)域43的一種方式。
[0066]在之前說明的實(shí)施例中，一個(gè)晶體管單元10的場電極31位于一個(gè)共同溝槽中的晶體管單元的柵極電極21下方。然而，這僅為示例。這里公開的基本原理不限于具有在與柵極電極21相同溝槽中的場電極31的負(fù)載MOSFET。也可以實(shí)現(xiàn)負(fù)載M0SFET，使得一個(gè)晶體管單元的柵極電極21和場電極31位于分開的溝槽中。
[0067]參照圖8，負(fù)載M0SFET1和控制M0SFET4的晶體管單元具有類似的柵極結(jié)構(gòu)。即，控制MOSFET類似于負(fù)載M0SFET1，包括在至少一個(gè)柵極電極44下方的場電極46。場電極46可以連接到晶體管單元的場電極31，或可以連接到另一限定電位，諸如晶體管單元10的源極電位或柵極電位，或連接到控制端子CC。在經(jīng)濟(jì)生產(chǎn)晶體管器件方面，實(shí)施具有類似柵極結(jié)構(gòu)的負(fù)載M0SFET1和控制M0SFET4是有益的?？梢允褂孟嗤姆椒ú襟E生產(chǎn)負(fù)載MOSFETI的柵極電極21和場電極31以及對應(yīng)的電介質(zhì)22、32和控制M0SFET4的柵極電極44以及對應(yīng)的柵極電介質(zhì)45。
[0068]圖8的控制M0SFET4如可變電阻器那樣動作，其中可以通過施加到控制端子CC的電位來控制源極區(qū)域41和漏極區(qū)域43之間的電阻。當(dāng)在ρ型控制M0SFET4的類型中，控制電位高于源極電位，在本體區(qū)域42中沿著柵極電介質(zhì)45產(chǎn)生耗盡區(qū)域，其中源極區(qū)域41和漏極區(qū)域43之間的本體區(qū)域42的電阻增加，因?yàn)楹谋M區(qū)域進(jìn)一步擴(kuò)展。隨著相對于源極端子S處的電位在控制端子CC處的電位電平增加，耗盡區(qū)域進(jìn)一步擴(kuò)展。
[0069]圖9示出了負(fù)載M0SFET1的一個(gè)實(shí)施例，其中負(fù)載M0SFET1的晶體管單元的場電極31可以容易地連接到控制M0SFET4 (控制M0SFET4在圖9中未示出)的漏極區(qū)域43。在本實(shí)施例中，與柵極電極21相比，場電極31在橫向方向上進(jìn)一步延伸，并且包括場電極部分33，場電極部分33與柵極電極21介電絕緣并且延伸到半導(dǎo)體本體的第一表面101。延伸到第一表面101的部分33可以使用例如常規(guī)半導(dǎo)體布線技術(shù)來電連接到控制M0SFET4的漏極區(qū)域43。
[0070]參照圖8，半導(dǎo)體本體100可以包括兩個(gè)半導(dǎo)體層，即形成漏極區(qū)域14的第一半導(dǎo)體層110以及第二半導(dǎo)體層120。第一半導(dǎo)體層110可以為半導(dǎo)體襯底，特別是具有漏極區(qū)域14的摻雜濃度的高摻雜半導(dǎo)體襯底。第二半導(dǎo)體層120可以為外延層并且可以具有對應(yīng)于漂移區(qū)域11的摻雜濃度的基本摻雜?？梢酝ㄟ^在第二半導(dǎo)體層120中的注入和/或擴(kuò)散技術(shù)來生產(chǎn)負(fù)載M0SFET1的源極區(qū)域12和本體區(qū)域13以及控制M0SFET4的源極區(qū)域41、本體區(qū)域42和漏極區(qū)域43。在圖8的實(shí)施例中，摻雜濃度對應(yīng)于漂移區(qū)域11的摻雜濃度的半導(dǎo)本體區(qū)域被布置在控制M0SFET4的場電極46之間。根據(jù)圖10所示的另一實(shí)施例，半導(dǎo)體本體100的垂直方向上的本體區(qū)域42延伸到柵極電極44以外并且也與場電極46相鄰(并且由將場電極46與半導(dǎo)體本體100絕緣的電介質(zhì)層47而與場電極46介電絕緣)。在圖10的實(shí)施例中，控制M0SFET4的本體區(qū)域42具有比圖8的實(shí)施例中更大的截面積，從而圖10的控制型M0SFET4具有較低的最小導(dǎo)通電阻。場電極46可以連接到柵極電極44，柵極電極44將連接到控制端子CC。
[0071]在先前說明的實(shí)施例中，當(dāng)電阻低至足以允許電流在柵極和源極端子之一與場電極31之間流動時(shí)，可變電阻器4使得場電極31的充電和放電緩慢下來，但無法阻止場電極31完全充電或放電。然而，也可以如允許電流流動(導(dǎo)通狀態(tài))或阻止電流流動(截止?fàn)顟B(tài))的開關(guān)那樣操作可變電阻器4。根據(jù)圖11所示的另一實(shí)施例，開關(guān)5與可變電阻器4串聯(lián)連接。這在可變電阻器4操作為使得場電極31的充電和放電緩慢下來但不阻止電流流動時(shí)特別有用。
[0072]參照圖11，與可變電阻器4和開關(guān)5的串聯(lián)電路連接在場電極31與晶體管器件的源極端子S (如圖10所示)和柵極端子G (圖10中未示出)之一之間。在圖11的實(shí)施例中，可變電阻器4直接連接到場電極31，所以開關(guān)5連接在可變電阻器4與源極端子S和柵極端子G之一之間。然而，次序可以改變，使得開關(guān)5直接連接到場電極31，并且可變電阻器4連接在開關(guān)5與源極端子S和柵極端子G之一之間。
[0073]根據(jù)一個(gè)實(shí)施例，開關(guān)5具有耦合到晶體管器件的柵極端子G的控制節(jié)點(diǎn)，從而晶體管器件和開關(guān)5由施加到晶體管器件的柵極端子G的相同驅(qū)動電位所控制。
[0074]該開關(guān)5可以為電子開關(guān)，特別是MOSFET。在其中可變電阻器4和開關(guān)5都實(shí)現(xiàn)為MOSFET的這些實(shí)施例中，控制M0SFET4將被稱為第一控制M0SFET4，開關(guān)M0SFET5將被稱為第二控制M0SFET5。第二控制M0SFET5可以是導(dǎo)電類型與晶體管器件的導(dǎo)電類型互補(bǔ)的耗盡型MOSFET。即，當(dāng)晶體管器件為η型晶體管器件時(shí)，開關(guān)5為ρ型耗盡型MOSFET。
[0075]圖12示出了半導(dǎo)體本體100的透視截面圖，其中實(shí)現(xiàn)負(fù)載M0SFET1的器件區(qū)域以及第一控制M0SFET4和第二控制M0SFET5的器件區(qū)域。在本實(shí)施例中，第一控制M0SFET4為之前在本文中參照圖8或圖10說明的類型的橫向MOSFET。第二控制M0SFET5也實(shí)現(xiàn)為橫向MOSFET。在本實(shí)施例中，開關(guān)第二控制M0SFET5的器件拓?fù)鋵?yīng)于第一控制M0SFET4的器件拓?fù)洹＞唧w而言，第二控制M0SFET5包括源極區(qū)域51、本體區(qū)域52和漏極區(qū)域53，其中源極區(qū)域51和本體區(qū)域53在半導(dǎo)體本體的橫向方向上是遠(yuǎn)離的并且由本體區(qū)域52隔開。源極區(qū)域51、本體區(qū)域52和漏極區(qū)域53具有相同摻雜類型，在其中第二控制M0SFET5為P型耗盡型MOSFET的實(shí)施例中為ρ型。至少一個(gè)柵極電極54與源極區(qū)域51、本體區(qū)域52和漏極區(qū)域53相鄰，并且由柵極電介質(zhì)55與這些器件區(qū)域51-53介電絕緣。第二控制M0SFET5可以包括兩個(gè)相對的柵極電極54 (如圖所示)或者可以包括僅一個(gè)柵極電極54。在后一情況中，圖12的柵極電極54之一可以由諸如氧化物之類的電介質(zhì)區(qū)域和任選的其它電極之類代替。
[0076]參照圖12，開關(guān)5的漏極區(qū)域53電連接到負(fù)載M0SFET1的晶體管單元的場電極31，第二控制M0SFET5的源極區(qū)域51連接到控制M0SFET4的漏極區(qū)域43，并且第一控制M0SFET4的源極區(qū)域41連接到源極端子S。然而，也可以改變第一控制M0SFET4和第二控制M0SFET5在場電極31和源極端子S之間的次序，即，第一控制M0SFET4的漏極43可以連接到場電極31并且第二控制M0SFET5的源極區(qū)域51可以連接到源極端子S。
[0077]圖13示出了圖11的半導(dǎo)體器件的等效電路圖。電路圖基于圖7的電路圖并且附加地包括與第一控制M0SFET4串聯(lián)的第二控制M0SFET5。表示晶體管器件的至少一個(gè)常規(guī)晶體管單元的第三M0SFET20’和第四M0SFET3’是任選的。
[0078]在圖12和圖13的晶體管器件中，不僅可以控制在晶體管器件導(dǎo)通之后的預(yù)定時(shí)間段內(nèi)可能流動到場電極區(qū)域31 (或從場電極區(qū)域31流出)的電荷量，而且可以控制在場電極31與源極端子S和柵極端子G之一之間流動的電荷總量。控制在晶體管器件導(dǎo)通后從場電極31流出的電荷實(shí)現(xiàn)對輸出電容的調(diào)節(jié)，并且因而實(shí)現(xiàn)對晶體管器件的導(dǎo)通電阻的調(diào)節(jié)。盡管在先前說明的實(shí)施例中，可變晶體管單元10的場電極31當(dāng)可變電阻器的電阻非常高時(shí)保持浮置(導(dǎo)致低輸出電容但高導(dǎo)通電阻)或者被放電(其中補(bǔ)償區(qū)域32放電的速率可能變化)，但圖12和圖13的晶體管器件的場電極31可以被部分地放電。因而，可以持續(xù)地改變晶體管器件的輸出電容和導(dǎo)通電阻。在晶體管器件導(dǎo)通后從場電極31流出的電荷量由第一控制M0SFET4和第二控制M0SFET5來控制。
[0079]下面說明圖12和圖13的晶體管器件的操作原理。出于說明的目的，假設(shè)晶體管器件處于截止?fàn)顟B(tài)，從而對場電極31進(jìn)行了充電。當(dāng)通過施加適當(dāng)?shù)臇艠O-源極電壓VGS使晶體管器件導(dǎo)通時(shí)，施加到控制端子CC的控制電位限定第一控制M0SFET4的電阻，并且因此限定在預(yù)定時(shí)間段內(nèi)可能在場電極31和源極端子S之間流動的電荷量。第二控制M0SFET5限定可以在場電極31和源極端子S之間傳送電荷的時(shí)間段的持續(xù)時(shí)間。第二控制M0SFET5通過柵極端子G控制，并且當(dāng)柵極端子G和源極端子S之間的電壓達(dá)到第二控制M0SFET5的閾值電壓(關(guān)斷電壓)時(shí)截止。調(diào)節(jié)第二控制M0SFET5的閾值電壓，使得它低于當(dāng)晶體管器件處于導(dǎo)通狀態(tài)時(shí)最終施加在柵極端子G和源極端子S之間的柵極-源極電壓Ves。在晶體管器件的導(dǎo)通狀態(tài)下施加在柵極端子G和源極端子S之間的柵極-源極電壓例如在5V和20V之間，特別是在7V和15V之間。第二控制M0SFET5的閾值電壓低于該電壓。
[0080]當(dāng)晶體管器件導(dǎo)通時(shí)，柵極-源極電壓Vgs從截止值增加到導(dǎo)通值。在η型晶體管器件中截止值例如為0V，并且導(dǎo)通值對應(yīng)于前面說明的最終值。當(dāng)柵極-源極電壓Ves增加時(shí)，第二控制M0SFET5導(dǎo)通，直到柵極-源極電壓達(dá)到該第二控制M0SFET5的閾值。在第二控制M0SFET5關(guān)斷之前的時(shí)間段中，可以對場電極31進(jìn)行放電，其中在預(yù)定時(shí)間段內(nèi)從場電極31流到源極端子S的電荷量由第一控制M0SFET4所限定。在第二控制M0SFET5已經(jīng)關(guān)斷之后，與施加在控制端子CC和源極端子S之間的控制電壓無關(guān)，不再對場電極31進(jìn)行放電。因而，在本實(shí)施例中，可以通過第一控制M0SFET4和第二控制M0SFET5來控制在晶體管器件導(dǎo)通之后保留在場電極中的電荷量。
[0081]圖14示出了圖11的晶體管器件的改型。在圖13的晶體管器件中，第一控制M0SFET4和第二控制M0SFET5共享源極區(qū)域41、漏極區(qū)域43和本體區(qū)域42。在本實(shí)施例中，兩個(gè)柵極電極與本體區(qū)域42、源極區(qū)域41和漏極區(qū)域43相鄰，即第一控制M0SFET4的至少一個(gè)柵極電極44和第二控制M0SFET5的柵極電極54。在本實(shí)施例中，控制M0SFET4的至少一個(gè)柵極電極44為溝槽電極，如在前面本文結(jié)合圖8、圖10和圖12說明的實(shí)施例中那樣，并且開關(guān)的柵極電極54位于第一表面101上方。然而，當(dāng)然可以改變控制M0SFET4的柵極電極44以及開關(guān)的柵極電極54的位置。
[0082]圖15圖示了圖14的經(jīng)組合的第一控制M0SFET4和第二控制M0SFET5的在截面中的垂直截面圖，截面在本體區(qū)域42的縱向方向上延伸并且穿過本體區(qū)域42、源極區(qū)域41和漏極區(qū)域43、柵極電極54以及柵極電介質(zhì)55。
[0083]圖16示出了根據(jù)另一實(shí)施例的晶體管器件的等效電路圖。晶體管器件包括另一開關(guān)6，另一開關(guān)6連接在負(fù)載M0SFET1的可變晶體管單元10的柵極電極21 (在圖14中未示出)與柵極端子G之間。在圖16的等效電路圖中這些可變晶體管單元10由第一M0SFET20和第二 M0SFET3表示，從而本實(shí)施例中另一開關(guān)6連接在晶體管器件的柵極端子G與第一 M0SFET20的柵極節(jié)點(diǎn)之間。晶體管器件進(jìn)一步包括在圖16的等效電路圖中由第四M0SFET20’和第五M0SFET3’表示的至少一個(gè)常規(guī)晶體管單元10’(圖16中未示出)。至少一個(gè)常規(guī)晶體管單元的柵極電極直接連接到晶體管器件的柵極端子(由直接連接到柵極端子G的第三M0SFET20’的柵極節(jié)點(diǎn)表示)。
[0084]參照先前的說明，在晶體管器件的操作期間出現(xiàn)的電容損耗源自場電極31的充電和放電以及至少一個(gè)晶體管單元10的漂移區(qū)域11的對應(yīng)充電和放電，并且源自至少一個(gè)晶體管單元10的柵極電極21的充電和放電(柵極-源極電容)。在其中調(diào)節(jié)可變電阻器4的電阻使得當(dāng)晶體管器件導(dǎo)通時(shí)不對場電極31進(jìn)行放電的操作場景中，使晶體管單元10去激活。即，晶體管單元10在漂移區(qū)域11中不傳導(dǎo)電流。由于在該操作場景中不存在場電極31的充電和放電，所以對應(yīng)晶體管單元10的電容損耗顯著降低。在其中將可變電阻器4實(shí)現(xiàn)為耗盡型MOSFET的晶體管器件中，可以通過調(diào)節(jié)在控制端子CC處的控制電位(控制信號)來阻止場電極31的充電和放電，使得耗盡型M0SFET4截止。
[0085]然而，即使在其中當(dāng)晶體管器件導(dǎo)通時(shí)場電極31未放電的操作場景中，也可能仍然存在源自柵極-源極電容的充電和放電的電容損耗。這些源自柵極-源極電容的充電和放電的電容損耗在圖16的晶體管器件中可以被阻止，在該晶體管器件中另一開關(guān)6連接在至少一個(gè)晶體管單元10的柵極電極和柵極端子G之間。參照圖16，另一開關(guān)6可以實(shí)現(xiàn)為M0SFET，特別是實(shí)現(xiàn)為耗盡型M0SFET，其由控制端子CC處的控制電位控制并且其負(fù)載路徑(漏極-源極路徑)連接在至少一個(gè)晶體管單元10的柵極電極和柵極端子G之間。根據(jù)一個(gè)實(shí)施例，形成另一開關(guān)6的MOSFET具有與控制M0SFET4相同的導(dǎo)電類型。S卩，當(dāng)控制M0SFET4為ρ型耗盡型MOSFET時(shí)，形成另一開關(guān)6的MOSFET為ρ型耗盡型MOSFET。因而，當(dāng)控制M0SFET4截止時(shí)，另一開關(guān)6截止。在這種情況下，不僅場電極31的充電和放電被阻止，而且至少一個(gè)晶體管單元10的柵極電極的充電和放電也被阻止。在該操作場景中，可以通過柵極端子G僅控制(使得導(dǎo)通和截止)常規(guī)晶體管單元(在圖16中由M0SFET20’、3’表示)。
[0086]圖17示出了其中被實(shí)現(xiàn)為耗盡型MOSFET的負(fù)載M0SFET1、控制M0SFET4和另一開關(guān)6的半導(dǎo)體本體100的透視截面圖。在本實(shí)施例中，另一開關(guān)6實(shí)現(xiàn)為拓?fù)鋵?yīng)于控制M0SFET4的拓?fù)涞臋M向MOSFET。即，另一開關(guān)6包括同一導(dǎo)電類型的源極區(qū)域61、本體區(qū)域62和漏極區(qū)域63。根據(jù)一個(gè)實(shí)施例，當(dāng)控制M0SFET4為耗盡型MOSFET時(shí)，另一開關(guān)為ρ型耗盡型M0SFET，并且負(fù)載M0SFET1為η型MOSFET。在這種情況下，源極區(qū)域61、本體區(qū)域62和漏極區(qū)域63為ρ摻雜，其中源極區(qū)域61和漏極區(qū)域63具有比本體區(qū)域62更高的摻雜濃度。在本實(shí)施例中，開關(guān)6的漏極區(qū)域63連接到柵極端子G，源極區(qū)域61連接到負(fù)載M0SFET1的晶體管單元的柵極電極21，并且至少一個(gè)柵極電極64連接到控制端子CC，至少一個(gè)柵極電極64由柵極電介質(zhì)65與源極區(qū)域61、本體區(qū)域62和漏極區(qū)域63介電絕緣。
[0087]可選地，介電層66布置在本體區(qū)域62和襯底(漂移區(qū)域11)之間。介電區(qū)域66可以阻止從柵極端子G到漏極端子D的寄生電流。
[0088]根據(jù)圖18所示的另一實(shí)施例，第二開關(guān)7連接在負(fù)載M0SFET1的晶體管單元10的柵極電極21與源極端子S之間(關(guān)于圖18的實(shí)施例，另一開關(guān)6將被稱為第一開關(guān))。參照圖7，第二開關(guān)7可以實(shí)現(xiàn)為導(dǎo)電類型與控制M0SFET4的導(dǎo)電類型互補(bǔ)的增強(qiáng)型M0SFET，并且與晶體管器件具有相同導(dǎo)電類型。即，當(dāng)控制M0SFET4為ρ型MOSFET并且負(fù)載M0SFET1為η型MOSFET時(shí)，形成第二開關(guān)7的MOSFET為η型MOSFET (圖18所示)。
[0089]圖19示出了其中實(shí)現(xiàn)負(fù)載M0SFET1、控制M0SFET4以及第一開關(guān)6和第二開關(guān)7的半導(dǎo)體本體100的透視截面圖。在本實(shí)施例中，第二開關(guān)7類似于第一開關(guān)6那樣被實(shí)現(xiàn)為拓?fù)鋵?yīng)于控制M0SFET4的拓?fù)涞臋M向MOSFET。即，形成第二開關(guān)7的MOSFET包括同一導(dǎo)電類型(當(dāng)M0SFET7為η型MOSFET時(shí)為η型)的源極區(qū)域71和漏極區(qū)域73以及互補(bǔ)導(dǎo)電類型的本體區(qū)域72 (當(dāng)M0SFET7為η型MOSFET時(shí)為ρ型)。第二開關(guān)M0SFET7與控制M0SFET4和第一開關(guān)M0SFET6之一共享柵極電極。在本實(shí)施例中，第二開關(guān)M0SFET7的源極區(qū)域71、本體區(qū)域72和漏極區(qū)域73位于控制M0SFET4的至少一個(gè)柵極電極44和第一開關(guān)M0SFET6的至少一個(gè)柵極電極64附近并且位于二者之間，其中這些柵極電極44、64都連接到控制端子CC。
[0090]第二開關(guān)M0SFET7配置成當(dāng)?shù)谝婚_關(guān)M0SFET6阻斷(截止)時(shí)傳導(dǎo)(導(dǎo)通)。因而，當(dāng)?shù)谝婚_關(guān)M0SFET6截止時(shí)第二開關(guān)M0SFET7阻止寄生效應(yīng)對柵極-源極電容充電。
[0091]圖20示出了根據(jù)另一實(shí)施例的晶體管器件的等效電路圖。晶體管器件包括多個(gè)不同可變晶體管單元組。這些晶體管單元組中的每一組包括對應(yīng)于本文之前說明的晶體管單元10的至少一個(gè)可變晶體管單元。這些可變晶體管單元組中的每一組形成多個(gè)負(fù)載MOSFETl1U2Un (均包括之前說明的第一 M0SFET20r20n和第二 M0SFET3r3n)中的一個(gè)，其中這些負(fù)載MOSFET并聯(lián)連接在漏極端子和源極端子之間，并且這些負(fù)載MOSFETl1U2Un中的每一個(gè)的柵極端子連接到晶體管器件的柵極端子G。此外，晶體管器件包括多個(gè)控制MOSFET+-^，其中控制MOSFET+-^中的每一個(gè)耦合到負(fù)載MOSFETl1-1n之一并且被配置成以本文之前說明的方式控制對應(yīng)負(fù)載M0SFET1的場電極的充電和放電。各個(gè)控制MOSFET具有連接到控制端子CC的柵極電極(柵極端子)。
[0092]可選地，晶體管器件包括在圖20的實(shí)施例中由第三M0SFET20’和第四M0SFET3’表示的至少一個(gè)常規(guī)晶體管單元。各個(gè)負(fù)載MOSFETl1-1n可以附加地包括第一開關(guān)6或者第一開關(guān)6和第二開關(guān)7，如本文之前參照圖16至圖10說明的那樣。然而，這些開關(guān)并未在圖20中示出。
[0093]各個(gè)控制MOSF ETl-l可以具有不同的關(guān)斷電壓。例如參照其中示出一個(gè)控制M0SFET4的圖7，通過適當(dāng)?shù)剡x擇本體區(qū)域42的寬度和/或本體區(qū)域42的摻雜濃度，可以調(diào)節(jié)控制M0SFET4的關(guān)斷電壓。本體區(qū)域42的寬度是本體區(qū)域42在與柵極電極44垂直的方向上的尺寸。關(guān)斷電壓隨著該寬度減小而減小并且隨著該寬度增加而增加。此外，關(guān)斷電壓隨著摻雜濃度減小而減小并且隨著該摻雜濃度增加而增加。
[0094]在圖20的晶體管器件中，通過適當(dāng)?shù)卣{(diào)節(jié)施加到控制端子CC的控制電位，可以使各個(gè)負(fù)載MOSFETl1-1n激活和去激活。根據(jù)一個(gè)實(shí)施例，各個(gè)控制MOSFET+-^具有不同的關(guān)斷電壓并且施加到控制端子CC的控制電位可以具有n+1個(gè)不同控制電平。這在圖21中示意性示出。
[0095]圖21圖示了施加到控制端子CC的控制信號V。。的可能的控制電平，并且圖示了在對應(yīng)電平處去激活的負(fù)載MOSFET。在圖21中，Vrai表示控制電位V。。的第一信號電平。選擇該信號電平，使得負(fù)載MOSFETl1-1n被去激活。在第二信號電平Vra處第一負(fù)載MOSFETli被去激活，在第二信號電平\C2處，第一負(fù)載MOSFETii和第二負(fù)載MOSFETi2被去激活，并且在第η信號電平Vmi處負(fù)載MOSFETl1-1n中的每一個(gè)被去激活。在該控制電平Vccn處，僅由常規(guī)晶體管單元(圖20中M0SFET20’和3’所示)形成的負(fù)載M0SFET1。被激活。圖20的晶體管器件包括η=3個(gè)負(fù)載M0SFET。然而，這僅為示例。也可以實(shí)現(xiàn)任意其它的多個(gè)負(fù)載MOSFETo
[0096]通過在每組的晶體管單元的柵極電極和柵極端子G之間連接第一開關(guān)并且通過在每組的晶體管單元的柵極電極與源極端子S之間連接可選的第二開關(guān)，可以容易地修改圖20的晶體管器件。這在圖20中示意性地示出，其中第一負(fù)載MOSFETii表示第一組第一類型的晶體管單元，并且其中第二負(fù)載MOSFETi2表示第二組第一類型的晶體管單元。晶體管器件可以包括更多組第一類型的晶體管單元和第二類型的晶體管單元的組。然而，這些組并未在圖20中示出。參照圖20，每組晶體管單元具有與之關(guān)聯(lián)的第一開關(guān)6p62和第二開關(guān)7^7”第一開關(guān)6p62連接在柵極端子G與對應(yīng)組晶體管單元的第一 Mosfetzo1Jo2的柵極節(jié)點(diǎn)之間，并且第二開關(guān)7p72連接在對應(yīng)組晶體管單元的第一 Mosfetzo1Jo2的柵極節(jié)點(diǎn)與源極端子S之間。每組的第一開關(guān)61、62適用于對應(yīng)組的控制MOSFETld2,使得當(dāng)對應(yīng)控制MOSFETld2截止時(shí)第一開關(guān)61、62截止。相應(yīng)地，每組的第二開關(guān)71、72適用于對應(yīng)組的第一開關(guān)6^6；^,使得當(dāng)對應(yīng)第一開關(guān)6p62截止時(shí)第二開關(guān)71、72導(dǎo)通。
[0097]本文之前說明的晶體管器件包括具有至少一個(gè)第一類型的晶體管單元10的負(fù)載MOSFET和耦合到該至少一個(gè)晶體管單元的場電極的控制M0SFET4。負(fù)載M0SFET1可以包括諸如幾百、幾千(103)、幾萬(14)或幾十萬(15)個(gè)之類的多個(gè)晶體管單元10?？刂芃0SFET4連接到多個(gè)這樣的晶體管單元的場電極。
[0098]控制M0SFET4并不限于結(jié)合包括之前說明的諸如場電極31之類的場電極的晶體管單元來使用，而是也可以結(jié)合具有另一類型的耗盡控制區(qū)域的晶體管單元來使用，耗盡控制區(qū)域諸如導(dǎo)電類型與漂移區(qū)域11的導(dǎo)電類型互補(bǔ)的補(bǔ)償區(qū)域33。
[0099]圖23示出了其中集成了均具有補(bǔ)償區(qū)域33的多個(gè)晶體管單元10的半導(dǎo)體本體100的透視截面圖。圖23的實(shí)施例基于圖8的實(shí)施例，并且不同于圖8實(shí)施例之處在于:補(bǔ)償區(qū)域33代替場電極31通過控制M0SFET4耦合到源極端子S和柵極端子G之一。具有補(bǔ)償區(qū)域33的晶體管單元10的操作原理類似于具有場電極31和場電極電介質(zhì)32的晶體管單元10的操作原理。即，在晶體管器件的截止?fàn)顟B(tài)中，補(bǔ)償區(qū)域33類似于場電極31那樣，提供漂移區(qū)域11中的離子化開放(opened)原子的相反電荷。
[0100]圖24中圖示了圖23的半導(dǎo)體器件的等效電路圖。等效電路圖基于圖7的電路圖，其中圖7的耗盡型M0SFET3、3’由圖23中的JFET30、30’取代。JFET30表示補(bǔ)償區(qū)域33以及漂移區(qū)域11的與補(bǔ)償區(qū)域33鄰接的那些部分。與本文之前說明的晶體管器件類似，圖22中的晶體管器件可以附加地包括常規(guī)晶體管單元。常規(guī)晶體管單元是具有與柵極端子G和源極端子S之一永久連接的補(bǔ)償區(qū)域(圖22中的33)的晶體管單元。圖23中的M0SFET20’和JFET30’表示可任選的常規(guī)晶體管單元。
[0101]以與參照圖7說明的晶體管器件相同的方式，可以修改圖24的晶體管器件，晶體管器件包括具有補(bǔ)償區(qū)域作為耗盡控制區(qū)域而不是場電極的晶體管單元。根據(jù)一個(gè)實(shí)施例，晶體管器件附加地包括第一開關(guān)6和任選的第二開關(guān)。這在稍后參照圖25進(jìn)行說明。
[0102]圖25示出了晶體管器件的等效電路圖，晶體管器件基于圖23和圖24的晶體管器件。圖25的晶體管器件包括第一開關(guān)6以及可選地包括本文之前參照兩個(gè)圖16和圖18說明的第二開關(guān)7。圖25的晶體管器件的操作原理對應(yīng)于圖18的晶體管器件的操作原理。圖25的晶體管器件與圖18的晶體管器件之間的差別在于:M0SFET1的晶體管單元包括補(bǔ)償區(qū)域(圖22中的33)而不是場電極31。
[0103]圖26示出了其中實(shí)現(xiàn)圖25的晶體管器件的半導(dǎo)體本體100的透視截面圖。圖26的晶體管器件基于圖19的晶體管器件，并且與圖19的晶體管器件不同之處在于:由補(bǔ)償區(qū)域33代替場電極31和對應(yīng)的場電極電介質(zhì)32。
[0104]圖27示出了實(shí)現(xiàn)圖25的晶體管器件的另一方式。圖27示出了半導(dǎo)體本體的第一截面的垂直截面圖和半導(dǎo)體本體100的第二截面的透視截面圖。在半導(dǎo)體本體100的第一截面中，實(shí)現(xiàn)多個(gè)第一類型的晶體管單元10。與在本文之前說明的實(shí)施例中類似，每個(gè)晶體管單元10實(shí)現(xiàn)為垂直晶體管并且包括漂移區(qū)域11、源極區(qū)域12、布置在漂移區(qū)域11和源極區(qū)域12之間的本體區(qū)域13以及柵極電極21，柵極電極21與本體區(qū)域13相鄰并且通過柵極電介質(zhì)22與本體區(qū)域13介電絕緣。與在本文之前說明的實(shí)施例中類似，柵極電極21為溝槽電極，其布置在從第一表面101延伸到半導(dǎo)體本體100中的溝槽中。
[0105]參照圖27，控制M0SFET4包括多個(gè)晶體管單元，其中控制M0SFET4的每個(gè)晶體管單元布置在半導(dǎo)體本體100的第一表面101與一個(gè)補(bǔ)償區(qū)域33之間。控制M0SFET4的每個(gè)晶體管單元包括耦合到源極端子S (如圖所示)和柵極端子G (未示出)之一的源極區(qū)域41、與補(bǔ)償區(qū)域33鄰近的漏極區(qū)域43、在源極區(qū)域41與漏極區(qū)域43之間的本體區(qū)域42、以及與本體區(qū)域42相鄰并且通過柵極電介質(zhì)45與本體區(qū)域42介電絕緣的柵極電極44。漏極區(qū)域43可以為具有比補(bǔ)償區(qū)域33 (如圖所示)更高摻雜濃度的分離區(qū)域，或者可以由補(bǔ)償區(qū)域33的一部分形成。在本實(shí)施例中，控制M0SFET4的晶體管單元的柵極電極44為溝槽電極?？刂芃OSFET的各個(gè)晶體管單元并聯(lián)連接。
[0106]參照圖27，以本文之前參照圖19說明的方式，第一開關(guān)6和可選的第二開關(guān)7均實(shí)現(xiàn)為橫向耗盡型MOSFET。第一開關(guān)M0SFET6和第二開關(guān)M0SFET7共享一個(gè)柵極電極64，SP，第一開關(guān)M0SFET6的本體區(qū)域62與第二開關(guān)M0SFET7的本體區(qū)域72之間的柵極電極。其它柵極電極84、86是可選的，其它柵極電極84、86分別由電介質(zhì)層85、87與本體區(qū)域62、72介電絕緣并且位于柵極電極64對面。
[0107]圖28示出了圖27的晶體管器件的改型。在圖28的晶體管器件中，每個(gè)第一類型的晶體管單元10包括場電極25，場電極25與漂移區(qū)域11相鄰、與漂移區(qū)域11介電絕緣并且耦合到源極端子S。等同地，場電極可以位于橫向開關(guān)M0SFET6、7的柵極電極64 (84、86)下方。這些場電極也耦合到源極端子S。
[0108]圖29示出具有先前說明的晶體管器件并且具有驅(qū)動電路9的電路布局，驅(qū)動電路9被配置成驅(qū)動晶體管器件。在圖29的電路中，晶體管器件由參照圖7說明的等效電路圖表示。然而，也可以使用本文之前說明的晶體管器件的改型中的每一個(gè)。
[0109]參照圖29,驅(qū)動電路9包括第一輸出91和第二輸出92,第一輸出91 I禹合到晶體管器件的柵極端子G，第二輸出92耦合到晶體管器件的控制端子CC。根據(jù)一個(gè)實(shí)施例，驅(qū)動電路9被配置為依賴于輸入信號Sin來使晶體管器件導(dǎo)通和截止，輸入信號Sin指示晶體管器件的期望的切換狀態(tài)。驅(qū)動電路9依賴于輸入信號Sin生成柵極-源極電壓(驅(qū)動電壓)Ves。驅(qū)動電路9進(jìn)一步被配置為生成施加到控制端子的控制信號V。。。依賴于具體實(shí)現(xiàn)，控制信號Vcc可以限定當(dāng)晶體管器件導(dǎo)通時(shí)場電極31放電的速率，或者可以用于使第一類型的晶體管單元激活或去激活。根據(jù)一個(gè)實(shí)施例，驅(qū)動電路9依賴于驅(qū)動電路9接收到的負(fù)載條件信號I。生成控制信號。負(fù)載條件信號S。表示晶體管器件的負(fù)載條件。根據(jù)一個(gè)實(shí)施例，負(fù)載條件信號表示導(dǎo)通狀態(tài)下通過晶體管器件的負(fù)載電流。晶體管器件的負(fù)載電流為導(dǎo)通狀態(tài)下在漏極端子D和源極端子S之間的電流。根據(jù)另一實(shí)施例，驅(qū)動電路被配置成以預(yù)定切換頻率使晶體管器件周期性地導(dǎo)通和截止。在這種情況下，切換頻率限定晶體管器件的負(fù)載條件。
[0110]當(dāng)晶體管器件操作時(shí)，出現(xiàn)歐姆損耗和電容損耗。歐姆損耗是源自當(dāng)晶體管器件處于導(dǎo)通狀態(tài)時(shí)在晶體管器件的漏極端子D和源極端子S之間流動的電流的那些損耗。這些損耗主要依賴于導(dǎo)通電阻。電容損耗源自對晶體管器件中的寄生電容進(jìn)行充電和放電。第一寄生電容為柵極-源極電容(通常稱為Ces)。柵極-源極電容由柵極電極21、柵極電介質(zhì)22和源極區(qū)域12形成。當(dāng)晶體管器件導(dǎo)通時(shí)，柵極電容被充電，并且當(dāng)晶體管器件截止時(shí)，柵極電容被放電。另一寄生電容是場電極31、場電極電介質(zhì)32和漏極區(qū)域11形成的電容。電容可以被視為耗盡型M0SFET3的柵極-源極電容。電容是晶體管器件的漏極-源極電容(通常稱為Cds)的一部分，其中漏極-源極電容是晶體管器件的輸出電容的一部分(輸出電容，通常稱為Cres,等于漏極-源極電容Cds加上柵極-漏極電容CeD，其中柵極-漏極電容是柵極電極21和漂移區(qū)域11之間的電容)。
[0111]在之前說明的具有限制場電極31的放電的第一開關(guān)5和/或包括至少一個(gè)第二類型的晶體管單元的那些晶體管器件中，可以調(diào)節(jié)輸出電容和導(dǎo)通電阻。在導(dǎo)通電阻和輸出電容之間存在折中在于:隨著導(dǎo)通電阻增加，輸出電容減小，反之亦然。在包括第一開關(guān)5的晶體管器件中，可以通過當(dāng)晶體管器件導(dǎo)通時(shí)僅使得場電極31部分放電來降低輸出電容。然而，這增加了導(dǎo)通電阻，因?yàn)槠茀^(qū)域11部分耗盡。
[0112]在包括第一類型和第二類型的晶體管單元的晶體管器件中，通過使第一類型的晶體管單元去激活，可以降低輸出電容(并且可以增加導(dǎo)通電阻)。
[0113]根據(jù)一個(gè)實(shí)施例，驅(qū)動電路9當(dāng)負(fù)載電流高于預(yù)定電流水平時(shí)調(diào)節(jié)第一輸出電容(和第一導(dǎo)通電阻)，并且當(dāng)負(fù)載電流低于預(yù)定電流水平時(shí)調(diào)節(jié)低于第一輸出電容的第二輸出電容(和高于第一導(dǎo)通電阻的第二導(dǎo)通電阻)。在這種情況下，隨著負(fù)載電流增加，導(dǎo)通電阻降低(并且導(dǎo)通損耗降低)。
[0114]根據(jù)另一實(shí)施例，當(dāng)切換頻率低于預(yù)定頻率水平時(shí)，驅(qū)動電路調(diào)節(jié)第一輸出電容(和第一導(dǎo)通電阻)，并且當(dāng)切換頻率高于預(yù)定頻率水平時(shí)，驅(qū)動電路調(diào)節(jié)低于第一輸出電容的第二輸出電容(和高于第一導(dǎo)通電阻的第二導(dǎo)通電阻)。在這種情況下，隨著頻率增加，輸出電容降低(和電容損耗降低)。
[0115]在之前說明的實(shí)施例中，可變電阻器4、第一開關(guān)5、第二開關(guān)6和第三開關(guān)7可以集成在與至少一個(gè)第一類型的晶體管單元相同的半導(dǎo)體本體100中。然而，這僅為示例。也可以在一個(gè)半導(dǎo)體本體(集成電路)中實(shí)現(xiàn)可變電阻器4和開關(guān)5-7，并且在另一半導(dǎo)體本體中實(shí)現(xiàn)至少一個(gè)晶體管單元。
[0116]根據(jù)一個(gè)實(shí)施例，可變電阻器4、第二開關(guān)6以及可選的第一開關(guān)5和第三開關(guān)7中的至少一個(gè)的功能集成在驅(qū)動電路中。在圖30所示的本實(shí)施例中，驅(qū)動電路9控制場電極31的充電和放電，控制驅(qū)動至少一個(gè)第一類型的晶體管單元(由圖30中的M0SFET20和3表示)，并且獨(dú)立于驅(qū)動至少一個(gè)第一類型的晶體管單元而控制驅(qū)動至少一個(gè)第二類型的晶體管單元(由圖30中的M0SFET20和3表示)。
[0117]在圖30的實(shí)施例中，驅(qū)動電路9獨(dú)立地控制圖30中的至少一個(gè)可變晶體管單元(由圖30中的晶體管20、3表示)的操作和至少一個(gè)常規(guī)晶體管單元(由晶體管20’、3’表示)的操作。即，驅(qū)動電路可以使這些晶體管單元彼此獨(dú)立地導(dǎo)通和截止。當(dāng)然，多個(gè)可變晶體管單元可以并聯(lián)連接(在圖30中由晶體管20、3表示)并且由驅(qū)動電路9驅(qū)動，并且多個(gè)常規(guī)晶體管單元可以并聯(lián)連接(在圖30中由晶體管20’、3’表示)并由驅(qū)動電路9驅(qū)動。此外，驅(qū)動電路9被配置成控制至少一個(gè)可變晶體管單元的場電極的充電和放電。場電極在圖30中由耗盡型MOSFET3表示。
[0118]根據(jù)作為圖20的實(shí)施例的改型的另一實(shí)施例，存在若干組可變晶體管單元，其中驅(qū)動電路9獨(dú)立地控制各個(gè)組。即，在圖20的實(shí)施例的該改型中，驅(qū)動電路9獨(dú)立地控制均表示一組可變晶體管單元的晶體管并且獨(dú)立地控制均表示一個(gè)場電極的耗盡型晶體管3^3#此外，驅(qū)動電路9被配置成獨(dú)立于其他晶體管控制表示至少一個(gè)常規(guī)晶體管單元的晶體管2(V根據(jù)一個(gè)實(shí)施例，驅(qū)動電路9被配置成檢測晶體管器件的負(fù)載條件，并且被配置成根據(jù)負(fù)載條件使晶體管單元組去激活。根據(jù)一個(gè)實(shí)施例，驅(qū)動電路9根據(jù)負(fù)載條件改變?nèi)ゼせ畹慕M數(shù)。負(fù)載條件例如由通過晶體管器件的負(fù)載電流或者晶體管的期望切換頻率表示。
[0119]在前面的描述中，參照所述圖的方向使用方向術(shù)語，諸如“頂部”、“底部”、“前部”、“后部”、“開頭”、“結(jié)尾”等。由于可以在大量不同方向上定位實(shí)施例的組件，所以方向術(shù)語用于說明目的，而決不進(jìn)行任何限制。將理解到，可以使用其它實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯的改變，而不脫離本發(fā)明的范圍。因此下面的詳細(xì)描述并不是在限制的意義上進(jìn)行的，并且本發(fā)明的范圍由所附權(quán)利要求限定。
[0120]盡管已經(jīng)公開了本發(fā)明的各種示例性實(shí)施例，但本領(lǐng)域技術(shù)人員將明白的是，可以進(jìn)行各種改變和修改，這將實(shí)現(xiàn)本發(fā)明的一些優(yōu)勢，而不脫離本發(fā)明的精神和范圍。對于本領(lǐng)域普通技術(shù)人員而言，將顯而易見的是，可以適當(dāng)?shù)靥娲鷪?zhí)行相同功能的其它組件。應(yīng)提及的是，參照特定圖說明的特征可以與其它圖的特征組合，即使在其中它沒有明確提及的情況下也是如此。此外，可以在所有軟件實(shí)現(xiàn)中、使用適當(dāng)?shù)奶幚砥髦噶罨蛟诶糜布壿嫼蛙浖壿嫷慕M合實(shí)現(xiàn)相同結(jié)果的混合實(shí)現(xiàn)，來實(shí)現(xiàn)本發(fā)明的方法。旨在通過所附權(quán)利要求覆蓋對本發(fā)明概念的這種改型。
[0121]為容易描述，使用空間相關(guān)術(shù)語諸如“下方”、“下面”、“低”、“上方”、“上面”等來說明一個(gè)元件相對于第二元件的定位。除了圖中描述那些不同方向之外，這些術(shù)語旨在涵蓋器件的不同方向。此外，也可使用諸如“第一”、“第二”等的術(shù)語來描述各種元件、區(qū)域、部分等，并且也不旨在于進(jìn)行限制。整個(gè)描述中，類似的術(shù)語指代類似的元件。
[0122] 如這里使用的，術(shù)語“具有”、“含有”、“包括”、“包含”等為開放式術(shù)語，其表明所述元件或特征的存在，但不排除附加元件或特征。冠詞“一”、“一個(gè)”和“該”旨在包括復(fù)數(shù)以及單數(shù)，除非上下文另外清楚地表明。
[0123]考慮上述變型和應(yīng)用的范圍，應(yīng)理解到，本發(fā)明并不受前面的描述限制，也不受附圖限制。相反，本發(fā)明僅受隨后的權(quán)利要求和其合法的等同方案限制。
[0124]應(yīng)理解到的是，除非另外特別指出，否則這里描述的各種實(shí)施例的特征可以彼此結(jié)合 。
【權(quán)利要求】
1.一種晶體管器件，包括: 至少一個(gè)第一類型的晶體管單元，包括漂移區(qū)域、源極區(qū)域、布置在所述源極區(qū)域和所述漂移區(qū)域之間的本體區(qū)域、漏極區(qū)域、與所述本體區(qū)域相鄰并且由柵極電介質(zhì)與所述本體區(qū)域介電絕緣的柵極電極、以及與所述漂移區(qū)域相鄰并且由場電極電介質(zhì)與所述漂移區(qū)域介電絕緣的場電極； 耦合到所述至少一個(gè)第一類型的晶體管單元的所述柵極電極的柵極端子、耦合到所述至少一個(gè)第一類型的晶體管單元的所述源極區(qū)域的源極端子、以及被配置成接收控制信號的控制端子； 可變電阻器，連接在所述至少一個(gè)第一類型的晶體管單元的所述場電極與所述柵極端子和所述源極端子之一之間，其中所述可變電阻器包括被配置成通過在所述控制端子處接收的所述控制信號進(jìn)行調(diào)節(jié)的可變電阻。
2.根據(jù)權(quán)利要求1所述的晶體管器件，其中所述可變電阻器包括MOSFET。
3.根據(jù)權(quán)利要求2所述的晶體管器件，其中所述可變電阻器的MOSFET包括源極區(qū)域、漏極區(qū)域、在所述源極區(qū)域與所述漏極區(qū)域之間的本體區(qū)域、以及與所述本體區(qū)域相鄰并且由柵極電介質(zhì)與所述本體區(qū)域介電絕緣的柵極電極。
4.根據(jù)權(quán)利要求3所述的晶體管器件，其中所述可變電阻器的所述MOSFET是導(dǎo)電類型與所述至少一個(gè)第一類型的晶體管單元的所述源極區(qū)域的導(dǎo)電類型互補(bǔ)的耗盡型M0SFET。
5.根據(jù)權(quán)利要求3所述的晶體管器件，其中所述至少一個(gè)第一類型的晶體管單元和所述可變電阻器的所述MOSF ET被集成在共同的半導(dǎo)體本體中。
6.根據(jù)權(quán)利要求5所述的晶體管器件， 其中所述至少一個(gè)第一類型的晶體管單元的所述源極區(qū)域和所述漏極區(qū)域在所述半導(dǎo)體本體的垂直方向上是遠(yuǎn)離的；以及 其中所述可變電阻器的所述MOSFET的所述源極區(qū)域和所述漏極區(qū)域在所述半導(dǎo)體本體的橫向方向上是遠(yuǎn)離的。
7.根據(jù)權(quán)利要求6所述的晶體管器件，其中所述至少一個(gè)第一類型的晶體管單元的所述柵極電極和所述可變電阻器的所述MOSFET的所述柵極電極具有相同拓?fù)洹?br> 8.根據(jù)權(quán)利要求1所述的晶體管器件，包括多個(gè)第一類型的晶體管單元，其中所述可變電阻器連接在所述多個(gè)第一類型的晶體管單元中的每一個(gè)的所述場電極與所述源極端子和所述柵極端子之一之間。
9.根據(jù)權(quán)利要求1所述的晶體管器件，還包括: 至少一個(gè)第二類型的晶體管單元，包括場電極，所述場電極直接耦合到所述柵極端子和所述源極端子之一。
10.根據(jù)權(quán)利要求1所述的晶體管器件，還包括: 第一開關(guān)，與所述可變電阻器串聯(lián)連接，并且所述第一開關(guān)被配置成根據(jù)在所述晶體管器件的所述柵極端子處接收的驅(qū)動信號而被驅(qū)動。
11.根據(jù)權(quán)利要求1所述的晶體管器件，還包括: 第一可控開關(guān)，連接在所述至少一個(gè)第一類型的晶體管單元的所述柵極電極與所述柵極端子之間，并且所述第一可控開關(guān)被配置成根據(jù)所述控制信號而被驅(qū)動。
12.根據(jù)權(quán)利要求11所述的晶體管器件，還包括:第二可控開關(guān)，連接在所述至少一個(gè)第一類型的晶體管單元的所述柵極電極與所述源極端子之間，并且所述第二可控開關(guān)被配置成根據(jù)所述控制信號而被驅(qū)動。
13.根據(jù)權(quán)利要求1所述的晶體管器件，包括: 多個(gè)晶體管單元組，每個(gè)晶體管單元組包括至少一個(gè)第一類型的晶體管單元，以及 多個(gè)可變電阻器，其中所述多個(gè)可變電阻器中的每個(gè)可變電阻器連接在一個(gè)晶體管單元組的所述至少一個(gè)第一類型的晶體管單元的所述場電極與所述柵極端子和所述源極端子之一之間，以及 其中所述多個(gè)可變電阻器中的每個(gè)可變電阻器包括耗盡型MOSFET，所述耗盡型MOSFET被配置成通過所述控制信號而被驅(qū)動，并且其中所述耗盡型MOSFET具有相互不同的關(guān)斷電壓。
14.一種晶體管器件，包括: 至少一個(gè)第一類型的晶體管單元，包括漂移區(qū)域、源極區(qū)域、布置在所述源極區(qū)域與所述漂移區(qū)域之間的本體區(qū)域、漏極區(qū)域、與所述本體區(qū)域相鄰并且由柵極電介質(zhì)與所述本體區(qū)域介電絕緣的柵極電極、以及與所述漂移區(qū)域相鄰的耗盡控制區(qū)域； 耦合到所述至少一 個(gè)第一類型的晶體管單元的所述柵極電極的柵極端子、耦合到所述至少一個(gè)第一類型的晶體管單元的所述源極區(qū)域的源極端子、以及被配置成接收控制信號的控制端子； 可變電阻器，連接在所述至少一個(gè)第一類型的晶體管單元的所述耗盡控制區(qū)域與所述柵極端子和所述源極端子之一之間，其中所述可變電阻器包括可變電阻，所述可變電阻被配置成通過在所述控制端子處接收的所述控制信號而被調(diào)節(jié)；以及 第一可控開關(guān)，連接在所述至少一個(gè)第一類型的晶體管單元的所述柵極電極與所述柵極端子之間，并且所述第一可控開關(guān)被配置成根據(jù)所述控制信號而被驅(qū)動。
15.根據(jù)權(quán)利要求14所述的晶體管器件，還包括: 第二可控開關(guān)，連接在所述至少一個(gè)第一類型的晶體管單元的所述柵極電極與所述源極端子之間，并且所述第二可控開關(guān)被配置成根據(jù)所述控制信號而被驅(qū)動。
16.根據(jù)權(quán)利要求14所述的晶體管器件，其中所述耗盡控制區(qū)域選自包括以下項(xiàng)的組: 場電極，由場電極電介質(zhì)與所述漂移區(qū)域介電絕緣；以及 摻雜類型與所述漂移區(qū)域的摻雜類型互補(bǔ)的補(bǔ)償區(qū)域。
17.根據(jù)權(quán)利要求14所述的晶體管器件，還包括: 至少一個(gè)第二類型的晶體管單元，包括與所述柵極端子和所述源極端子之一直接耦合的耗盡控制區(qū)域。
【文檔編號】H01L27/088GK104051462SQ201410096342
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】W·雷吉, H·韋伯, M·特羅伊, G·諾鮑爾, M·珀?duì)桚R爾, M·菲勒梅耶, F·希爾勒 申請人:英飛凌科技奧地利有限公司