立體堆疊集成電路系統(tǒng)芯片封裝的制造方法與測(cè)試方法
【專利摘要】本發(fā)明提供一種集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法和測(cè)試方法，所述制造方法包括：第一裸芯片的表面邊界處的第一互連引線焊盤(pán)表面裸露；第二裸芯片的表面邊界處的第二互連引線焊盤(pán)表面裸露；將第二裸芯片表面上的第二介電質(zhì)層與第一裸芯片表面上的第一介電質(zhì)層鍵合；將鍵合有第二裸芯片的第一半導(dǎo)體晶圓進(jìn)行電鍍，使電鍍體從第二裸芯的邊界縱向填充所述空腔，形成使第一互連引線焊盤(pán)和第二互連引線焊盤(pán)上下對(duì)應(yīng)互連的電鍍電學(xué)互連體。本發(fā)明的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法與測(cè)試方法，實(shí)現(xiàn)系統(tǒng)集成封裝、電學(xué)互連和系統(tǒng)測(cè)試的晶圓化，具有工藝簡(jiǎn)單、集成度高、成本低等優(yōu)點(diǎn)。
【專利說(shuō)明】立體堆疊集成電路系統(tǒng)芯片封裝的制造方法與測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明提供一種集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法與測(cè)試方法，涉及半導(dǎo)體系統(tǒng)集成和封裝【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]在集成電路系統(tǒng)集成封裝測(cè)試領(lǐng)域中，采用不同形式的三維立體堆疊模式的系統(tǒng)集成封裝(SiPSystem-1n-Package),已經(jīng)得到越來(lái)越多的應(yīng)用。例如,最典型的上下兩個(gè)芯片立體堆疊系統(tǒng)封裝可以:
[0003]I)通過(guò)固化膠將上下裸芯立體堆疊至基板上，并采用引線互連(wire bond)將兩個(gè)裸芯接口引線至基板上來(lái)實(shí)現(xiàn)；
[0004]2)通過(guò)固化膠將上下裸芯立體堆疊至基板上，并采用wire bond將上裸芯接口引線至下裸芯焊接板上，再將下裸芯的接口接至基板上來(lái)實(shí)現(xiàn)；
[0005]3)通過(guò)預(yù)制于上裸芯表面的凸點(diǎn)焊與下裸芯表面的凸點(diǎn)焊對(duì)接倒裝焊接，并采用wire bond將下裸芯的接口接至基板上來(lái)實(shí)現(xiàn)；
[0006]4)通過(guò)預(yù)制于上裸芯表面的凸點(diǎn)焊與下裸芯表面的凸點(diǎn)焊對(duì)接倒裝焊接，并采用預(yù)制于下裸芯內(nèi)的硅通孔互連(TSV)將接口連至下裸芯背面來(lái)實(shí)現(xiàn)。
[0007]其中，凸點(diǎn)倒裝焊接工藝得到越來(lái)越多的應(yīng)用，尤其是未來(lái)基于硅通孔互連(TSV)以及微凸點(diǎn)倒裝焊的高密度系統(tǒng)集成封裝。然而，通過(guò)高密度凸點(diǎn)倒裝焊接工藝來(lái)實(shí)現(xiàn)立體堆疊互連，技術(shù)難度仍然很大，制造成本很高，尤其是在完成裸芯的微凸點(diǎn)倒裝焊接之后，對(duì)裸芯間的縫隙液體介質(zhì)的無(wú)微孔填充及可靠固化，仍然是非常挑戰(zhàn)性的技術(shù)，尤其是成品率和加工成本因素。
【發(fā)明內(nèi)容】
[0008]本發(fā)明解決的技術(shù)問(wèn)題是簡(jiǎn)化封裝工藝，提高器件性能。
[0009]為解決上述問(wèn)題，本發(fā)明提出一種新的集成電路芯片立體堆疊系統(tǒng)集成封裝制造主要特征包括以下基本工藝:
[0010]提供含有多個(gè)第一裸芯110的第一半導(dǎo)體晶圓100，其中與第一半導(dǎo)體晶圓100的上表面101同面的每個(gè)第一裸芯110表面大部被第一介電質(zhì)層20覆蓋，所含接近其邊界的第一互連引線焊盤(pán)190表面裸露；
[0011]提供多個(gè)第二裸芯210，每個(gè)第二裸芯210的表面大部被第二介電質(zhì)層220覆蓋，所含接近其邊界的第二互連引線焊盤(pán)290表面裸露；
[0012]通過(guò)第二裸芯210表面上的第二介電質(zhì)層220與第一半導(dǎo)體晶圓100上對(duì)應(yīng)的第一裸芯110表面上第一介電質(zhì)層120鍵合，同時(shí)第二裸芯210上表面裸露的第二互連引線焊盤(pán)290和第一裸芯110上表面裸露的第一互連引線焊盤(pán)190水平對(duì)位，上下相對(duì)形成與第二裸芯210邊界聯(lián)通的電鍍互連空腔90 ；
[0013]以第一半導(dǎo)體晶圓100為載體攜帶多個(gè)鍵合的第二裸芯210，通過(guò)電鍍導(dǎo)電電鍍體95從第二裸芯210的邊界縱向填充電鍍互連空腔90，形成上下對(duì)位的第一互連引線焊盤(pán)190和第二互連引線焊盤(pán)290的電鍍電學(xué)互連195。
[0014]本發(fā)明還提供了一種集成電路芯片立體堆疊系統(tǒng)集成封裝的測(cè)試方法，其特征在于，還包括步驟:
[0015]在空腔外部的第一半導(dǎo)體晶圓上表面形成與電鍍電學(xué)互連體互連的輸入輸出引線焊盤(pán)；
[0016]切斷所有第一互連引線焊盤(pán)的電學(xué)連接，
[0017]利用微探針接觸第一裸芯片上連接電鍍電學(xué)互連體的輸入輸出引線焊盤(pán)，完成集成的第一裸芯和第二裸芯系統(tǒng)電子學(xué)測(cè)試。
[0018]本發(fā)明通過(guò)含有多個(gè)表面覆蓋介電質(zhì)的第一裸芯的第一半導(dǎo)體晶圓為載片，與從第二半導(dǎo)體晶圓上分離的多個(gè)表面覆蓋介電質(zhì)的第二裸芯的介電質(zhì)鍵合，并采用電鍍方法將位于第二裸芯邊緣裸露出的第二互連引線焊盤(pán)與第一半導(dǎo)體晶圓上相對(duì)應(yīng)的第一裸芯裸露的第一互連引線焊盤(pán)連接，以實(shí)現(xiàn)第一裸芯和第二裸芯的立體堆疊系統(tǒng)集成，同時(shí)憑借微探針接觸第一裸芯上覆蓋電鍍焊點(diǎn)的輸入輸出引線焊盤(pán)，完成對(duì)以此堆疊互連所集成的系統(tǒng)電子學(xué)測(cè)試。
[0019]本發(fā)明的集成電路芯片立體堆疊系統(tǒng)集成封裝制造與測(cè)試方法，實(shí)現(xiàn)系統(tǒng)集成封裝、電學(xué)互連和系統(tǒng)測(cè)試的晶圓化，具有工藝簡(jiǎn)單、集成度高、成本低等優(yōu)點(diǎn)。
【專利附圖】
【附圖說(shuō)明】
[0020]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0021]圖1為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法流程圖。
[0022]圖2為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝的制造方法的一個(gè)典型構(gòu)造示意性剖視圖；
[0023]圖3-圖7為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法的第一實(shí)施例的示意圖；
[0024]圖8-圖11為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法的第二實(shí)施例的示意圖；
[0025]圖12-圖15為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法的第三實(shí)施例的不意圖；
[0026]圖16-圖18為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法的第四實(shí)施例的不意圖；
[0027]圖19-圖23為本發(fā)明的立體堆疊集成電路系統(tǒng)芯片封裝制造方法的第五實(shí)施例的示意圖。
【具體實(shí)施方式】
[0028]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述夕卜，本發(fā)明還可以具有其他實(shí)施方式。在本發(fā)明中“第一” “第二”僅是為了區(qū)分不同的部件，不對(duì)本能理解為對(duì)本發(fā)明的限定。
[0029]在集成電路系統(tǒng)集成封裝測(cè)試領(lǐng)域中，有時(shí)候需要將兩種不同功能或者結(jié)構(gòu)的芯片集成在一起，也就是采用三維立體堆疊模式的SIP，這種封裝不僅需要將兩片芯片鍵合在一起，同時(shí)還需要連接其互連引線，從而實(shí)現(xiàn)電學(xué)互連，現(xiàn)有技術(shù)中常用的4種SIP的方法請(qǐng)參見(jiàn)
【發(fā)明內(nèi)容】
部分。下面對(duì)本發(fā)明的SIP制造方法進(jìn)行詳細(xì)的說(shuō)明。
[0030]第一實(shí)施例
[0031]參考圖1在本實(shí)施例中，集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，包括下列步驟:
[0032]步驟SlOl:參考圖2和圖3，提供形成有多個(gè)第一裸芯片110的第一半導(dǎo)體晶圓100,其中第一裸芯片110的表面與第一半導(dǎo)體晶圓100的上表面101為同一表面,第一裸芯片110的表面邊界處的第一互連引線焊盤(pán)190表面裸露，所述第一裸芯片110的表面其余部分被第一介電質(zhì)層120覆蓋。具體的,在本實(shí)施例中,第一半導(dǎo)體晶圓100米用娃半導(dǎo)體基板。第一介電質(zhì)層120為固化絕緣膠。在其它實(shí)施例中，第一介電質(zhì)層120也可為氧化硅，氮化硅等其他介電材料。裸芯片是指封裝之前的芯片，其具有器件層和互連引線，互連引線在將要封裝輸出輸出引腳的位置預(yù)留有互連引線焊盤(pán)，通?；ミB引線焊盤(pán)位于芯片的邊界處。通常裸芯片互連引線焊盤(pán)暴露用于封裝輸入輸出引腳，其他位置利用介電質(zhì)層進(jìn)行保護(hù)防止短路，互連引線焊盤(pán)暴露是采用在形成介電質(zhì)層后刻蝕的方式，因此互連引線焊盤(pán)區(qū)域的表面低于介電質(zhì)層的表面，即形成有凹槽，在本實(shí)施例中可以利用現(xiàn)有的裸芯片的制造工藝形成這種凹槽，也可以改變介電質(zhì)層的厚度和材料，形成引線焊盤(pán)所在的凹槽，例如可以為方形的孔狀凹槽。
[0033]步驟S102:參考圖2和圖3，提供多個(gè)第二裸芯片210，每個(gè)第二裸芯片210的表面邊界處的第二互連引線焊盤(pán)290表面裸露，所述第二裸芯片210的表面其余部分被第二介電質(zhì)層220覆蓋，且第二裸芯片的裸露區(qū)域和第一裸芯片的裸露區(qū)域面積不等。在本實(shí)施例中，第二裸芯片可以具有上述的和第一裸芯片類似的表面結(jié)構(gòu)，即互連引線焊盤(pán)區(qū)域的表面低于介電質(zhì)層的表面，形成有凹槽。但是由于本申請(qǐng)中后續(xù)步驟要將第一裸芯片和第二裸芯片對(duì)應(yīng)鍵合，因此為了保證鍵合后第一互連引線焊盤(pán)和第二互連引線焊盤(pán)不被密封在凹槽形成的空腔內(nèi)，本申請(qǐng)中要求第二裸芯片的裸露區(qū)域(即第二裸芯片表面裸露的第二互連引線焊盤(pán)290)和第一裸芯片的裸露區(qū)域(即第一裸芯片表面裸露的第一互連引線焊盤(pán)190)面積不等，這樣在鍵合后第一互連引線焊盤(pán)所在的凹槽和第二裸芯片所在的凹槽可以扣合形成一個(gè)空腔，該空腔不密閉，留有開(kāi)口。
[0034]在本實(shí)施例中，第二介電質(zhì)層220為固化絕緣膠。在其它實(shí)施例中，第二介電質(zhì)層220也可為氧化硅。第二裸芯片210采用硅半導(dǎo)體基板，在其它實(shí)施例中，第二裸芯片210也可采用三五族或二六族半導(dǎo)體基板。
[0035]步驟S103:參考圖2和圖3，將第二裸芯片210與第一裸芯片110——對(duì)應(yīng)，并將第二裸芯片210表面上的第二介電質(zhì)層220與第一裸芯片110表面上的第一介電質(zhì)層120鍵合，同時(shí)第二裸芯210表面裸露的第二互連引線焊盤(pán)290和第一裸芯110表面裸露的第一互連弓I線焊盤(pán)190上下相對(duì)，從而形成空腔90，所述第一互連弓I線焊盤(pán)190和第二互連弓I線焊盤(pán)290位于該空腔90內(nèi)。形成空腔90的說(shuō)明在步驟S102中已經(jīng)進(jìn)行說(shuō)明不再贅述。
[0036]在本實(shí)施例中，每個(gè)第二裸芯片210單獨(dú)與第一半導(dǎo)體晶圓100上對(duì)應(yīng)的第一裸芯210實(shí)施鍵合。即將分立第二裸芯片210 —個(gè)一個(gè)的鍵合到第一半導(dǎo)體晶圓100上。
[0037]在本實(shí)施例中，是利用可固化絕緣膠合芯片鍵合，具體是通過(guò)液態(tài)鍍膜結(jié)合熱或輻射固化并實(shí)現(xiàn)芯片鍵合。除此之外，也可以利用本領(lǐng)域技術(shù)人員所熟知的其他鍵合方法。
[0038]步驟S104:參考圖2和圖4，將鍵合有第二裸芯片210的第一半導(dǎo)體晶圓100進(jìn)行電鍍，使電鍍體95從第二裸芯210的邊界縱向填充所述空腔90，形成使第一互連引線焊盤(pán)190和第二互連引線焊盤(pán)290上下對(duì)應(yīng)互連的電鍍電學(xué)互連體195。在本實(shí)施例中，所述電鍍?yōu)闊o(wú)極電鍍即化學(xué)鍍。具體的，可以將鍵合后的結(jié)構(gòu)放到溶液中，例如可以為化學(xué)鍍銀、鍍鎳、鍍銅、鍍鉆、鍍鎳磷液、鍍鎳磷硼液等，不需要通電，依據(jù)氧化還原反應(yīng)原理，利用強(qiáng)還原劑在含有金屬離子的溶液中，將金屬離子還原成金屬而沉積在暴露的第一引線焊盤(pán)190表面，形成致密金屬鍍層，逐步將空腔90填滿，從而實(shí)現(xiàn)第一裸芯片和第二裸芯片的互連封裝。
[0039]在本實(shí)施例中優(yōu)選的，鍵合之后，在相鄰第二裸芯片210之間的間隙中，填充間隙填充介質(zhì)225，并覆蓋所有電鍍電學(xué)互連195，具體可以為氧化硅、氮化硅或者其他介電材料，實(shí)現(xiàn)對(duì)電鍍電學(xué)互連的絕緣和保護(hù)。
[0040]在本實(shí)施例中優(yōu)選的，在完成電鍍過(guò)程、形成上下對(duì)位的第一互連引線焊盤(pán)190和第二互連引線焊盤(pán)290的電學(xué)互連之后，還包括:
[0041]步驟1041:參考圖2和圖5，圖7，去除各第一裸芯片之間，以及各第二裸芯片之間的相互結(jié)合部，將第二裸芯片210與第一裸芯片110鍵合后的堆疊體分離，使之相互獨(dú)立。具體，可以先刻蝕去除第二裸芯片210間的介電材料例如填充間隙填充介質(zhì)，使第二裸芯片分離；繼續(xù)刻蝕第一裸芯片110之間的第一半導(dǎo)體晶圓100，形成溝槽112 ;然后可以繼續(xù)刻蝕直到第一裸芯片110分離，或者采用研磨第一半導(dǎo)體晶圓100下表面(背面)的方式使第一裸芯片分離。
[0042]通常半導(dǎo)體芯片是在半導(dǎo)體晶圓的一個(gè)表面上外延半導(dǎo)體材料形成，即為正面(上表面)，半導(dǎo)體晶圓的另一個(gè)表面即為背面(下表面)。
[0043]第二實(shí)施例
[0044]第二實(shí)施例與第一實(shí)施例相同的步驟不再贅述，不同在于:所述步驟S103中，包括:
[0045]步驟S1031:參考圖2和圖8，將多個(gè)相互分離的第二裸芯片210按照和第一裸芯片110 —一對(duì)應(yīng)的位置排列，所有第二裸芯片210的第二介電質(zhì)層220至于同一平面上，相互間填充注塑劑209，注塑成第二晶圓200。參考圖9，然后刻蝕第二互連引線焊盤(pán)290所在區(qū)域的注塑劑209，暴露第二互連引線焊盤(pán)。
[0046]步驟S1032:參考圖2，圖10和圖11，將第二晶圓200與第一半導(dǎo)體晶圓100實(shí)現(xiàn)上下對(duì)位，以實(shí)現(xiàn)第二晶圓200上每個(gè)第二裸芯片210與第一半導(dǎo)體晶圓100上相對(duì)應(yīng)的第一裸芯片110 對(duì)應(yīng)，通過(guò)第二裸芯片210上的第二介電質(zhì)層220與第一裸芯片110上的第一介電質(zhì)層120的鍵合，實(shí)現(xiàn)第二晶圓200與第一半導(dǎo)體晶圓100以及每個(gè)第二裸芯片210與相對(duì)應(yīng)的第一裸芯片110——對(duì)準(zhǔn)鍵合；
[0047]步驟S1033:部分或全部去除注塑劑209。采用灰化、干法刻蝕或者濕法刻蝕去除注塑劑209。從第二晶圓200與鍵合表面201相對(duì)的背面202對(duì)第二晶圓200背晶減薄。
[0048]在本實(shí)施例中，第一半導(dǎo)體晶圓100與第二晶圓200大小相同，且第一半導(dǎo)體晶圓上的第一裸芯片數(shù)量與第二晶圓上的第二裸芯片數(shù)量相同，所述的第二裸芯片210表面第二介電質(zhì)層220與第一裸芯片110第一介電質(zhì)層120的鍵合,是通過(guò)第一半導(dǎo)體晶圓100與第二晶圓200間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合實(shí)現(xiàn)。
[0049]在本實(shí)施例中，在第二晶圓200表面上通過(guò)刻蝕形成表面刻蝕溝槽206，完成第一半導(dǎo)體晶圓100與第二晶圓200間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合之后，對(duì)第二晶圓200的背面實(shí)施背晶減薄，以暴露出表面刻蝕溝槽206和其下第一半導(dǎo)體晶圓100的表面，以此將各個(gè)第二芯片210相互分離。
[0050]也可以在第一半導(dǎo)體晶圓上預(yù)先刻蝕形成表面刻蝕溝槽，用于分離第一裸芯片。
[0051]第三實(shí)施例
[0052]與前述實(shí)施例中相同的步驟不再贅述，不同在于:
[0053]在本實(shí)施例中，參考圖2，每個(gè)第一裸芯片110表面上的所有第一互連引線焊盤(pán)190電學(xué)連接。具體的，在本實(shí)施例中是采用所述第一半導(dǎo)體晶圓100表面形成有包含導(dǎo)電邊框108的導(dǎo)電網(wǎng)格狀互連線109，與每個(gè)第一芯片110表面上的所有第一互連引線焊盤(pán)190實(shí)現(xiàn)電學(xué)連接，其導(dǎo)電邊框108覆蓋第一半導(dǎo)體晶圓的邊緣。
[0054]在芯片的制造過(guò)程中，需要沉積金屬層，然后刻蝕，形成想要的金屬互連引線，最后刻蝕打開(kāi)芯片表面的介電層，暴露金屬互連引線的輸入輸出連接區(qū)域，即為互連引線焊墊。在本實(shí)施例中由于后期要采用有極電鍍的方式在互連引線焊點(diǎn)表面電鍍金屬層，因此可以在形成金屬互連引線的步驟中，使得形成的所有第一芯片的金屬互連引線都通過(guò)芯片外部的金屬互連引線相連，并且一直連接到第一半導(dǎo)體晶圓的邊緣區(qū)域，所有的互連引線即為導(dǎo)電網(wǎng)格狀互連線，芯片外部的互連引線連接的部分即為導(dǎo)電邊框108。
[0055]本實(shí)施例中，步驟S104電鍍?yōu)橛袠O電鍍，實(shí)施電鍍的兩個(gè)電極之一在電鍍過(guò)程中保持與所述第一互連引線焊盤(pán)電學(xué)連接，例如和導(dǎo)電邊框108電學(xué)連接。在本實(shí)施例中是和第一半導(dǎo)體晶圓的邊緣區(qū)域的一整圈金屬互連引線相連。這樣，在電鍍的過(guò)程中，金屬便沉積在第一互連引線表面，從而填充第一互連引線焊盤(pán)所在的空腔，實(shí)現(xiàn)第一互連引線焊盤(pán)和第二互連引線焊盤(pán)的互連。
[0056]在本實(shí)施例中優(yōu)選的，有極電鍍所形成的電鍍體95為金屬銅、鎳、鋅、錫、銀、金、鎢、鎂，以及其中任何兩種元素的合金。這是利用傳統(tǒng)的氣相淀積所難以達(dá)到的，現(xiàn)有的氣相淀積通常僅可以形成單一金屬或者疊層結(jié)構(gòu)。
[0057]在本實(shí)施例中，參考圖12-圖13，還優(yōu)選的，第二裸芯片210位于第二半導(dǎo)體晶圓200上。也就是第二裸芯片210是半導(dǎo)體工藝制作完成后尚未切割，全部位于第二半導(dǎo)體晶圓200上，這樣優(yōu)點(diǎn)在于減少了切割第二裸芯片210的步驟，并且可以更精確的實(shí)現(xiàn)光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合。
[0058]參考圖14-15，在本實(shí)施例中，優(yōu)選的從第二半導(dǎo)體晶圓200與鍵合表面201相對(duì)的背面202對(duì)第二半導(dǎo)體晶圓200背晶減薄。
[0059]第一半導(dǎo)體晶圓100與第二半導(dǎo)體晶圓200大小相同，且第一半導(dǎo)體晶圓上的第一裸芯片數(shù)量與第二半導(dǎo)體晶圓上的第二裸芯片數(shù)量相同，所述的第二裸芯片210表面第二介電質(zhì)層220與第一裸芯片110第一介電質(zhì)層120的鍵合,是通過(guò)第一半導(dǎo)體晶圓100與第二半導(dǎo)體晶圓間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合實(shí)現(xiàn)。
[0060]在本實(shí)施例中，優(yōu)選的，所述晶圓級(jí)鍵合之前，在第二半導(dǎo)體晶圓上的每個(gè)第二裸芯210邊界通過(guò)刻蝕形成表面溝槽206。完成第一半導(dǎo)體晶圓100與第二半導(dǎo)體晶圓200間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合之后，對(duì)第二半導(dǎo)體晶圓200的背面實(shí)施背晶減薄，以暴露出表面刻蝕溝槽206和其下第一半導(dǎo)體晶圓100的表面，以此將各個(gè)第二芯片210相互分離。
[0061]在本實(shí)施例中，步驟1041:去除各第一裸芯片之間，以及各第二裸芯片之間的相互結(jié)合部，將第二裸芯片210與第一裸芯片110鍵合后的堆疊體分離。由于本實(shí)施例中，所有的第一互連引線都是連接在一起的，因此需要切斷所有第一互連引線焊盤(pán)190的電學(xué)連接，使之相互獨(dú)立。例如可以通過(guò)切割芯片邊緣，從而使導(dǎo)電邊框被切除，從而斷開(kāi)第一互連引線焊盤(pán)190之間的互連。
[0062]第四實(shí)施例
[0063]與前述實(shí)施例中相同的步驟不再贅述，不同在于:
[0064]在本實(shí)施例中，參考圖16所示，步驟101所述的第一半導(dǎo)體晶圓100上的所有第一裸芯片110含有與第一半導(dǎo)體晶圓上表面101相垂直的穿孔導(dǎo)電互連件130，該穿孔導(dǎo)電互連件130的始端131與第一裸芯片110的水平互連層140相連，穿孔導(dǎo)電互連件130的末端132深向第一半導(dǎo)體晶圓的下表面102。
[0065]步驟1041:參考圖17，從第一半導(dǎo)體晶圓100下表面102對(duì)其減薄，暴露出穿孔導(dǎo)電互連件130的末端132。
[0066]參考圖18，步驟104進(jìn)一步包括:
[0067]步驟1042:對(duì)暴露出的第一半導(dǎo)體晶圓100的下表面102覆蓋背晶介質(zhì)覆蓋層133，在背晶介質(zhì)覆蓋層133形成與在穿孔導(dǎo)電互連件130的末端132相連的背引線焊盤(pán)139。
[0068]第五實(shí)施例
[0069]與前述實(shí)施例中相同的步驟不再贅述，不同在于:
[0070]在本實(shí)施例中，參考圖19和圖20，步驟101所述的第二半導(dǎo)體晶圓上的所有第二裸芯片210含有與第二半導(dǎo)體晶圓上表面203相垂直的穿孔導(dǎo)電互連件230，該穿孔導(dǎo)電互連件230的始端231與第二裸芯片210的水平互連層240相連，穿孔導(dǎo)電互連件130的末端132深向第二晶圓的下表面202。
[0071]參考圖21，步驟104進(jìn)一步包括:
[0072]步驟1041:從第二半導(dǎo)體晶圓200下表面(背面)202對(duì)其減薄，暴露出穿孔導(dǎo)電互連件230的末端232。
[0073]參考圖22，第二半導(dǎo)體晶圓200背面202形成與在穿孔導(dǎo)電互連件230的末端232相連的背引線焊盤(pán)239。
[0074]在上述實(shí)施例中，去除芯片間的相互結(jié)合部的方法，包括通過(guò)機(jī)械切割和激光切割中的一種或組合來(lái)實(shí)現(xiàn)。
[0075]去除芯片間的相互結(jié)合部的方法，包括通過(guò)預(yù)制于第一半導(dǎo)體晶圓100或第二晶圓200內(nèi)的垂直刻蝕溝槽，憑借機(jī)械外力引發(fā)垂直刻蝕溝槽裂紋擴(kuò)展來(lái)實(shí)現(xiàn)。
[0076]參考圖23，按照以上類似的方法，還可以堆疊第三裸芯片，例如可以將第二裸芯片210和第三裸芯片310同時(shí)堆疊在第一半導(dǎo)體晶圓100上，通過(guò)電鍍使電鍍體從第二裸芯片210和第三裸芯片310的邊界縱向填充空腔之后，在空腔外部的第一半導(dǎo)體晶圓上表面形成輸入輸出引線焊盤(pán)，實(shí)現(xiàn)第一裸芯片110與第二裸芯片210和第三裸芯片310的系統(tǒng)集成互連；這里需要注意的是:第二裸芯片210和第三裸芯片310可以是不同大小乃至不同種類的芯片。以此類推，采用本發(fā)明陳述的方法可以實(shí)現(xiàn)第一裸芯片110與一個(gè)以上種類的裸芯片的堆疊互連和集成。
[0077]另外本發(fā)明還提供了一種上述立體堆疊集成電路系統(tǒng)芯片封裝的測(cè)試方法參考圖6，除包括上述集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法外還包括步驟:
[0078]使電鍍體95從第二裸芯210的邊界縱向填充所述空腔90之后在空腔外部的第一半導(dǎo)體晶圓100上表面形成輸入輸出引線焊盤(pán)192，其覆蓋電鍍電學(xué)互連體，與其導(dǎo)電互連；
[0079]切斷所有第一互連引線焊盤(pán)190的電學(xué)連接；
[0080]利用微探針接觸第一裸芯片110上連接導(dǎo)電電鍍體95的輸入輸出引線焊盤(pán)192，完成對(duì)以此堆疊互連所集成的第一裸芯I1和第二裸芯210系統(tǒng)電子學(xué)測(cè)試。
[0081]除此之外，也可以利用電鍍的方法在第一半導(dǎo)體晶圓的其他位置形成與電鍍體95導(dǎo)電互連的輸入輸出引線焊盤(pán)192。
[0082]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
【權(quán)利要求】
1.一種集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述方法包括: 步驟SlOl:提供形成有多個(gè)第一裸芯片的第一半導(dǎo)體晶圓，其中第一裸芯片的表面與第一半導(dǎo)體晶圓的上表面位于同一平面，第一裸芯片的表面邊界處的第一互連引線焊盤(pán)表面裸露，所述第一裸芯片的表面其余部分被第一介電質(zhì)層覆蓋； 步驟S102:提供多個(gè)第二裸芯片，每個(gè)第二裸芯片的表面邊界處的第二互連引線焊盤(pán)表面裸露，所述第二裸芯片的表面其余部分被第二介電質(zhì)層覆蓋，且第二裸芯片的裸露區(qū)域和第一裸芯片的裸露區(qū)域面積不等； 步驟S103:將第二裸芯片與第一裸芯片對(duì)應(yīng),并將第二裸芯片表面上的第二介電質(zhì)層與第一裸芯片表面上的第一介電質(zhì)層鍵合，同時(shí)第二裸芯表面裸露的第二互連引線焊盤(pán)和第一裸芯表面裸露的第一互連引線焊盤(pán)上下相對(duì)，從而形成空腔，所述第一互連引線焊盤(pán)和第二互連引線焊盤(pán)位于該空腔內(nèi)； 步驟S104:將鍵合有第二裸芯片的第一半導(dǎo)體晶圓進(jìn)行電鍍，使電鍍體從第二裸芯的邊界縱向填充所述空腔，形成使第一互連引線焊盤(pán)和第二互連引線焊盤(pán)上下對(duì)應(yīng)互連的電鍍電學(xué)互連體。
2.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述步驟S103中，每個(gè)第二裸芯片單獨(dú)與第一半導(dǎo)體晶圓上對(duì)應(yīng)的第一裸芯片實(shí)施鍵入 口 ο
3.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，在所述步驟S103中，包括: 將多個(gè)相互分離的第二裸芯片按照和第一裸芯片一一對(duì)應(yīng)的位置排列，所有第二裸芯片的第二介電質(zhì)層至于同一平面上，相互間填充注塑劑，注塑成第二晶圓； 將第二晶圓與第一半導(dǎo)體晶圓實(shí)現(xiàn)上下對(duì)位，以實(shí)現(xiàn)第二晶圓上每個(gè)第二裸芯片與第一半導(dǎo)體晶圓上相對(duì)應(yīng)的第一裸芯片一一對(duì)應(yīng)，通過(guò)第二裸芯片上的第二介電質(zhì)層與第一裸芯片上的第一介電質(zhì)層鍵合，實(shí)現(xiàn)第二晶圓與第一半導(dǎo)體晶圓以及每個(gè)第二裸芯片與相對(duì)應(yīng)的第一裸芯片一一對(duì)準(zhǔn)鍵合； 部分或全部去除注塑劑。
4.如權(quán)利要求3所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，在第一裸芯片和第二裸芯片鍵合之后還包括步驟:從第二晶圓與鍵合表面相對(duì)的背面對(duì)第二晶圓背晶減薄。
5.如權(quán)利要求3所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，去除注塑劑是采用灰化、干法刻蝕或者濕法刻蝕的方法。
6.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述步驟S103中，第二裸芯片位于第二半導(dǎo)體晶圓上。
7.如權(quán)利要求3-6中任意一項(xiàng)所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，第一半導(dǎo)體晶圓與第二晶圓或者第二半導(dǎo)體晶圓大小相同，且第一半導(dǎo)體晶圓上的第一裸芯片數(shù)量與第二晶圓上的第二裸芯片數(shù)量相同，所述的第二裸芯片表面的第二介電質(zhì)層與第一裸芯片表面的第一介電質(zhì)層的鍵合是通過(guò)第一半導(dǎo)體晶圓與第二晶圓或者第二半導(dǎo)體晶圓間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合實(shí)現(xiàn)。
8.如權(quán)利要求7所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，在實(shí)施所述晶圓級(jí)鍵合之前，在第一半導(dǎo)體晶圓上的每個(gè)第一裸芯邊界通過(guò)刻蝕形成表面刻蝕溝槽。
9.如權(quán)利要求8所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，在第二晶圓或者第二半導(dǎo)體晶圓表面上通過(guò)刻蝕形成表面刻蝕溝槽，完成第一半導(dǎo)體晶圓與第二晶圓間的光學(xué)對(duì)準(zhǔn)晶圓級(jí)鍵合之后，對(duì)第二晶圓的背面實(shí)施背晶減薄，以暴露出表面刻蝕溝槽和其下第一半導(dǎo)體晶圓的表面，以此將各個(gè)第二裸芯片相互分離。
10.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟SlOl中每個(gè)第一裸芯片表面上的所有第一互連引線焊盤(pán)電學(xué)連接； 其中，步驟S104電鍍?yōu)橛袠O電鍍，實(shí)施電鍍的兩個(gè)電極之一在電鍍過(guò)程中保持與所述第一互連引線焊盤(pán)電學(xué)連接。
11.如權(quán)利要求10所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于所述第一半導(dǎo)體晶圓表面形成有包含導(dǎo)電邊框的導(dǎo)電網(wǎng)格狀互連線，其與每個(gè)第一裸芯片表面上的所有第一 互連引線焊盤(pán)實(shí)現(xiàn)電學(xué)連接，所述導(dǎo)電邊框覆蓋第一半導(dǎo)體晶圓的邊緣； 其中，步驟S104電鍍?yōu)橛袠O電鍍，實(shí)施電鍍的兩個(gè)電極之一在電鍍過(guò)程中保持與導(dǎo)電邊框電學(xué)連接。
12.如權(quán)利要求10所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，在完成電鍍過(guò)程、形成上下對(duì)位的第一互連引線焊盤(pán)和第二互連引線焊盤(pán)的電學(xué)互連之后，包括: 去除各第一裸芯片之間，以及各第二裸芯片之間的相互結(jié)合部，將第二裸芯片與第一裸芯片鍵合后的堆疊體一一分離，同時(shí)切斷所有第一互連引線焊盤(pán)的電學(xué)連接，使之相互獨(dú)立。
13.如權(quán)利要求10所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，有極電鍍所形成的電鍍體為金屬銅、鎳、鋅、錫、銀、金、鎢、鎂，以及其中任何兩種元素的I=1-Wl O
14.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟104中的電鍍?yōu)闊o(wú)極電鍍。
15.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟104進(jìn)一步包括:鍵合之后，在相鄰第二裸芯片之間的間隙中，填充間隙填充介質(zhì)，并覆蓋所有電鍍電學(xué)互連體。
16.如權(quán)利要求3-10中任意一項(xiàng)所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟101所述的第一半導(dǎo)體晶圓上的所有第一裸芯片含有與第一半導(dǎo)體晶圓上表面相垂直的穿孔導(dǎo)電互連件，該穿孔導(dǎo)電互連件的始端與第一裸芯片的互連層相連，末端深向第一半導(dǎo)體晶圓的下表面。
17.如權(quán)利要求16所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟104進(jìn)一步包括: 從第一半導(dǎo)體晶圓下表面對(duì)其減薄，暴露出穿孔導(dǎo)電互連件的末端。
18.如權(quán)利要求17所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，步驟104進(jìn)一步包括: 對(duì)暴露出的第一半導(dǎo)體晶圓的下表面覆蓋背晶介質(zhì)覆蓋層，在背晶介質(zhì)覆蓋層形成與穿孔導(dǎo)電互連件的末端相連的背引線焊盤(pán)。
19.如權(quán)利要求12所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述去除芯片間的相互結(jié)合部的方法，包括通過(guò)機(jī)械切割和激光切割中的一種或組合來(lái)實(shí)現(xiàn)。
20.如權(quán)利要求12所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述去除芯片間的相互結(jié)合部的方法，包括通過(guò)預(yù)制于第一半導(dǎo)體晶圓或第二晶圓或第二半導(dǎo)體晶圓內(nèi)的垂直刻蝕溝槽，憑借機(jī)械外力引發(fā)垂直刻蝕溝槽裂紋擴(kuò)展來(lái)實(shí)現(xiàn)。
21.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，第一半導(dǎo)體晶圓采用硅半導(dǎo)體基板。
22.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，第二裸芯片采用硅半導(dǎo)體基板。
23.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，第二裸芯片采用三五族或二六族半導(dǎo)體基板。
24.如權(quán)利要求1所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所述第一介電質(zhì)層或所述第二介電質(zhì)層為氧化硅或可固化絕緣膠。
25.如權(quán)利要求 24所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，利用所述可固化絕緣膠鍵合芯片的方法是通過(guò)液態(tài)鍍膜結(jié)合熱或輻射固化并實(shí)現(xiàn)芯片鍵合。
26.如權(quán)利要求3-10任意一項(xiàng)所述的集成電路芯片立體堆疊系統(tǒng)集成封裝的制造方法，其特征在于，所有所述第二裸芯片含有與其表面相垂直的穿孔導(dǎo)電互連件，所述穿孔導(dǎo)電互連件的始端與第二裸芯片的互連層相連，末端深向第二裸芯片的下表面。
27.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法，其特征在于，步驟104進(jìn)一步包括: 從第二半導(dǎo)體晶圓或者第二晶圓下表面對(duì)其減薄，暴露出穿孔導(dǎo)電互連件的末端。
28.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，包括: 提供多個(gè)不相同的第三裸芯片，其表面邊界處的互連引線焊盤(pán)表面裸露，所述第三裸芯片的表面其余部分被介電質(zhì)層覆蓋，且所述第三裸芯片的裸露區(qū)域和第一裸芯片的裸露區(qū)域面積不等； 在步驟S104和步驟S104中進(jìn)行所述第三裸芯片和所述第一裸芯片的鍵合和電鍍。
29.—種包括權(quán)利要求1-27所述的制造方法的集成電路芯片立體堆疊系統(tǒng)集成封裝的測(cè)試方法，其特征在于，還包括步驟: 在空腔外部的第一半導(dǎo)體晶圓上表面形成與電鍍電學(xué)互連體互連的輸入輸出引線焊盤(pán)； 切斷所有第一互連引線焊盤(pán)的電學(xué)連接， 利用微探針接觸第一裸芯片上連接電鍍電學(xué)互連體的輸入輸出引線焊盤(pán)，完成集成的第一裸芯和第二裸芯系統(tǒng)電子學(xué)測(cè)試。
【文檔編號(hào)】H01L21/768GK104051337SQ201410168052
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年4月24日 優(yōu)先權(quán)日:2014年4月24日
【發(fā)明者】毛劍宏, 韓鳳芹, 王志瑋, 暢文芬 申請(qǐng)人:上海麗恒光微電子科技有限公司