利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法
【專利摘要】本發(fā)明提供了一種利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，包括：提供在襯底中形成有由隔離區(qū)隔開的NMOS器件區(qū)域以及PMOS器件區(qū)域的硅片，其中在NMOS器件區(qū)域以及PMOS器件區(qū)域上形成有具有氮化硅側(cè)墻的柵極結(jié)構(gòu)；在襯底的NMOS器件區(qū)域上布置光刻掩膜，暴露PMOS器件區(qū)域；利用氮注入工藝和退火工藝對光刻掩膜暴露的PMOS器件區(qū)域的氮化硅側(cè)墻進(jìn)行側(cè)墻表面預(yù)處理；對經(jīng)過側(cè)墻表面預(yù)處理之后的PMOS器件區(qū)域進(jìn)行刻蝕以形成源漏區(qū)凹槽；通過選擇性外延生長填充刻蝕形成的源漏區(qū)凹槽以形成鍺硅源漏區(qū)。通過在蝕刻之前先使用低能量的氮注入和高溫退火，進(jìn)行側(cè)墻表面預(yù)處理，可以消耗硅斷鍵，降低側(cè)墻的鍺硅層的淀積速度，增強淀積選擇性。
【專利說明】利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及PMOS源漏區(qū)鍺硅層選擇性生長時的側(cè)墻淀積問題；更具體地說，本發(fā)明涉及一種利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法。
【背景技術(shù)】
[0002]隨著硅基器件特征尺寸減小、集成度和復(fù)雜性的增強，出現(xiàn)了一系列涉及材料、器件物理、器件結(jié)構(gòu)和工藝技術(shù)等方面的新問題。為了繼續(xù)維持硅基微電子的快速發(fā)展，在MOS器件的溝道中弓I入應(yīng)變的新工藝應(yīng)運而生。通過工藝在有源區(qū)引入應(yīng)變，稱為工藝致應(yīng)變(process-1nduced strain)。
[0003]CMOS電路的性能在很大程度上受PMOS的制約，因此，PMOS晶體管需要應(yīng)用能夠把性能提高到NMOS水平的技術(shù)。鍺硅(SiGe)源/漏植入致應(yīng)變技術(shù)是將鍺硅鑲嵌到PMOS源漏區(qū)，從而在溝道處產(chǎn)生壓縮形變，提高PMOS晶體管的載流子遷移率，而載流子遷移率的提高可導(dǎo)致高的驅(qū)動電流，提高晶體管性能，如圖1所示。具體來說，是將器件的源、漏區(qū)刻蝕去除，然后重新淀積鍺硅層，由于鍺硅的晶格常數(shù)大于硅的晶格常數(shù)，源區(qū)和漏區(qū)就會對溝道產(chǎn)生一個壓縮應(yīng)力，從而提高PMOS的傳輸特性。
[0004]在進(jìn)行鍺硅層淀積時，因為工藝集成原因不希望側(cè)墻上出現(xiàn)鍺硅層而影響后續(xù)工藝，所以采用的工藝為選擇性淀積，通常采用硅烷(SiH4)或二氯乙烯(DCS)作為硅源，鍺烷(GeH4)并加入鹽酸(HCL)改善外延生長的選擇性。所謂選擇性，是指鍺硅層在硅襯底的外延生長速度較快，而在氮化硅側(cè)墻上生長較慢，通過一邊淀積、一邊利用HCL腐蝕的工藝步驟，去除側(cè)墻上的鍺硅淀積。通常，為了確保良好的表面選擇性，還會使用高溫HCL或其他工藝進(jìn)行表面預(yù)處理，以清理側(cè)墻表面和源漏區(qū)表面。
[0005]然而，側(cè)墻表面往往容易殘留硅的斷鍵，這些斷鍵使側(cè)墻上的鍺硅層初始生長速度加快，在選擇性淀積過后，會在PMOS器件區(qū)域200側(cè)墻上留下多余的鍺硅層300 (如圖2所示)，影響后續(xù)的工藝。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其中對PMOS器件區(qū)域的氮化硅側(cè)墻進(jìn)行氮注入和高溫退火的表面預(yù)處理，降低選擇性鍺硅外延在側(cè)墻上的生長速度，抑制側(cè)墻上的錯娃層淀積。
[0007]為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其包括:
[0008]第一步驟，用于提供在襯底中形成有由隔離區(qū)隔開的NMOS器件區(qū)域以及PMOS器件區(qū)域的硅片，其中在NMOS器件區(qū)域以及PMOS器件區(qū)域上形成有具有氮化硅側(cè)墻的柵極結(jié)構(gòu)；[0009]第二步驟，用于在襯底的NMOS器件區(qū)域上布置光刻掩膜，暴露PMOS器件區(qū)域；
[0010]第三步驟，用于利用氮注入工藝和退火工藝對光刻掩膜暴露的PMOS器件區(qū)域的氮化硅側(cè)墻進(jìn)行側(cè)墻表面預(yù)處理；
[0011]第四步驟，用于對經(jīng)過側(cè)墻表面預(yù)處理之后的PMOS器件區(qū)域進(jìn)行刻蝕以形成源漏區(qū)凹槽；
[0012]第五步驟，用于通過選擇性外延生長填充刻蝕形成的源漏區(qū)凹槽以形成鍺硅源漏區(qū)。
[0013]優(yōu)選地，氮注入工藝時的注入能量為I?2Kev，注入劑量為5E14?5E15，注入傾斜角度為相對于與硅表面垂直的線成22?30度。
[0014]優(yōu)選地，高溫退火工藝的條件為在氮氣環(huán)境下，利用1000?1050°C的溫度進(jìn)行退火處理。
[0015]優(yōu)選地，隔離區(qū)是淺溝槽隔離。
[0016]優(yōu)選地，所述利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法用于制造CMOS電路。
[0017]本發(fā)明對PMOS的氮化硅側(cè)墻進(jìn)行氮注入和高溫退火的表面預(yù)處理，消耗側(cè)墻表面多余的硅斷鍵，從而降低選擇性鍺硅外延在側(cè)墻上的初始生長速度，抑制側(cè)墻上的鍺硅層淀積。
【專利附圖】

【附圖說明】
[0018]結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中:
[0019]圖1示意性地示出了根據(jù)現(xiàn)有技術(shù)的鍺硅源/漏植入致應(yīng)變技術(shù)的PMOS結(jié)構(gòu)，其中鍺硅層對溝道產(chǎn)生擠壓，提升了遷移率。
[0020]圖2示意性地示出了根據(jù)現(xiàn)有技術(shù)的選擇性外延填充時容易產(chǎn)生的側(cè)墻淀積缺陷。
[0021]圖3至圖7示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法的各個步驟。
[0022]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
【具體實施方式】
[0023]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0024]本發(fā)明的原理在于對PMOS的氮化硅側(cè)墻進(jìn)行氮注入和高溫退火的表面預(yù)處理，消耗側(cè)墻表面多余的硅斷鍵，從而降低選擇性鍺硅外延在側(cè)墻上的初始生長速度，抑制側(cè)墻上的錯娃層淀積。
[0025]下面將具體描述本發(fā)明的優(yōu)選實施例。
[0026]圖3至圖7示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法的各個步驟。[0027]具體地說，如圖3至圖6所示，根據(jù)本發(fā)明優(yōu)選實施例的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法包括:
[0028]第一步驟，用于提供在襯底中形成有由隔離區(qū)20(例如淺溝槽隔離)隔開的NMOS器件區(qū)域100以及PMOS器件區(qū)域200的硅片，其中在NMOS器件區(qū)域100以及PMOS器件區(qū)域200上形成有具有氮化硅側(cè)墻10的柵極結(jié)構(gòu)，如圖3所示；
[0029]第二步驟，用于在襯底的NMOS器件區(qū)域100上布置光刻掩膜400，暴露PMOS器件區(qū)域200,如圖4所示；
[0030]第三步驟，用于利用氮注入工藝和退火工藝對光刻掩膜400暴露的PMOS器件區(qū)域200的氮化硅側(cè)墻10進(jìn)行側(cè)墻表面預(yù)處理，如圖5所示；優(yōu)選地，氮注入工藝時的注入能量為I?2Kev，注入劑量為5E14?5E15，注入傾斜角度為相對于與硅表面垂直的線成22?30度；而且優(yōu)選地，高溫退火工藝的條件為在氮氣環(huán)境下，用1000?1050°C的溫度進(jìn)行退火處理。該步驟進(jìn)行氮注入和高溫退火的表面預(yù)處理，消耗了側(cè)墻表面多余的硅斷鍵，降低了后續(xù)選擇性鍺硅外延在側(cè)墻上的初始生長速度，從而抑制側(cè)墻上的鍺硅層淀積。
[0031]第四步驟，用于對經(jīng)過側(cè)墻表面預(yù)處理之后的PMOS器件區(qū)域200進(jìn)行刻蝕以形成源漏區(qū)凹槽，如圖6所示；
[0032]第五步驟，用于通過選擇性外延生長填充刻蝕形成的源漏區(qū)凹槽以形成鍺硅源漏區(qū)600，如圖7所示。其中如圖7所示，PMOS器件區(qū)域200中未附著鍺硅層的側(cè)墻。
[0033]本發(fā)明通過在選擇性淀積前注入低能量、中等劑量或高劑量的氮離子，再經(jīng)過高溫退火，能消耗側(cè)墻表面的硅斷鍵，降低側(cè)墻上的鍺硅層初始生長速度，從而保證鍺硅外延生長的選擇性。
[0034]例如，該方法可有利地用于制造CMOS電路。
[0035]此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。
[0036]可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其特征在于包括: 第一步驟，用于提供在襯底中形成有由隔離區(qū)隔開的NMOS器件區(qū)域以及PMOS器件區(qū)域的硅片，其中在NMOS器件區(qū)域以及PMOS器件區(qū)域上形成有具有氮化硅側(cè)墻的柵極結(jié)構(gòu)； 第二步驟，用于在襯底的NMOS器件區(qū)域上布置光刻掩膜，暴露PMOS器件區(qū)域； 第三步驟，用于利用氮注入工藝和退火工藝對光刻掩膜暴露的PMOS器件區(qū)域的氮化硅側(cè)墻進(jìn)行側(cè)墻表面預(yù)處理； 第四步驟，用于對經(jīng)過側(cè)墻表面預(yù)處理之后的PMOS器件區(qū)域進(jìn)行刻蝕以形成源漏區(qū)凹槽； 第五步驟，用于通過選擇性外延生長填充刻蝕形成的源漏區(qū)凹槽以形成鍺硅源漏區(qū)。
2.根據(jù)權(quán)利要求1所述的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其特征在于，氮注入工藝時的注入能量為I?2Kev，注入劑量為5E14?5E15，注入傾斜角度為相對于與娃表面垂直的線成22?30度。
3.根據(jù)權(quán)利要求1或2所述的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其特征在于，高溫退火工藝的條件為在氮氣環(huán)境下，利用1000?1050°C的溫度進(jìn)行退火處理。
4.根據(jù)權(quán)利要求1或2所述的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其特征在于，隔離區(qū)是淺溝槽隔離。
5.根據(jù)權(quán)利要求1或2所述的利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法，其特征在于，所述利用氮注入改善鍺硅選擇性外延的側(cè)墻淀積問題的方法用于制造CMOS電路。
【文檔編號】H01L21/8238GK103996619SQ201410253551
【公開日】2014年8月20日 申請日期:2014年6月9日 優(yōu)先權(quán)日:2014年6月9日
【發(fā)明者】邱裕明 申請人:上海華力微電子有限公司