混合相場效應(yīng)晶體管的制作方法
【專利摘要】本發(fā)明描述了混合相場效應(yīng)晶體管。絕緣層沉積在晶體管結(jié)構(gòu)之上。所述晶體管結(jié)構(gòu)包括襯底上的器件層之上的柵極電極。所述晶體管結(jié)構(gòu)包括在所述器件層上、所述柵極電極的相對側(cè)的第一接觸區(qū)和第二接觸區(qū)。溝槽形成于所述第一接觸區(qū)之上的第一絕緣層中。具有S形IV特性的金屬-絕緣體相變材料層沉積在所述溝槽中或沉積在所述源極側(cè)上方的金屬化層的過孔中。
【專利說明】混合相場效應(yīng)晶體管

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明的實施例涉及電子器件制造領(lǐng)域；并且更具體地涉及晶體管器件的制造。

【背景技術(shù)】
[0002] 通常，晶體管被視為是現(xiàn)代電子技術(shù)的基礎(chǔ)。通常在現(xiàn)代計算機中用于開關(guān)的晶 體管是基于場效應(yīng)的晶體管。在這類晶體管中，施加在柵極電極與漏極電極之間的電壓增 加了半導(dǎo)體的導(dǎo)電性，從而使電流能夠在源極電極與漏極電極之間流動。當(dāng)柵極與漏極之 間無電壓時（關(guān)斷狀態(tài)），晶體管應(yīng)該理想地攜帶盡可能少的電流；并且當(dāng)存在柵極電壓時 (接通狀態(tài)），晶體管應(yīng)該理想地攜帶盡可能多的電流。低關(guān)斷電流對于能量效率來說很重 要，而大接通電流是重要的，因為其使電路能夠運行得更快。
[0003] 因此，晶體管處于"接通"狀態(tài)（"接通"電流）時的電流與晶體管處于"關(guān)斷"狀 態(tài)（"關(guān)斷"電流）時的電流的比值是晶體管的質(zhì)量的重要量度。然而，利用標(biāo)準(zhǔn)的場效應(yīng) 晶體管（FET)，導(dǎo)電性的這種變化僅受靠近電流在柵極與漏極之間流動的位置的薄層影響。 這限制了可以實現(xiàn)的接通電流與關(guān)斷電流的比值。
[0004] 由于晶體管幾何尺寸縮小，因而減小了能夠施加到柵極的電壓，以維持可靠性。為 了維持性能，還減小了 FET的閾值電壓。由于減小了閾值電壓，所以晶體管不能在可用的有 限電壓擺幅下從完全關(guān)斷轉(zhuǎn)換到完全接通。通常，電路設(shè)計是晶體管處于"接通"狀態(tài)時的 強電流與晶體管處于"關(guān)斷"狀態(tài)時的弱電流之間的折衷。亞閾值泄漏（包括亞閾值傳導(dǎo)、 柵極氧化層泄漏和反向偏置結(jié)泄漏）通?？梢韵母咝阅芗呻娐沸酒目偣牡囊话?以上。
[0005] 在FET的亞閾值操作規(guī)程中，當(dāng)柵極電壓低于閾值時，通常將漏極電流與柵極電 壓相比的變化近似為線性曲線。該曲線的斜率被稱為亞閾值斜率。
[0006] 傳統(tǒng)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（"M0SFET"）通常具有被熱限制為大約每 十倍60mV的亞閾值斜率。即，對于典型的FET晶體管而言，柵極電壓增加大約60mV，使得漏 極電流增加了小于大約10倍。有限的亞閾值斜率不能提供晶體管的關(guān)斷（低電流）狀態(tài) 和接通（高電流）狀態(tài)之間的快速轉(zhuǎn)換。

【專利附圖】

【附圖說明】
[0007] 參考以下說明書和用于示出本發(fā)明的實施例的附圖可以最好地理解本發(fā)明的實 施例。
[0008] 圖1是根據(jù)一個實施例的混合相晶體管結(jié)構(gòu)的一部分的橫截面圖；
[0009] 圖2是根據(jù)一個實施例的在將絕緣層沉積在晶體管結(jié)構(gòu)之上以后的與圖1相似的 橫截面圖；
[0010] 圖3是根據(jù)一個實施例的在絕緣層中的溝槽形成在接觸區(qū)的其中之一之上以后 的與圖2相似的橫截面圖；
[0011] 圖4是根據(jù)一個實施例的在將金屬-絕緣體相變材料層通過溝槽沉積在暴露的接 觸區(qū)的其中之一之上以后的與圖3相似的視圖；
[0012] 圖5是根據(jù)一個實施例的在形成溝槽以暴露接觸區(qū)以后的與圖4相似的視圖； [0013] 圖6是根據(jù)一個實施例的在接觸層通過溝槽形成在接觸區(qū)上以后的與圖5相似的 視圖；
[0014] 圖7是根據(jù)一個實施例的在背面拋光接觸層以暴露絕緣層的頂表面以后的與圖6 相似的視圖；
[0015] 圖8是根據(jù)另一個實施例的在將金屬-絕緣體相變材料層沉積在接觸區(qū)之上以后 的與圖3相似的視圖；
[0016] 圖9是根據(jù)另一個實施例的在將金屬-絕緣體相變材料層沉積在接觸區(qū)之上并且 然后對金屬-絕緣體相變材料層進行背面拋光以暴露絕緣層的頂表面以后的與圖5相似的 視圖；
[0017] 圖10是根據(jù)一個實施例的在金屬化層形成在絕緣層上以后的與圖2相似的視 圖；
[0018] 圖11是根據(jù)一個實施例的三柵極晶體管結(jié)構(gòu)的透視圖；
[0019] 圖12是根據(jù)一個實施例的包括晶體管陣列的片上系統(tǒng)的頂視圖，所述晶體管陣 列包括多個晶體管；
[0020] 圖13是根據(jù)一個實施例的電子器件系統(tǒng)的橫截面圖；
[0021] 圖14是根據(jù)另一個實施例的電子器件系統(tǒng)的橫截面圖；
[0022] 圖15示出了根據(jù)一個實施例的混合相FET的等效電路和電流電壓特性曲線圖；
[0023] 圖16是根據(jù)一個實施例的示出了混合相FET晶體管的等效電路以及示出等效電 路的一部分的類V02雙端電流電壓特性的曲線圖的視圖；
[0024] 圖17是根據(jù)一個實施例的視圖，其示出了混合相FET晶體管的等效電路、示出針 對晶體管的閾值電壓的通過使用金屬-絕緣體相變材料層進行模擬的混合相FET晶體管的 一組漏極電流與源極電壓的關(guān)系特性的曲線圖、以及示出模擬的混合相FET的漏極飽和電 流與柵極電壓的關(guān)系特性的曲線圖；
[0025] 圖18示出了根據(jù)一個實施例的計算設(shè)備；
[0026] 圖19示出了根據(jù)一個實施例的示出金屬-絕緣體相變材料層的示例性S形IV特 性的曲線圖。

【具體實施方式】
[0027] 在下文的說明中，闡述了大量的具體細節(jié)，例如，具體材料、結(jié)構(gòu)、元件尺寸、工藝 等，以提供對本發(fā)明的一個或多個實施例的全面理解。然而，對于本領(lǐng)域的普通技術(shù)人員而 言顯而易見的是，可以在沒有這些具體細節(jié)的情況下實施本發(fā)明的一個或多個實施例。在 其它情況下，并未對微電子器件制造工藝、技術(shù)、材料、裝備等進行詳細描述，以避免不必要 地使本說明難以理解。本領(lǐng)域的普通技術(shù)人員利用所包括的說明能夠在不進行過度的實驗 的情況下實現(xiàn)適當(dāng)?shù)墓δ堋?br> [0028] 在整個說明書中提及的"一個實施例"或"實施例"意味著結(jié)合實施例所描述的特 定特征、結(jié)構(gòu)或特性包括在至少一個實施例中。因此，在整個說明書中的各處出現(xiàn)的術(shù)語 "在一個實施例中"或"在實施例中"不一定全部涉及相同的實施例。此外，特定特征、結(jié)構(gòu) 或特性可以以任何適合的方式結(jié)合到一個或多個實施例中。
[0029] 描述了為低電源電壓（Vrc)邏輯和片上系統(tǒng)應(yīng)用提供混合相場效應(yīng)晶體管 ("FET"）的方法和裝置?；旌舷郌ET器件包括金屬-絕緣體相變材料，該金屬-絕緣體相 變材料與晶體管的源極/漏極接觸區(qū)接觸以在晶體管處于關(guān)斷狀態(tài)時實現(xiàn)低泄漏電流、陡 直的亞閾值斜率和高驅(qū)動電流。包括金屬-絕緣體相變材料的晶體管器件對于低晶體 管/開關(guān)應(yīng)用來說以及對于片上系統(tǒng)應(yīng)用來說都可能是有用的。通過在晶體管的源極/漏 極接觸區(qū)（或后端金屬化層）中插入金屬-絕緣體相變材料，創(chuàng)建了陡直的亞閾值"接通" 斜率，并且晶體管"接通"的速度比傳統(tǒng)晶體管快。在實施例中，在晶體管結(jié)構(gòu)之上沉積絕 緣層。晶體管結(jié)構(gòu)包括：襯底上的器件層之上的柵極電極；以及在器件層上、柵極電極的相 對側(cè)的第一接觸區(qū)和第二接觸區(qū)。在第一接觸區(qū)之上的第一絕緣層中形成溝槽。金屬-絕 緣體相變材料層沉積在溝槽中。
[0030] 圖1是根據(jù)一個實施例的混合相晶體管結(jié)構(gòu)的一部分的橫截面圖100?；旌舷嗑?體管結(jié)構(gòu)包括襯底101上的器件層102。在一個實施例中，襯底101包括單晶硅（Si)、鍺 (66)、硅鍺（5166)、111，族材料（例如，基于6&48、11^13、6 &?、6&513的材料）、基于碳納米 管的材料或它們的任何組合。在一個實施例中，襯底101包括單晶材料襯底，例如，單晶硅 襯底。在一個實施例中，襯底101包括多晶材料襯底。在實施例中，襯底101包括被配置為 連接至一個或多個金屬化層的例如過孔的互連結(jié)構(gòu)。
[0031] 在一個實施例中，襯底101是絕緣體上半導(dǎo)體結(jié)構(gòu)（SOI)襯底，其包括體下層襯 底、中間絕緣層以及頂部單晶層。頂部單晶層可以包括上面所列出的用于體單晶襯底的任 何材料。在實施例中，器件層102是SOI襯底101的頂部單晶層的一部分。
[0032] 器件層102可以包括單晶硅（Si)、鍺（Ge)、硅鍺（SiGe)、III-V族材料（例如，基 于砷化鎵（GaAs)的材料）或它們的任何組合。在一個實施例中，器件層102包括多晶、納 米晶或非晶薄膜。在實施例中，器件層102包括形成在襯底101上的一個或多個半導(dǎo)體鰭 狀物。在一個實施例中，晶體管結(jié)構(gòu)耦合至金屬化層（未示出）中的一個或多個層。一個 或多個金屬化層可以通過例如層間電介質(zhì)（ILD)(未示出）的電介質(zhì)材料與相鄰的金屬化 層分隔開。相鄰的金屬化層可以通過過孔（未示出）而電互連。在實施例中，諸如晶體管 100之類的包括多個晶體管的三柵極晶體管陣列可以形成在諸如由二氧化硅、氮化物、氧化 物和藍寶石所形成的襯底之類的任何公知的絕緣襯底上。
[0033] 柵極電介質(zhì)層103沉積在器件層102上。柵極電極104沉積在柵極電介質(zhì)層103 上。柵極電介質(zhì)層103可以上任何公知的柵極電介質(zhì)層。在一個實施例中，柵極電介質(zhì)層 103包括介電常數(shù)大于二氧化硅的介電常數(shù)的高k電介質(zhì)材料。在一個實施例中，柵極電 介質(zhì)層103包括金屬氧化物電介質(zhì)。例如，柵極電介質(zhì)層103可以是但不限于五氧化二鉭 (Ta205)、氧化鈦（Ti02)、氧化鋯（Zr02)、氧化鉿（Hf0 2)、氧化鑭（La204)、鋯鈦酸鉛（PZT)、以 及其它高k電介質(zhì)材料或它們的組合。
[0034] 在實施例中，柵極電介質(zhì)層103是二氧化硅（Si02)、氮氧化硅（SiO xNy)或氮化硅 (Si3N4)電介質(zhì)層。在實施例中，柵極電介質(zhì)層103的厚度在約2A到約100A之間的近似范 圍內(nèi)。
[0035] 柵極電極104可以由任何適合的柵極電極材料形成。在實施例中，柵極電極104包 括摻雜至濃度密度在1X1019原子/cm3到1X102°原子/cm 3之間的多晶硅。在實施例中，柵 極電極可以是金屬柵極電極，例如但不限于鎢、鉭、鈦、以及它們的氮化物。應(yīng)該領(lǐng)會的是， 柵極電極104不一定是單一的材料，并且可以是薄膜的復(fù)合堆疊，例如但不限于：多晶硅/ 金屬電極或金屬/多晶娃電極。
[0036] 接觸區(qū)105和接觸區(qū)106形成在器件層102上、柵極電極104的相對側(cè)。在實施例 中，接觸區(qū)105包括源極區(qū)，并且接觸區(qū)106包括漏極區(qū)。在另一個實施例中，接觸區(qū)105包 括漏極區(qū)，并且接觸區(qū)106包括源極區(qū)。源極區(qū)和漏極區(qū)由諸如N型或P型導(dǎo)電類型之類的 相同的導(dǎo)電類型形成。在實施例中，源極區(qū)和漏極區(qū)具有介于IX 1019原子/cm3與IX 1021原子/cm3之間的摻雜濃度。源極區(qū)和漏極區(qū)可以由均勻的濃度形成，或者可以包括諸如尖 端區(qū)（例如，源極/漏極延長）之類的不同濃度或摻雜分布的子區(qū)。在實施例中，源極區(qū)和 漏極區(qū)具有相同的摻雜濃度和分布。在實施例中，可以改變源極區(qū)和漏極區(qū)的摻雜濃度和 分布以獲得特定的電特性。
[0037] 位于源極區(qū)和漏極區(qū)之間的器件層102的部分限定了晶體管的溝道區(qū)。溝道區(qū)也 可以被限定為由柵極電極104包圍的鰭狀物的區(qū)域。然而，有時，源極/漏極區(qū)可以通過例 如擴散在柵極電極之下小幅延伸以限定比柵極電極長度（Lg)略小的溝道區(qū)。在實施例中， 溝道區(qū)是本征的或未摻雜的。在實施例中，溝道區(qū)例如被摻雜至1 X 1016原子/cm3到1 X 1019原子/cm3之間的導(dǎo)電率水平。在實施例中，當(dāng)溝道區(qū)摻雜時，其通常被摻雜為與源極區(qū)和漏 極區(qū)的導(dǎo)電類型相反的導(dǎo)電類型。例如，當(dāng)源極區(qū)和漏極區(qū)為N型導(dǎo)電類型時，溝道區(qū)將被 摻雜為P型導(dǎo)電類型。相似地，當(dāng)源極區(qū)和漏極區(qū)為P型導(dǎo)電類型時，溝道區(qū)將被摻雜為N 型導(dǎo)電類型。以這種方式，晶體管100可以分別被形成為NM0S晶體管或PM0S晶體管。溝 道區(qū)可以是均勻摻雜的或者可以是非均勻或者利用不同濃度摻雜的，以提供特定的電特性 和性能特性。例如，如果需要，溝道區(qū)可以包括公知的暈圈區(qū)。
[0038] 圖11是根據(jù)一個實施例的三柵極晶體管結(jié)構(gòu)1100的透視圖。包括鰭狀物1101的 器件層102形成在襯底101上。圖1中描繪了三柵極晶體管結(jié)構(gòu)1100的一部分的沿A-A1 軸截取的橫截面圖。在實施例中，三柵極晶體管1100是包括形成于襯底101上的多個三柵 極晶體管的三柵極晶體管陣列的一部分。
[0039] 在實施例中，例如淺溝槽隔離（STI)層的電絕緣層形成在與鰭狀物1101相鄰的襯 底101上，以提供使襯底101上的一個電子器件與其它器件隔離的場隔離區(qū)。淺溝槽隔離 層是電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的。
[0040] 在一個實施例中，形成在與鰭狀物1101相鄰的襯底101上的電絕緣層包括層間電 介質(zhì)（ILD)，例如，二氧化硅。在一個實施例中，形成在與鰭狀物1101相鄰的襯底101上的 電絕緣層包括聚酰亞胺、環(huán)氧樹脂、諸如苯并環(huán)丁烯（BCB)和WPR系列材料之類的光可限定 材料、或玻璃。在一個實施例中，形成在與鰭狀物1101相鄰的襯底101上的電絕緣層是低 電容率（低k)ILD層。通常，低k是指介電常數(shù)（電容率k)低于二氧化硅的電容率的電介 質(zhì)。
[0041] 如圖11中所示，鰭狀物1101從襯底101的頂表面伸出。鰭狀物1101的高度可 以被限定為襯底101的頂表面與鰭狀物的頂表面1102之間的距離。在一個實施例中，鰭 狀物1101的高度是從約500人到約5000人。在一個實施例中，鰭狀物1101包括退化摻雜 的半導(dǎo)體材料。在另一個實施例中，通過硅化等使鰭狀物1101導(dǎo)電。鰭狀物1101可以由 任何公知的半導(dǎo)體材料形成，所述公知的半導(dǎo)體材料例如但不限于硅（Si)、鍺（Ge)、硅鍺 (SixGey)、砷化鎵（GaAs)、InSb、GaP、GaSb和碳納米管?？梢杂赡軌蛲ㄟ^施加外部電控制來 從絕緣狀態(tài)可逆地改變?yōu)閷?dǎo)電狀態(tài)的任何公知的材料形成鰭狀物1101。在一個實施例中， 鰭狀物1101是單晶材料鰭狀物。在一個實施例中，鰭狀物1101是多晶材料鰭狀物。如圖 11中所示，鰭狀物1101具有由限定了半導(dǎo)體鰭狀物寬度1105的距離分隔開的一對相對的 側(cè)壁1103和1104。在一個實施例中，鰭狀物寬度1105在從約5nm到約50nm的近似范圍 內(nèi)。在一個實施例中，鰭狀物的長度大于其寬度并且由設(shè)計來確定。在一個實施例中，鰭狀 物的長度從約50nm到幾百微米。
[0042] 如圖11中所示，柵極電介質(zhì)層103沉積在鰭狀物1101的三側(cè)上和周圍。柵極電 介質(zhì)層103形成于鰭狀物1101的側(cè)壁1103上或與側(cè)壁1103相鄰、形成在鰭狀物1101的 頂表面1102上以及形成在鰭狀物1101的側(cè)壁1104上或與側(cè)壁1104相鄰。
[0043] 如圖11中所示，柵極電極104沉積在鰭狀物1101上的柵極電介質(zhì)層103上。柵 極電極104形成在柵極電介質(zhì)層103上并且包圍柵極電介質(zhì)層103,如圖11中所示。柵極 電極104形成在半導(dǎo)體鰭狀物1101的側(cè)壁1103上所形成的柵極電介質(zhì)103上或與其相鄰， 柵極電極104形成在半導(dǎo)體鰭狀物1101的頂表面1102上所形成的柵極電介質(zhì)103上，并 且柵極電極104形成為與半導(dǎo)體鰭狀物1101的側(cè)壁1104上所形成的柵極電介質(zhì)層103相 鄰或形成于其上。如圖11中所示，柵極電極104具有由限定了鰭狀物晶體管的柵極長度的 距離分隔開的一對橫向相對的側(cè)壁。
[0044] 接觸區(qū)105和接觸區(qū)106形成在鰭狀物1101中的柵極電極104的相對側(cè)，如圖11 中所示。如圖11中所示，三柵極晶體管1100具有包圍鰭狀物1103的三側(cè)的電介質(zhì)和柵極 電極，所述三柵極晶體管1100提供了三個溝道：一個溝道在鰭狀物的例如側(cè)壁1103的一個 側(cè)壁上的源極區(qū)和漏極區(qū)之間延伸；第二個溝道在鰭狀物的例如表面1102的頂表面上的 源極區(qū)和漏極區(qū)之間延伸；以及，第三個溝道在鰭狀物的例如側(cè)壁1104的另一個側(cè)壁上的 源極區(qū)和漏極區(qū)之間延伸。
[0045] 在實施例中，晶體管1100的源極區(qū)電耦合至更高層的金屬化層（例如，金屬1、金 屬2、金屬3等），以將陣列的各個晶體管電互連到功能電路中。
[0046] 圖2是根據(jù)一個實施例的在絕緣層沉積在晶體管結(jié)構(gòu)之上以后的與圖1相似的橫 截面圖200。絕緣層107沉積在晶體管結(jié)構(gòu)之上，該晶體管結(jié)構(gòu)包括襯底101上的器件層 102上的柵極電介質(zhì)層103上的柵極電極104。如圖2中所示，絕緣層107沉積在接觸區(qū) 105和接觸區(qū)106上，所述接觸區(qū)105和接觸區(qū)106形成在器件層102上、柵極電極104的 相對側(cè)。
[0047] 在實施例中，絕緣層107可以是適合于使相鄰器件絕緣并且防止鰭狀物泄漏的任 何材料。在一個實施例中，絕緣層107是例如二氧化硅的層間電介質(zhì)（ILD)、或由設(shè)計所確 定的任何其它電絕緣層。在一個實施例中，絕緣層107的厚度在500埃（A )到loooo A 的近似范圍內(nèi)。可以利用電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的任何技術(shù)將絕緣層 107均厚沉積在晶體管結(jié)構(gòu)之上，所述技術(shù)例如但不限于化學(xué)氣相沉積（CVD)、和物理氣相 沉積（PVD)。
[0048] 圖3是根據(jù)一個實施例的在絕緣層中的溝槽形成在接觸區(qū)的其中之一之上以后 的與圖2相似的橫截面圖300。如圖3中所示，溝槽108選擇性地形成于絕緣層107中，以 暴露接觸區(qū)105。在實施例中，接觸區(qū)105包括晶體管的源極區(qū)，并且接觸區(qū)106包括晶體 管的漏極區(qū)。在另一個實施例中，接觸區(qū)105包括晶體管的漏極區(qū)，并且接觸區(qū)106包括晶 體管的源極區(qū)。在實施例中，通過利用電子器件制造領(lǐng)域的普通技術(shù)人員所公知的任何適 合的圖案化和蝕刻技術(shù)對絕緣層107進行圖案化和蝕刻來形成溝槽108。在實施例中，將圖 案化的層沉積在絕緣層107上來選擇性地形成溝槽108,以暴露接觸區(qū)105,而接觸區(qū)106 被絕緣層107保護。在實施例中，圖案化的層是圖案化的光致抗蝕劑。在實施例中，圖案化 的層是圖案化的硬掩模。硬掩?？梢允嵌趸鑼踊蚋遦金屬氧化物電介質(zhì)層，例如，氧化 鈦、氧化鉿或氧化鋁?？梢杂衫绲幌抻诨瘜W(xué)氣相沉積（CVD)、物理氣相沉積（PVD)或原 子層沉積（ALD)的任何適合的工藝形成硬掩模?？梢岳秒娮悠骷圃祛I(lǐng)域所公知的任何 適合的光刻技術(shù)來形成圖案化的層。可以利用電子器件制造領(lǐng)域的普通技術(shù)人員所公知的 例如干法蝕刻或濕法蝕刻的任何適合的蝕刻技術(shù)來將絕緣層107向下蝕刻到接觸區(qū)105。
[0049] 圖4是根據(jù)一個實施例的在將金屬-絕緣體相變材料層通過溝槽沉積在暴露的接 觸區(qū)的其中之一之上以后的與圖3相似的視圖400。金屬-絕緣體相變材料層110沉積在 接觸區(qū)105之上。在實施例中，接觸區(qū)是源極區(qū)，并且金屬-絕緣體相變材料層110沉積在 源極區(qū)之上。在另一個實施例中，接觸區(qū)是漏極區(qū)，并且金屬-絕緣體相變材料層110沉積 在漏極區(qū)之上。具有沉積在源極/漏極區(qū)的至少其中之一之上的金屬-絕緣體相變材料 的晶體管器件提供了相對于傳統(tǒng)晶體管器件的許多優(yōu)點。例如，具有沉積在源極/漏極區(qū) 的至少其中之一之上的金屬-絕緣體相變材料的晶體管器件具有亞閾值斜率特性，由于金 屬-絕緣體轉(zhuǎn)變的原因，相較于沒有絕緣體相變材料的晶體管器件的亞閾值斜率特性，具 有絕緣體相變材料的晶體管器件的亞閾值斜率特性實質(zhì)上較陡。具有沉積在源極/漏極區(qū) 的至少其中之一之上的金屬-絕緣體相變材料的晶體管器件的關(guān)斷電流（例如，當(dāng)未向柵 極電極施加電壓時）由處于絕緣狀態(tài)下的金屬-絕緣體相變材料的高電阻來設(shè)置，從而實 質(zhì)上減小了晶體管的漏電流。具有沉積在源極/漏極區(qū)的至少其中之一之上的金屬-絕緣 體相變材料的晶體管器件的接通電流（例如，當(dāng)向柵極電極施加電壓時）由晶體管能夠驅(qū) 動的最大電流來設(shè)置。
[0050] 在實施例中，相較于具有集成到漏極區(qū)中的金屬-絕緣體相變材料層110的晶體 管器件，具有集成到源極區(qū)中的金屬-絕緣體相變材料層110的晶體管器件較有效?？偟?來說，金屬_絕緣體相變材料指的是如下的絕緣體材料，即如果向材料施加諸如溫度、壓力 或電場等外部激勵，則該材料變?yōu)閷?dǎo)體。通常，當(dāng)橫跨材料施加電壓時觀察到S形電流電壓 ("IV"）特性，就這個意義而言，金屬-絕緣體相變效應(yīng)被稱為Mott轉(zhuǎn)變。圖19示出了根 據(jù)一個實施例的示出金屬-絕緣體相變材料層的示例性S形IV特性的曲線圖1900。
[0051] 如圖19中所示，在發(fā)生從絕緣體相1903到金屬相1904的轉(zhuǎn)變的閾值電壓Vt處， S形IV特性1901顯示出了快速折回1902。
[0052] 在實施例中，金屬-絕緣體相變材料層110是包含來自周期表的3、4或5周期的一 種或多種金屬的單一成分或多種成分氧化物系統(tǒng)，并且具有部分填充的價電子D-殼層。在 實施例中，金屬-絕緣體相變材料層110在未偏置時的關(guān)斷狀態(tài)下用作絕緣體（例如，僅有 可忽略不計的漏電流），而在接通狀態(tài)下的較低偏置處用作金屬（例如，傳導(dǎo)大電流）。轉(zhuǎn)變 是可逆的：當(dāng)偏壓被去掉或者在其它情況下不再被滿足時，金屬-絕緣體相變材料回到其 原始絕緣狀態(tài)。在實施例中，金屬-絕緣體相變層110是氧化釩（V〇2)、Nb02、氧化鈦（例如， Ti203、Ti305)、由AB03公式所描述的材料（例如，鈣鈦礦材料，例如SmNi03和LaCo03)或 它們的任何組合。在實施例中，金屬-絕緣體相變材料層110的厚度是從約2納米（"nm"） 到約100nm。在實施例中，晶體管的電流電壓特性的亞閾值斜率的陡度隨著金屬-絕緣體相 變材料層的厚度的增加而增加。在實施例中，當(dāng)金屬-絕緣體相變材料層的厚度增加時，晶 體管變?yōu)?接通"狀態(tài)處的電壓減小。在實施例中，當(dāng)金屬-絕緣體相變材料層的厚度增加 時，晶體管的漏電流減小。在實施例中，當(dāng)金屬-絕緣體相變材料層的面積減小時，晶體管 的漏電流減小。
[0053] 在實施例中，接觸層109沉積在溝槽108中的暴露的接觸區(qū)105上。可以利用濺 射、化學(xué)氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉積（"ALD"）、任何其它沉積 技術(shù)或它們的組合來將接觸層109沉積在暴露的接觸區(qū)105上。金屬蓋層111沉積在接觸 層109上?？梢岳脼R射技術(shù)、化學(xué)氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉 積（"ALD"）、或其它沉積技術(shù)中的任何沉積技術(shù)來將金屬蓋層111沉積在接觸層109上。
[0054] 金屬-絕緣體相變材料層110沉積在金屬蓋層111上?？梢岳脼R射技術(shù)、化學(xué) 氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉積（"ALD"）、或其它沉積技術(shù)中的任 何沉積技術(shù)來將金屬-絕緣體相變材料層110選擇性地沉積在諸如金屬或?qū)щ娦匝趸镏?類的蓋層111上。蓋層112沉積在金屬-絕緣體相變材料層110上?？梢岳脼R射技術(shù)、 化學(xué)氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉積（"ALD"）、或其它沉積技術(shù)中 的任何沉積技術(shù)來將諸如金屬或?qū)щ娦匝趸镏惖纳w層112沉積在金屬-絕緣體相變材 料層110上。在實施例中，蓋層111和蓋層112用作金屬-絕緣體相變材料層110的電極。
[0055] 在實施例中，蓋層111和蓋層112中的每一個均包含：不與氧氣發(fā)生反應(yīng)的一種或 多種金屬，例如PcUPt ;形成導(dǎo)電性氧化物的一種或多種金屬，例如W、V、Cr、Ir ;一種或多種 導(dǎo)電性氧化物，例如銦錫氧化物（"ITCnaahSrxGahMgyOhU+yJ "LSGM0"）；金屬的導(dǎo) 電性亞化學(xué)計量氧化物，例如TiOx ;或它們的任何組合。在實施例中，蓋層111和蓋層112 中的每一蓋層被沉積為從約2nm到約50nm的厚度。
[0056] 如圖4中所示，接觸層109與金屬-絕緣體相變材料層110相鄰。在實施例中，接 觸層109的厚度是從約500 A到約丨0000 A。
[0057] 如圖4中所示，將通過溝槽108沉積的金屬-絕緣體相變材料層110嵌入到接觸區(qū) 105中。接觸層113沉積到金屬蓋層112上?？梢岳美鐬R射、化學(xué)氣相沉積（"CVD")、 分子束外延（"MBE")、原子層沉積（"ALD")、任何其它沉積技術(shù)、或它們的組合的電子器件 制造領(lǐng)域中的普通技術(shù)人員所公知的任何沉積技術(shù)將接觸層113均厚沉積到金屬蓋層112 上，并且然后將其背面拋光為與絕緣層107的頂表面成平面?？梢岳美珉娮悠骷圃?領(lǐng)域中的普通技術(shù)人員所公知的化學(xué)機械拋光（"CMP"）技術(shù)對接觸層113進行背面拋光。 在實施例中，接觸層113的厚度是從約5〇〇 A到約10000 A。
[0058] 在實施例中，接觸層109和接觸層113是包括例如以下金屬的導(dǎo)電層：銦（In)、 錫（Sn)、鉛（Pb)、銀（Ag)、銻（Sb)、鉍（Bi)、鋅（Zn)、鎘（Cd)、金（Au)、銅（Cu)、釕（Ru)、鎳 (Ni)、鈷（Co)、鉻（Cr)、鐵（Fe)、錳（Mn)、鈦（Ti)、鋁（A1)、鉿（Hf)、鉭（Ta)、鎢（W)、釩（V)、 鑰（Mo)、鈀（Pd)、金（Au)、鉬（Pt)、或它們的任何組合。在實施例中，包括接觸層109上的 金屬蓋層111上的金屬-絕緣體相變材料層110上的蓋層112上的接觸層113的堆疊體是 至晶體管的源極區(qū)的接觸部。在另一個實施例中，包括接觸層109上的金屬蓋層111上的 金屬-絕緣體相變材料層110上的蓋層112上的接觸層113的堆疊體是至晶體管的漏極區(qū) 的接觸部。
[0059] 圖5是根據(jù)一個實施例的在形成溝槽114以暴露接觸區(qū)106以后的與圖4相似的 視圖500。如圖5中所示，在接觸區(qū)105被包括金屬-絕緣體相變材料層110的源極接觸部 覆蓋之后，選擇性地形成溝槽114,以暴露接觸區(qū)106。在實施例中，通過利用電子器件制造 領(lǐng)域中的普通技術(shù)人員所公知的任何適合的圖案化和蝕刻技術(shù)對絕緣層107進行圖案化 和蝕刻來形成溝槽114。在實施例中，將圖案化的硬掩模沉積在絕緣層107上來選擇性地形 成溝槽114,以暴露接觸漏極區(qū)106,而接觸源極區(qū)105被接觸層113覆蓋?？梢岳秒娮?器件制造領(lǐng)域中的普通技術(shù)人員所公知的例如干法蝕刻或濕法蝕刻的任何適合的蝕刻技 術(shù)來通過圖案化的硬掩模將絕緣層107向下蝕刻到接觸區(qū)106。
[0060] 圖6是根據(jù)一個實施例的在在接觸層115通過溝槽114形成在接觸區(qū)106上以后 的與圖5相似的視圖。在一個實施例中，接觸區(qū)106是漏極區(qū)，并且接觸層115沉積在漏極 區(qū)上。在實施例中，接觸區(qū)106是源極區(qū)，并且接觸層115沉積在源極區(qū)上。在一個實施 例中，可以利用例如濺射技術(shù)、化學(xué)氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉 積（"ALD")、或任何其它沉積技術(shù)的電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的任何沉 積技術(shù)來將接觸層115通過溝槽114均厚沉積在暴露的接觸區(qū)106上。在實施例中，接觸 層115是包括例如以下金屬的導(dǎo)電層：銦（In)、錫（Sn)、鉛（Pb)、銀（Ag)、銻（Sb)、鉍（Bi)、 鋅（Zn)、鎘（Cd)、金（Au)、銅（Cu)、釕（Ru)、鎳（Ni)、鈷（Co)、鉻（Cr)、鐵（Fe)、錳（Mn)、鈦 (Ti)、鋁（A1)、鉿（Hf)、鉭（Ta)、鎢（W)、釩（V)、鑰（Mo)、鈀（Pd)、金（Au)、鉬（Pt)、或它們的 任何組合。
[0061] 圖7是根據(jù)一個實施例的在背面拋光接觸層115以暴露絕緣層107的頂表面以后 的與圖3相似的視圖700。如圖7中所示，接觸層115與絕緣層107的頂表面成平面?？梢?例如通過利用電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的化學(xué)機械拋光（"CMP"）技術(shù) 來對接觸層115進行背面拋光。在實施例中，接觸層115的厚度是從約500 A到約10000 A 。在實施例中，接觸層115是至晶體管的漏極區(qū)的低電阻接觸部。在另一個實施例中，接觸 層115是至晶體管的源極區(qū)的低電阻接觸部。
[0062] 圖8是根據(jù)另一個實施例的在金屬-絕緣體相變材料層110沉積在接觸區(qū)105之 上以后的與圖3相似的視圖800。圖8與圖4的不同之處在于金屬蓋層111與接觸區(qū)105 相鄰。可以利用濺射技術(shù)、化學(xué)氣相沉積（"CVD"）、分子束外延（"MBE"）、原子層沉積 ("ALD"）或其它沉積技術(shù)中的任何沉積技術(shù)將金屬蓋層111沉積在接觸層105上。在實 施例中，包括金屬蓋層111上的金屬-絕緣體相變材料層110上的金屬蓋層112上的接觸 層113的堆疊體是至晶體管的源極區(qū)的接觸部。在另一個實施例中，包括金屬蓋層111上 的金屬-絕緣體相變材料層110上的金屬蓋層112上的接觸層113的堆疊是至晶體管的漏 極區(qū)的接觸部。
[0063] 圖9是根據(jù)另一個實施例的在將金屬-絕緣體相變材料層120沉積在接觸區(qū)106 之上并且然后對金屬-絕緣體相變材料層120進行背面拋光以暴露絕緣層107的頂表面以 后的與圖5相似的視圖900。
[0064] 圖9與圖7的不同之處在于金屬-絕緣體相變材料層沉積在接觸區(qū)105和接觸區(qū) 106二者之上。如圖9中所示，接觸層119沉積在溝槽114中的暴露的接觸區(qū)106上。在實 施例中，接觸區(qū)106是漏極接觸區(qū)。在實施例中，接觸層119是如上所述的接觸層的其中之 一，并且可以利用如上所述的任何接觸層沉積技術(shù)將接觸層119沉積在暴露的接觸區(qū)106 上。金屬蓋層121沉積在接觸層119上。在實施例中，金屬蓋層121是如上所述的金屬蓋層 的其中之一，并且可以利用如上所述的金屬蓋層沉積技術(shù)的其中之一來沉積金屬蓋層121。 金屬-絕緣體相變材料層120沉積在金屬蓋層121上。在實施例中，金屬-絕緣體相變材 料層120是如上所述的金屬-絕緣體相變材料層的其中之一，并且可以利用如上所述的任 何金屬-絕緣體相變材料層沉積技術(shù)來沉積金屬-絕緣體相變材料層120。
[0065] 金屬蓋層122沉積在金屬-絕緣體相變材料層120上。在實施例中，金屬蓋層122 是如上所述的金屬蓋層的其中之一，并且可以利用如上所述的金屬蓋層沉積技術(shù)的其中之 一來沉積金屬蓋層122。在實施例中，可以利用例如濺射、化學(xué)氣相沉積（"CVD"）、分子束 外延（"MBE"）、原子層沉積（"ALD"）、任何其它沉積技術(shù)或它們的組合的電子器件制造領(lǐng) 域中的普通技術(shù)人員所公知的任何沉積技術(shù)將接觸層115沉積到金屬蓋層122上，并且然 后將接觸層115背面拋光為與絕緣層107的頂表面成平面?？梢岳美珉娮悠骷圃祛I(lǐng) 域中的普通技術(shù)人員所公知的CMP技術(shù)對接觸層115進行背面拋光。在實施例中，包括接觸 層119上的金屬蓋層121上的金屬-絕緣體相變材料層120上的金屬蓋層122上的接觸層 115的堆疊體提供了至晶體管的漏極區(qū)的接觸部，并且包括接觸層109上的金屬蓋層111上 的金屬-絕緣體相變材料層110上的金屬蓋層112上的接觸層113的堆疊體提供了至晶體 管的源極區(qū)的接觸部。在實施例中，省略了接觸層119和109,并且利用以上相對于圖8所 描述的任何沉積技術(shù)將金屬蓋層121和111分別直接沉積到接觸區(qū)106和接觸區(qū)105上。
[0066] 再次參考圖11，包括接觸層113的堆疊體1106形成在接觸區(qū)105之上，如上所述。 包括接觸層115的堆疊體1107沉積在接觸區(qū)106之上，如上所述。如圖11中所示，堆疊體 1106和1107中的每一個堆疊體沉積在鰭狀物1101的全部三側(cè)上和周圍，例如，沉積在側(cè)壁 1104和1103以及頂表面1102上和周圍。在實施例中，接觸層113和接觸層115的至少其 中之一沉積在金屬-絕緣體相變材料層（未示出）之上，如上所述。
[0067] 在一個實施例中，接觸區(qū)105是源極區(qū)，并且接觸區(qū)106是漏極區(qū)。在實施例中，堆 疊1106包括接觸層109上的金屬蓋層111上的金屬-絕緣體相變材料層110上的蓋層112 上的接觸層113 (如圖4中的示例所示）。在實施例中，堆疊1106是至晶體管的源極區(qū)的接 觸部，如上所述。在實施例中，堆疊1107包括接觸層119上的金屬蓋層121上的金屬-絕 緣體相變材料層120上的蓋層122上的接觸層115 (如圖9中的示例所示）。在實施例中， 堆疊1107是至晶體管的漏極區(qū)的接觸部。
[0068] 圖10是根據(jù)一個實施例的在金屬化層124形成在絕緣層107上以后的與圖2相 似的視圖1000。在實施例中，金屬化層124是電子器件的后端金屬化層的一部分。在實 施例中，金屬化層包括例如如下金屬：銦（In)、錫（Sn)、鉛（Pb)、銀（Ag)、銻（Sb)、鉍（Bi)、 鋅（Zn)、鎘（Cd)、金（Au)、銅（Cu)、釕（Ru)、鎳（Ni)、鈷（Co)、鉻（Cr)、鐵（Fe)、錳（Mn)、鈦 (Ti)、鋁（A1)、鉿（Hf)、鉭（Ta)、鎢（W)、釩（V)、鑰（Mo)、鈀（Pd)、金（Au)、鉬（Pt)、或它們的 任何組合。
[0069] 在實施例中，金屬化層124包括被配置為連接至其它金屬化層（未示出）的互連 結(jié)構(gòu)、過孔和金屬線。在實施例中，金屬化層124被配置為提供至電子器件（例如，晶體管、 存儲器、電容器、電阻器、光電器件、開關(guān)）以及由電絕緣層（例如，層間電介質(zhì)、溝槽絕緣 層、或電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的任何其它絕緣層）分隔開的任何其它 有源和無源電子器件的電接觸部。
[0070] 如圖10中所示，利用如上所述的本領(lǐng)域中的普通技術(shù)人員所公知的任何沉積技 術(shù)將接觸層115通過溝槽114形成在接觸區(qū)106上，并且將接觸層113通過溝槽108形成 在接觸區(qū)105上。在實施例中，接觸區(qū)105是源極接觸區(qū)，并且接觸區(qū)106是漏極區(qū)。在另 一個實施例中，接觸區(qū)105是漏極區(qū)，并且接觸區(qū)106是源極區(qū)。絕緣層116沉積在金屬化 層124上。在實施例中，絕緣層116可以是適合于使相鄰器件絕緣并且防止鰭狀物泄漏的任 何材料。在一個實施例中，絕緣層116是層間電介質(zhì)（ILD)(例如，二氧化硅）、或由設(shè)計確 定的任何其它絕緣層。在一個實施例中，絕緣層116的厚度是在500埃（人）到10000 A 的近似范圍內(nèi)?？梢岳美绲幌抻诨瘜W(xué)氣相沉積（CVD)和物理氣相沉積（PVD)的電子 器件制造領(lǐng)域中的普通技術(shù)人員所公知的任何技術(shù)將絕緣層116均厚沉積到金屬化層124 上。
[0071] 如圖10中所示，蓋層129通過絕緣層116中的溝槽138沉積在金屬化層124的暴 露的部分上。在實施例中，蓋層129是如上所述的蓋層的其中之一，并且利用如上所述的任 何金屬蓋層沉積技術(shù)將蓋層129沉積在金屬化層124的暴露的部分上。金屬-絕緣體相變 材料層130沉積在蓋層129上。在實施例中，金屬-絕緣體相變材料層130是如上所述的 金屬-絕緣體相變材料層的其中之一，并且利用如上所述的任何金屬-絕緣體相變材料層 沉積技術(shù)來沉積金屬-絕緣體相變材料層130。
[0072] 蓋層131沉積在金屬-絕緣體相變材料層130上。在實施例中，蓋層131是如上 所述的蓋層的其中之一，并且利用如上所述的任何金屬蓋層沉積技術(shù)來沉積蓋層131。將接 觸層117沉積到蓋層131上。在實施例中，接觸層117是如上所述的接觸層的其中之一，并 且利用如上所述的任何接觸層沉積技術(shù)將接觸層117沉積到蓋層131上，并且然后將接觸 層117背面拋光為與絕緣層116的頂表面成平面。
[0073] 如圖10中所示，包括金屬蓋層129上的金屬-絕緣體相變材料層130上的金屬蓋 層131上的接觸層117的堆疊體通過絕緣層116中的溝槽138形成在金屬化層124上，以經(jīng) 由接觸層113提供至晶體管的接觸區(qū)105的電接觸部。通過溝槽138沉積的金屬-絕緣體 相變材料層130嵌入到接觸區(qū)105之上的金屬化層124中，以增加晶體管的電流電壓特性 的亞閾值斜率的陡度，減少晶體管的漏電流，并且使晶體管的操作電流最大化，如上所述。
[0074] 如圖10中所示，接觸層118通過絕緣層116中的溝槽134形成在金屬化層124的 暴露的部分上，以經(jīng)由接觸層115提供至晶體管的接觸區(qū)106的電接觸部。在實施例中，接 觸層118是如上所述的接觸層的其中之一。在實施例中，利用如上所述的任何接觸層沉積 技術(shù)將接觸層118沉積到金屬化層124的暴露的部分上。在實施例中，然后將接觸層118 背面拋光為與絕緣層116的頂表面成平面，如上所述。
[0075] 圖12是根據(jù)一個實施例的包括晶體管陣列的片上系統(tǒng)的頂視圖1200,所述晶體 管陣列包括多個晶體管。晶體管1202、1203、1204、1205、1206和1207形成在襯底1201上。 在實施例中，襯底1201是如上所述的襯底的其中之一。在實施例中，晶體管1202、1203、 1204、1205、1206和1207中的每一個晶體管包括柵極電極和漏極接觸區(qū)，例如如上所述的 柵極電極1212和漏極接觸區(qū)1213。源極區(qū)1208形成在襯底1201上。在實施例中，源極 區(qū)1208是晶體管1202、1203、1204、1205、1206和1207的公共源極區(qū)。金屬-絕緣體相變 材料層1209沉積在公共源極區(qū)1208之上。在實施例中，金屬-絕緣體相變材料層1209是 如上所述的金屬-絕緣體相變材料層的其中之一，并且利用如上所述的任何金屬-絕緣體 相變材料層沉積技術(shù)將金屬-絕緣體相變材料層1209沉積在公共源極區(qū)1208之上。在實 施例中，金屬-絕緣體相變材料層1209的面積大小1211不小于公共源極區(qū)1208的面積大 小。在實施例中，當(dāng)金屬-絕緣體相變材料層1209的面積大小增大時，使晶體管"接通"處 的電壓下降。在實施例中，當(dāng)金屬-絕緣體相變材料層1209的面積大小減小時，晶體管的 漏電流下降。
[0076] 圖13是根據(jù)一個實施例的電子器件系統(tǒng)的橫截面圖1300。電子器件系統(tǒng)包括晶 體管結(jié)構(gòu)1302之上的絕緣層1306以及襯底1301之上的晶體管結(jié)構(gòu)1303,如上所述。晶體 管結(jié)構(gòu)1302和1303中的每一個晶體管結(jié)構(gòu)包括襯底1301上的器件層之上的柵極電極、以 及在器件層上、柵極電極的相對側(cè)的源極接觸區(qū)和漏極接觸區(qū)，如上所述。在實施例中，金 屬-絕緣體相變材料層嵌入到晶體管結(jié)構(gòu)的一個或多個源極/漏極區(qū)中。如圖13中所示， 包括金屬蓋層上的金屬-絕緣體相變材料層1304上的金屬蓋層上的接觸層1313的堆疊體 通過絕緣層1306中的溝槽沉積在晶體管結(jié)構(gòu)1302的源極/漏極接觸區(qū)1321上，如上所述。 包括金屬蓋層上的金屬-絕緣體相變材料層1305上的金屬蓋層上的接觸層1314的堆疊體 通過絕緣層1306中的溝槽沉積在晶體管結(jié)構(gòu)1303的源極/漏極接觸區(qū)1322上，如上所述。 如圖13中所示，晶體管結(jié)構(gòu)1302和1303的源極/漏極接觸區(qū)經(jīng)由互連結(jié)構(gòu)1313和1314 耦合至更高層的金屬化層，例如經(jīng)由沉積在各自的金屬化層之間的絕緣層中所形成的互連 結(jié)構(gòu)耦合至金屬化層1307( "Ml"）、金屬化層1316( "M2"）、金屬化層1318( "M3"）和金屬 化層 1320( "M4"）。
[0077] 如圖13中所示，絕緣層1306沉積在晶體管結(jié)構(gòu)1302和1303之上以及金屬化層 1307之下。絕緣層1315沉積在金屬化層1307與金屬化層1316之間。絕緣層1317沉積在 金屬化層1316與金屬化層1318之間。絕緣層1319沉積在金屬化層1318與金屬化層1320 之間。金屬化層1307、1316、1318和1320經(jīng)由絕緣層1306、1315、1317和1319中的每一個 絕緣層中所形成的相應(yīng)的互連結(jié)構(gòu)（例如，互連結(jié)構(gòu)1308和互連結(jié)構(gòu)1309)被電連接，如 圖13中所示。金屬化層1307、1316、1318和1320用于將集成電路的各種部件共同電互連到 功能電路中，如電子器件制造領(lǐng)域中的普通技術(shù)人員所公知的。如圖13中所示，金屬-絕 緣體相變材料層1304嵌入到晶體管結(jié)構(gòu)1302的接觸區(qū)中，并且金屬-絕緣體相變材料層 1305嵌入到晶體管結(jié)構(gòu)1303的接觸區(qū)中。
[0078] 圖14是根據(jù)另一個實施例的電子器件系統(tǒng)的橫截面圖1400。電子器件系統(tǒng)包括 晶體管結(jié)構(gòu)1402之上的絕緣層1406以及襯底1401之上的晶體管結(jié)構(gòu)1403,如上所述。晶 體管結(jié)構(gòu)1402和1403中的每一個晶體管結(jié)構(gòu)包括襯底1401上的器件層之上的柵極電極 以及在器件層上、柵極電極的相對側(cè)的源極接觸區(qū)和漏極接觸區(qū)，如上所述。接觸層1413 通過絕緣層1406中的溝槽沉積在晶體管結(jié)構(gòu)1402的暴露的源極/漏極接觸區(qū)1421上。接 觸層1414通過絕緣層1406中的溝槽沉積在晶體管結(jié)構(gòu)1403的源極/漏極接觸區(qū)1422之 上。如圖14中所示，接觸層1413和1414經(jīng)由互連結(jié)構(gòu)1413和1414耦合至更高層的金屬 化層，例如經(jīng)由沉積在各自的金屬化層之間的絕緣層中所形成的互連結(jié)構(gòu)耦合至金屬化層 1407( "Ml"）、金屬化層 1416( "M2"）、金屬化層 1418( "M3"）和金屬化層 1420( "M4"）。 如圖14中所示，絕緣層1406沉積在晶體管結(jié)構(gòu)1402和1403之上以及金屬化層1407之 下。絕緣層1415沉積在金屬化層1407與金屬化層1416之間。絕緣層1417沉積在金屬化 層1416與金屬化層1418之間。絕緣層1419沉積在金屬化層1418與金屬化層1420之間。 金屬化層1407、1416、1418和1420經(jīng)由各個絕緣層1406、1415、1417和1419中所形成的相 應(yīng)的互連結(jié)構(gòu)（例如，互連結(jié)構(gòu)1408和互連結(jié)構(gòu)1409)被電連接，如圖14中所示。金屬化 層1407、1416、1418和1420用于將集成電路的各種部件共同電互連到功能電路中，如電子 器件制造領(lǐng)域中的普通技術(shù)人員所公知的。在實施例中，金屬-絕緣體相變材料層嵌入到 一個或多個金屬化層的接觸區(qū)中，以提供至晶體管的接觸區(qū)的電接觸。如圖14中所示，包 括金屬蓋層上的金屬-絕緣體相變材料層1404上的金屬蓋層上的接觸層的堆疊體通過絕 緣層1419中的溝槽沉積在金屬化層1418的暴露的部分上。包括金屬蓋層上的金屬-絕緣 體相變材料層1405上的金屬蓋層上的接觸層的堆疊體通過絕緣層1419中的溝槽沉積在金 屬化層1418的暴露的部分上。如圖14中所示，金屬-絕緣體相變材料層1404嵌入到金屬 化層1418的接觸區(qū)中，并且金屬-絕緣體相變材料層1405嵌入到金屬化層1418的接觸區(qū) 中。
[0079] 圖15是根據(jù)一個實施例的示出混合相FET的等效電路1520和電流電壓特性曲線 圖1510的視圖1500?；旌舷郌ET晶體管具有沉積在源極區(qū)之上的金屬-絕緣體相變材料 層，如上所述。如圖15中所示，混合相晶體管的等效電路1500包括連接至負(fù)載電阻1502 的金屬-絕緣體相變材料層電阻1501。柵極電極1503經(jīng)由相變材料層電阻1501和負(fù)載 電阻1502連接至源極1505。漏極1504連接至柵極電極1503。向漏極1504施加電源電壓 Vcc。向柵極電極1503施加?xùn)艠O電壓Vg，并且向源極1505施加源極電壓Vs。
[0080] 曲線圖1510示出了根據(jù)一個實施例的混合相FET晶體管的漏極電流Idsat 1512與 柵極電壓Vg 1511的關(guān)系。曲線圖1510中所示，電流電壓特性具有接通曲線1515和關(guān)斷 曲線1516。如曲線圖1510中所示，當(dāng)漏極電流大于閾值電流Ithresh()ld1514并且柵極電壓大 于閾值電壓Vtg時，混合相晶體管接通。當(dāng)漏極電流大于保持電流Ih()ld1513時，混合相晶體 管以有源模式進行操作。如曲線圖1510中所示，混合相變晶體管具有實質(zhì)上小于0. 3V的 閾值電壓Vtg。如圖15中所示，由于集成到晶體管的源極接觸區(qū)中的金屬-絕緣體轉(zhuǎn)變材 料，混合相FET晶體管的接通曲線1515具有非常陡直的亞閾值斜率。如圖15中所示，由處 于絕緣狀態(tài)下的金屬-絕緣體轉(zhuǎn)變材料的高電阻來設(shè)置混合相FET晶體管的關(guān)斷電流；并 且由混合相FET晶體管能夠驅(qū)動的最大電流來設(shè)置接通電流。
[0081] 圖16是根據(jù)一個實施例的視圖1600,其示出了混合相FET晶體管的等效電路 1620、以及示出等效電路的一部分的類V02雙端電流電壓特性的曲線圖?；旌舷郌ET晶體 管具有沉積在源極區(qū)之上的金屬-絕緣體相變材料層，如上所述。混合相晶體管的等效電 路1610包括連接至負(fù)載電阻Rloadl611的金屬-絕緣體相變材料層電阻（"V02")。柵極 電極1613經(jīng)由相變材料層電阻和負(fù)載電阻連接至源極1614。漏極1612連接至柵極電極 1503。向漏極1612施加電源電壓Vcc。向柵極電極1613施加?xùn)艠O電壓Vg。向相變材料膜 施加電壓使所述膜從高電阻（絕緣狀態(tài)）轉(zhuǎn)變?yōu)榈碗娮瑁ń饘倩癄顟B(tài)）。
[0082] 曲線圖示出了混合相FET晶體管的等效電路的一部分1611的漏極電流Id 1602與 源極電壓Vs 1601的關(guān)系。電流電壓特性具有關(guān)斷電流曲線1608和接通電流曲線1607。 由保持源極電壓Vhs 1605、保持電流1606、閾值源極電壓Vts和閾值電流Ih 1604限定了 電流電壓特性。如曲線圖上所示，Ih以上的電流電壓特性的接通曲線1607的斜率1603 被Rload固定。如曲線圖中所示，由Rload所確定的混合相FET晶體管的接通電流大于 1 X l(T3mA。由處于絕緣狀態(tài)下的金屬-絕緣體轉(zhuǎn)變材料的高電阻所設(shè)置的混合相FET晶體 管的關(guān)斷電流極?。ㄐ∮趌Xl(T8mA)。由于集成到晶體管的源極接觸區(qū)中的金屬-絕緣體 轉(zhuǎn)變材料，混合相FET晶體管的接通曲線1607具有非常陡直的亞閾值斜率。
[0083] 圖17是根據(jù)一個實施例的視圖1700,其示出了混合相FET晶體管的等效電路 1701、示出針對晶體管的閾值電壓利用金屬-絕緣體相變材料層進行模擬的混合相FET晶 體管的一組漏極電流與源極電壓的關(guān)系特性的曲線圖1702、以及示出模擬的混合相FET的 漏極飽和電流與柵極電壓的關(guān)系特性的曲線圖1703。混合相FET晶體管具有沉積在源極區(qū) 之上的金屬-絕緣體相變材料層，如上所述?；旌舷嗑w管的等效電路1701包括連接至負(fù) 載電阻Rload 1708的金屬-絕緣體相變材料層電阻（"V02") 1707。柵極電極1705經(jīng)由相 變材料層電阻1707和負(fù)載電阻1708連接至源極1704。漏極1706連接至柵極電極1705。 向漏極1706施加電源電壓Vcc。向柵極電極1705施加?xùn)艠O電壓Vg。向相變材料膜施加電 壓使所述膜從高電阻（絕緣狀態(tài)）轉(zhuǎn)變?yōu)榈碗娮瑁ń饘倩癄顟B(tài)）。
[0084] 曲線圖1702示出了在不同的柵極電壓（例如，從Vg = _0.2V到Vg = +1.5V)下的 混合相FET晶體管的一組漏極電流Id 1712與源極電壓Vsl711的關(guān)系特性。金屬-絕緣體 相變材料集成到晶體管的源極區(qū)中，以使處于接通狀態(tài)下的晶體管具有大于〇. 001A的漏 極電流，并且處于關(guān)斷狀態(tài)下的晶體管具有小于1X1(T8A的極小的漏電流，如曲線圖1702 中所示。
[0085] 曲線圖1703示出了根據(jù)一個實施例的混合相FET晶體管的漏極電流Idast與柵極 電壓Vg的關(guān)系。如曲線圖1703中所示，電流電壓特性具有約100nA/ii m的關(guān)斷電流IofT 和約0. 14mA/iim的接通電流Ion。如曲線圖1703中所示，由于集成到晶體管的源極接觸區(qū) 中的金屬-絕緣體轉(zhuǎn)變材料和實質(zhì)上小于〇. 3V的閾值電壓Vtg，混合相FET晶體管的電流 電壓特性具有非常陡直的亞閾值斜率。
[0086] 圖18示出了根據(jù)一個實施例的計算設(shè)備1800。計算設(shè)備1800容納主板1802。主 板1802可以包括多個部件，包括但不限于處理器1804和至少一個通信芯片1806。處理器 1804與主板1802物理和電耦合。在一些實施方式中，至少一個通信芯片也與主板1802物 理和電耦合。在其它實施方式中，至少一個通信芯片1806是處理器1804的一部分。
[0087] 取決于其應(yīng)用，計算設(shè)備1800可以包括其它部件，所述其它部件可以或可以不 與主板1802物理和電耦合。這些其它部件包括但不限于諸如易失性存儲器1808(例如， DRAM)、非易失性存儲器1810 (例如，ROM)、閃速存儲器之類的存儲器、圖形處理器1812、數(shù) 字信號處理器（未示出）、密碼處理器（未示出）、芯片集1801、天線1816、顯示器（例如， 觸摸屏顯示器1817)、屏幕控制器（例如，觸摸屏控制器1811)、電池1818、音頻編解碼器 (未示出）、視頻編解碼器（未示出）、功率放大器（例如，功率放大器1809)、全球定位系統(tǒng) (GPS)設(shè)備1813、羅盤1814、加速度計（未示出）、陀螺儀（未示出）、揚聲器1815、照相機 1803、以及大容量存儲設(shè)備（例如硬盤驅(qū)動器、光盤（CD)、數(shù)字多功能盤（DVD)，等等）（未 示出）。
[0088] 通信芯片（例如，通信芯片1806)能夠進行用于到和來自計算設(shè)備1800的數(shù)據(jù)傳 輸?shù)臒o線通信。術(shù)語"無線"及其衍生詞可以用于描述電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信 道等等，其可以通過使用調(diào)制的電磁輻射而經(jīng)由非固態(tài)介質(zhì)傳送數(shù)據(jù)。術(shù)語并不暗示相關(guān) 聯(lián)的設(shè)備不包含任何線路，盡管在一些實施例中相關(guān)聯(lián)的設(shè)備可能不包含任何線路。通信 芯片1806可以實施多種無線標(biāo)準(zhǔn)或協(xié)議中的任何一種，所述多種無線標(biāo)準(zhǔn)或協(xié)議包括但 不限于 Wi-Fi (IEEE 802. 11 族）、WiMAX (IEEE 802. 16 族）、IEEE 802. 20、長期演進（LTE)、 Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及它們的衍生物， 以及被指定為3G、4G、5G和更高代的任何其它無線協(xié)議。計算設(shè)備1800可以包括多個通信 芯片。例如，通信芯片1806可以專用于諸如Wi-Fi和藍牙之類的較短范圍的無線通信，并 且通信芯片1805可以專用于諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等的較長范 圍的無線通信。
[0089] 在至少一些實施例中，計算設(shè)備1800的處理器1804包括具有根據(jù)本文中所描述 的實施例的混合相FET晶體管的集成電路管芯。處理器的集成電路管芯包括諸如本文中所 描述的晶體管或金屬互連結(jié)構(gòu)之類的一個或多個器件。術(shù)語"處理器"可以指代任何設(shè)備 或設(shè)備的一部分，其處理來自寄存器和/或存儲器的電子數(shù)據(jù)以將這些電子數(shù)據(jù)轉(zhuǎn)換成可 以存儲在寄存器和/或存儲器中的其它電子數(shù)據(jù)。在實施例中，根據(jù)本文中所描述的實施 例，至少一個通信芯片1805和1806還可以包括具有根據(jù)實施例的混合相FET晶體管的集 成電路管芯封裝。
[0090] 在其它實施方式中，容納在計算設(shè)備1800內(nèi)的另一個部件可以包含具有根據(jù)本 文中所描述的實施例的混合相FET晶體管的集成電路管芯封裝。根據(jù)一種實施方式，通 信芯片的集成電路管芯包括一個或多個器件，例如本文中所描述的晶體管和金屬互連結(jié) 構(gòu)。在各種實施方式中，計算設(shè)備1800可以是膝上型電腦、上網(wǎng)本、筆記本電腦、超極本、 智能電話、平板電腦、個人數(shù)字助理（PDA)、超級移動PC、移動電話、臺式計算機、服務(wù)器、打 印機、掃描儀、監(jiān)視器、機頂盒、娛樂控制單元、數(shù)字照相機、便攜式音樂播放器、或數(shù)字錄像 機。在其它實施方式中，計算設(shè)備1800可以是處理數(shù)據(jù)的任何其它電子器件。
[0091] 在前述說明書中，已經(jīng)參考本發(fā)明的特定示例性實施例對本發(fā)明的實施例進行了 描述。顯而易見的是，在不脫離由以下權(quán)利要求書所闡述的本發(fā)明的實施例的較寬的精神 和范圍的條件下，可以對本發(fā)明做出各種修改。因此，說明書和附圖被認(rèn)為是具有說明性的 意義而非限制性的意義。
【權(quán)利要求】
1. 一種制造電子器件的方法，包括： 將第一絕緣層沉積在晶體管結(jié)構(gòu)之上，所述晶體管結(jié)構(gòu)包括襯底上的器件層之上的柵 極電極、以及在所述器件層上、所述柵極電極的相對側(cè)的第一接觸區(qū)和第二接觸區(qū)； 在所述第一接觸區(qū)之上的所述第一絕緣層中形成第一溝槽；以及 將金屬-絕緣體相變材料層沉積在所述第一溝槽中。
2. 根據(jù)權(quán)利要求1所述的方法，還包括： 將第一接觸層沉積在所述第一接觸區(qū)之上。
3. 根據(jù)權(quán)利要求1所述的方法，還包括： 將第二接觸層沉積在所述金屬-絕緣體相變材料層上。
4. 根據(jù)權(quán)利要求1所述的方法，還包括： 在所述第二接觸區(qū)之上的所述第一絕緣層中形成第二溝槽；以及 將第三接觸層沉積在所述第二溝槽中。
5. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一接觸區(qū)是源極區(qū)和漏極區(qū)的其中之一。
6. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一絕緣層沉積到所述晶體管結(jié)構(gòu)上，以將 所述金屬-絕緣體相變材料層嵌入到所述第一接觸區(qū)中。
7. 根據(jù)權(quán)利要求1所述的方法，還包括： 在所述晶體管結(jié)構(gòu)上的第二絕緣層上形成金屬化層，其中，所述第一絕緣層沉積到所 述金屬化層上，以將所述金屬-絕緣體相變材料層嵌入到所述金屬化層中。
8. 根據(jù)權(quán)利要求1所述的方法，其中，所述金屬-絕緣體相變材料層具有S形電流電壓 特性。
9. 根據(jù)權(quán)利要求1所述的方法，其中，金屬_絕緣體相變材料層包括過渡金屬氧化物、 AB03材料或它們的任何組合。
10. -種電子器件，包括： 襯底上的柵極電極； 在所述襯底上、所述柵極電極的相對側(cè)的源極/漏極區(qū)的對； 耦合至所述源極/漏極區(qū)的對的接觸層對；以及 在所述接觸層的至少其中之一內(nèi)形成的金屬-絕緣體相變材料層。
11. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層形成于所述 兩個接觸層的僅其中之一中。
12. 根據(jù)權(quán)利要求10所述的電子器件，其中，包含所述金屬-絕緣體相變材料層的所述 接觸層還包括金屬化層。
13. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層形成于接近 所述金屬化層處。
14. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層形成于耦合 至所述源極區(qū)的所述接觸層內(nèi)。
15. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層形成于耦合 至所述漏極區(qū)的所述接觸層內(nèi)。
16. 根據(jù)權(quán)利要求10所述的電子器件，其中，在所述柵極電極、所述接觸層和所述金 屬-絕緣體相變材料層周圍形成絕緣層。
17. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層形成于接近 所述源極/漏極區(qū)處。
18. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬-絕緣體相變材料層包括過渡金 屬氧化物、AB03材料或它們的任何組合。
19. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述襯底包括半導(dǎo)體鰭狀物。
20. 根據(jù)權(quán)利要求10所述的電子器件，其中，所述金屬化層包括多個金屬化層，并且其 中，所述金屬-絕緣體相變材料層形成于所述多個金屬化層內(nèi)。
21. -種制造電子器件的方法，包括： 將第一絕緣層沉積在晶體管結(jié)構(gòu)之上，所述晶體管結(jié)構(gòu)包括襯底上的鰭狀物之上的柵 極電極、以及在所述鰭狀物上、所述柵極電極的相對側(cè)的第一接觸區(qū)和第二接觸區(qū)，所述鰭 狀物包括三側(cè)； 在所述第一接觸區(qū)之上的所述第一絕緣層中形成第一溝槽；以及 將金屬-絕緣體相變材料層沉積在所述第一溝槽中。
22. 根據(jù)權(quán)利要求21所述的方法，其中，所述柵極電極沉積在所述鰭狀物的所述三側(cè) 上和周圍的柵極電介質(zhì)層上。
23. 根據(jù)權(quán)利要求21所述的方法，還包括： 將第一接觸層沉積在所述第一接觸區(qū)之上。
24. 根據(jù)權(quán)利要求21所述的方法，還包括： 將第二接觸層沉積在所述金屬-絕緣體相變材料層上。
25. 根據(jù)權(quán)利要求21所述的方法，還包括： 在所述晶體管結(jié)構(gòu)上的第二絕緣層上形成金屬化層。
【文檔編號】H01L21/336GK104517858SQ201410505172
【公開日】2015年4月15日 申請日期:2014年9月26日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】R·皮拉里塞泰, B·S·多伊爾, E·V·卡爾波夫, D·L·肯克, U·沙阿, C·C·郭, R·S·周 申請人:英特爾公司