一種低電容瞬態(tài)電壓抑制器件及其制作方法
【專利摘要】本發(fā)明涉及一種瞬態(tài)電壓抑制器件及其制造方法。該器件包括半導(dǎo)體襯底，形成在半導(dǎo)體襯底上的外延層，形成在半導(dǎo)體襯底和外延層之間的埋層區(qū)，和形成在所述外延層中并延伸至襯底的隔離區(qū)。該器件進(jìn)一步包括TVS管，包括形成在隔離區(qū)中的基區(qū)和形成在該基區(qū)中的發(fā)射區(qū)；至少一個(gè)第一二極管，每一第一二極管包括形成在埋層區(qū)上外延區(qū)中的擴(kuò)散區(qū)、形成在該擴(kuò)散區(qū)中的發(fā)射區(qū)，以及形成在所述埋層區(qū)上外延區(qū)中的基區(qū)；至少一個(gè)第二二極管，每一第二二極管包括形成在隔離區(qū)中的基區(qū)，以及形成在外延區(qū)中的發(fā)射區(qū)，以及形成在半導(dǎo)體襯底另一側(cè)上的第一電極，形成在外延層表面上用于形成所述瞬態(tài)電壓抑制器件的金屬布線層。
【專利說(shuō)明】一種低電容瞬態(tài)電壓抑制器件及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體微電子【技術(shù)領(lǐng)域】，具體地說(shuō)，本發(fā)明涉及半導(dǎo)體器件和集成電路以及半導(dǎo)體器件和電路的制造方法。

【背景技術(shù)】
[0002]瞬態(tài)電壓抑制器即TVS--Transient Voltage Suppressor，是目前普遍使用的一種高效能電路保護(hù)器件，其外形與普通二極管無(wú)異，但因特殊的結(jié)構(gòu)和工藝設(shè)計(jì)，使其能夠吸收高達(dá)數(shù)千瓦的浪涌功率。TVS的工作機(jī)理是在反向應(yīng)用條件下，當(dāng)承受一個(gè)高能量的大脈沖時(shí)，其工作阻抗會(huì)快速降至極低的導(dǎo)通值，從而允許大電流通過(guò)，同時(shí)把電壓嵌制在預(yù)定水平，一般的響應(yīng)時(shí)間僅為10_12秒，因此可以有效地保護(hù)電子線路中的精密元器件免受各種浪涌脈沖的損壞。
[0003]傳統(tǒng)的TVS 二極管基本都是穩(wěn)壓管類型的，制造工藝也比較簡(jiǎn)單，一般是在P+襯底/N+襯底上通過(guò)異型摻雜直接形成PN結(jié)。這種傳統(tǒng)的TVS 二極管主要應(yīng)用在消費(fèi)類電子產(chǎn)品中的數(shù)據(jù)端口，如鍵盤(pán)、側(cè)鍵和電源線等，這是由于此類端口速度較慢，對(duì)TVS 二極管的電容要求不高，一般在20pF以上。但對(duì)于視頻線路的保護(hù)，傳統(tǒng)的TVS 二極管就不能滿足使用要求了。這是因?yàn)橐曨l數(shù)據(jù)線具有極高的數(shù)據(jù)傳輸率，(其數(shù)據(jù)傳輸率高達(dá)480M工業(yè)自動(dòng)化網(wǎng)，有的視頻數(shù)據(jù)傳輸率達(dá)到IG以上)，要求TVS管具有極低的電容，一般情況下小于1.0pF,同時(shí)對(duì)ESD能力要求極高，不能低于12kV，因此，必須要開(kāi)發(fā)一種新型的單通道低電容TVS器件，在保證低電容的同時(shí)具有較高的ESD能力，一方面滿足靜電防護(hù)的要求，另一方面滿足對(duì)數(shù)據(jù)傳輸完整性的要求。
[0004]如圖1A所示，目前市場(chǎng)上單通道低電容的TVS器件通常是由將一個(gè)低電容二極管9 (本文中也稱為上整流二極管)與一個(gè)傳統(tǒng)穩(wěn)壓型TVS 二極管11串聯(lián)，再與另外一個(gè)低電容二極管10 (本文中也稱為下整流二極管)并聯(lián)組合形成的。圖1所示的TVS器件的正、反向特性仍然相當(dāng)于一個(gè)普通二極管，但組合線路的電容值卻大大低于相同電壓下的單個(gè)TVS管的電容值。用(:9和C 1(|分別表示上整流二極管9和下整流二極管10的電容值，其值較小，Ctvs表示TVS 二極管11的電容值，其值要比前兩者電容值C 9和Cltl大一個(gè)數(shù)量級(jí)，所以上整流二極管9和TVS管11串聯(lián)后，總的串聯(lián)電容值基本等同于上整流二極管9的電容值，等效總電容約等于(:9與C 1(|之和。這樣，組合而成的單通道低電容TVS器件正、反向特性基本相當(dāng)于一個(gè)普通二極管；只要降低二極管(:9和C 1(|的電容值即可實(shí)現(xiàn)該TVS器件低電容。
[0005]由于硅集成工藝及成品率的原因，目前上述組合而成的單通道低電容TVS器件都是采用分離器件組合封裝的形式，即上、下整流二極管9、10和TVS管11分別通過(guò)不同版圖和工藝來(lái)實(shí)現(xiàn)，然后再通過(guò)封裝組合在一起。采用這種技術(shù)路線不僅制作成本較高，而且器件的性能和質(zhì)量還會(huì)因?yàn)檫B接導(dǎo)線材料等因素的引入而受到影響。因此需要一種能將上、下整流二極管9、10和TVS管11三者集成在同一芯片上的方法，能夠以低成本得到高性能的低電容瞬態(tài)電壓抑制器件。
[0006]圖1B示出的目前市場(chǎng)上的一種多通道低電容的TVS器件的電路圖，包括η組上整流管和下整流管以及一個(gè)TVS管的陣列形成的多通道低電容瞬態(tài)電壓抑制器的電路圖，η為正整數(shù)。這種類型的器件同樣存在如上所述的單通道低電容TVS器件中所存在的問(wèn)題。
[0007]在半導(dǎo)體器件和集成電路加工工藝中，普遍采用通過(guò)形成特定濃度的P型摻雜區(qū)域和N型摻雜區(qū)域，并用高溫退火來(lái)改變P型摻雜區(qū)域和N型摻雜區(qū)域的結(jié)深從而制作出各種滿足不同功能和性能指標(biāo)要求的器件。例如，在一些功率型MOS晶體管的制造過(guò)程中，通常需要提供重?fù)诫s襯底并在重?fù)诫s襯底上外延生長(zhǎng)外延層來(lái)形成具有所需參數(shù)的器件。對(duì)于這樣的半導(dǎo)體器件制備工藝，重?fù)诫s襯底中雜質(zhì)原子在外延生長(zhǎng)時(shí)會(huì)向外延層固態(tài)擴(kuò)散以及外延生長(zhǎng)時(shí)出現(xiàn)的氣相自摻雜，會(huì)影響摻雜離子在外延層以及外延層與襯底之間的過(guò)渡層中的濃度分布并進(jìn)而影響器件的設(shè)計(jì)參數(shù)。為了克服這一問(wèn)題，申請(qǐng)?zhí)枮镃N200610039599.5和CN200610161305.6的兩個(gè)中國(guó)專利公開(kāi)了 MOS管用硅外延片的制造方法。采用這些方法在常規(guī)形成外延層之前引入了氣相腐蝕襯底表面以對(duì)襯底進(jìn)行清潔減少雜質(zhì)濃度的步驟和在襯底表面生長(zhǎng)純度外延層對(duì)襯底進(jìn)行包覆的步驟，以得到理想的外延層和外延層與襯底之間的界面過(guò)渡區(qū)。這些方法雖然通過(guò)對(duì)襯底表面進(jìn)行腐蝕在一定程度上減少了雜質(zhì)濃度，但是，一方面，增加了工藝步驟和控制難度，延長(zhǎng)了制備時(shí)間并提高了制造成本，另一方面，氣相腐蝕反應(yīng)會(huì)在半導(dǎo)體器件制造過(guò)程中不可避免地引入新的雜質(zhì)。
[0008]為了避免出現(xiàn)上述問(wèn)題，現(xiàn)有技術(shù)通常使用電阻率很高的P型襯底，例如電阻率為10?20 Ω.Cm。但使用高阻P型襯底制作的TVS 二極管與對(duì)TVS 二極管所要求的低阻抗相違背，并不能滿足使用要求。通常TVS 二極管的P型襯底摻雜濃度為約119cnT3量級(jí)，但是在電阻率如此低的P型襯底上，現(xiàn)有外延技術(shù)是無(wú)法批量加工TVS器件要求的輕摻雜外延層的。
[0009]因此，本發(fā)明需要提供一種可批量制作的高性能低電容瞬態(tài)電壓抑制器件及其制作方法。


【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的技術(shù)問(wèn)題是將如圖1所示的上、下整流二極管和TVS管分立器件集成在同一芯片上，從而提供一種集成的、獨(dú)立芯片的低電容瞬態(tài)電壓抑制器件，同時(shí)實(shí)現(xiàn)產(chǎn)品的低成本和高性能化。
[0011]為解決上述技術(shù)問(wèn)題，實(shí)現(xiàn)所述低電容瞬態(tài)電壓抑制器，本發(fā)明采用的技術(shù)方案如下:
[0012]一種低電容瞬態(tài)電壓抑制器件，其自下而上依次包括:
[0013]第二導(dǎo)電類型自補(bǔ)償背封層；自補(bǔ)償背封工藝的制作方法可參見(jiàn)本 申請(qǐng)人:已授權(quán)的申請(qǐng)?zhí)枮镃N201420390642.2的專利。本領(lǐng)域技術(shù)人員可以理解，該自補(bǔ)償背封層在制作過(guò)程隨后的步驟中作為犧牲層將被去除，器件完成時(shí)該層將被背面金屬層取代。
[0014]第一導(dǎo)電類型重?fù)诫s襯底；
[0015]第二導(dǎo)電類型埋層；
[0016]第二導(dǎo)電類型輕摻雜外延層；
[0017]第一導(dǎo)電類型隔離區(qū)；優(yōu)選的，該第一導(dǎo)電類型隔離區(qū)形成于第二導(dǎo)電類型輕摻雜外延層中并延伸至第一導(dǎo)電類型重?fù)诫s襯底；
[0018]第一導(dǎo)電類型基區(qū)；
[0019]第二導(dǎo)電類型發(fā)射區(qū)；和
[0020]互連結(jié)構(gòu)。
[0021]具體地，根據(jù)本發(fā)明的一個(gè)方面，提供一種用于形成瞬態(tài)電壓抑制器件的方法，包括以下步驟，
[0022]在第一導(dǎo)電類型的半導(dǎo)體襯底上形成第二導(dǎo)電類型的至少一個(gè)埋層區(qū)；
[0023]在所述襯底的底面和側(cè)面上形成第二導(dǎo)電類型的自補(bǔ)償背封層；
[0024]在所述襯底的上表面上形成第二導(dǎo)電類型的外延層；
[0025]在所述外延層中形成垂直延伸至所述半導(dǎo)體襯底的第一導(dǎo)電類型的隔離區(qū)；
[0026]在所述埋層區(qū)上方的外延層中形成第二導(dǎo)電類型的擴(kuò)散區(qū)；
[0027]分別在所述隔離區(qū)中和所述埋層區(qū)上方的外延層中形成第一導(dǎo)電類型的基區(qū)；
[0028]分別在襯底上方的外延層中、所述擴(kuò)散區(qū)中以及形成在隔離區(qū)中的基區(qū)中形成第二導(dǎo)電類型的發(fā)射區(qū)，以形成至少一個(gè)第一二極管、至少一個(gè)第二二極管和TVS管；
[0029]在所得到結(jié)構(gòu)的上表面上制作互連層；
[0030]去除所述自補(bǔ)償背封層；
[0031]在半導(dǎo)體襯底的背面上形成電極層。
[0032]根據(jù)本發(fā)明的另一方面，提供一種瞬態(tài)電壓抑制器件，其特征在于，該器件包括:
[0033]第一導(dǎo)電類型的半導(dǎo)體襯底，
[0034]形成在所述半導(dǎo)體襯底上的第二導(dǎo)電類型外延層，第二導(dǎo)電類型不同于第一導(dǎo)電類型，
[0035]形成在所述半導(dǎo)體襯底和所述外延層之間第二導(dǎo)電類型的至少一個(gè)埋層區(qū)，和
[0036]形成在所述外延層中并延伸至襯底的第一導(dǎo)電類型的隔離區(qū)，該隔離區(qū)將所述外延層隔離出多個(gè)外延區(qū)，
[0037]該器件進(jìn)一步包括
[0038]TVS管，包括形成在隔離區(qū)中第一導(dǎo)電類型的基區(qū)和形成在該基區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)；
[0039]至少一個(gè)第一二極管，每一第一二極管包括形成在埋層區(qū)上外延區(qū)中的第二導(dǎo)電類型的擴(kuò)散區(qū)、形成在該擴(kuò)散區(qū)中第二導(dǎo)電類型的發(fā)射區(qū)，以及形成在所述埋層區(qū)上外延區(qū)中的第一導(dǎo)電類型的基區(qū)；
[0040]至少一個(gè)第二二極管，每一第二二極管包括形成在隔離區(qū)中的第一導(dǎo)電類型的基區(qū)，以及形成在外延區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)，以及
[0041]形成在半導(dǎo)體襯底另一側(cè)上的第一電極，形成在外延層表面上用于形成所述瞬態(tài)電壓抑制器件的金屬布線層。
[0042]優(yōu)選地，所述半導(dǎo)體襯底的摻雜濃度大于所述外延層的摻雜濃度。
[0043]優(yōu)選地，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0044]優(yōu)選地，所述金屬布線層包括將所述TVS管的發(fā)射區(qū)與所述至少一個(gè)第一二極管的每一發(fā)射區(qū)電連接的金屬布線，以及將所述至少一個(gè)第二二極管的發(fā)射區(qū)和與其對(duì)應(yīng)的第一二極管的基區(qū)電連接的至少一個(gè)其他金屬布線。
[0045]優(yōu)選地，該器件包括一個(gè)第一二極管，一個(gè)第二二極管以及從連接所述TVS管發(fā)射區(qū)的金屬布線引出的電源電極和從所述其他金屬布線層引出的至少一個(gè)輸入輸出電極和/或電源電極。
[0046]優(yōu)選地，所述半導(dǎo)體襯底的電阻率約為0.001?0.02 Ω.cm。
[0047]優(yōu)選地，所述外延層的電阻率大于5.5 Ω.cm，厚度大于7.5μηι。
[0048]優(yōu)選地，隔離區(qū)的摻雜濃度為119CnT3量級(jí)，所述擴(kuò)散區(qū)的摻雜濃度為
1.0 X 118?9.9X10 19cm_3。
[0049]優(yōu)選地，所述發(fā)射區(qū)的摻雜濃度為8.0X 119?2.0X 10 2°cm_3。
[0050]優(yōu)選地，所述至少一個(gè)第一二極管和所述至少一個(gè)第二二極管的電容分別小于所述TVS管的電容。
[0051]本發(fā)明的有益效果:
[0052]使用自補(bǔ)償背封層工藝，為選用重?fù)诫s襯底批量制作具有特殊功能要求的半導(dǎo)體器件提供了可能性，并可顯著提高重?fù)诫s襯底生長(zhǎng)反型輕摻雜外延層的質(zhì)量和效率。例如，制作單通道低電容瞬態(tài)抑制器件時(shí)，使用本發(fā)明的技術(shù)方法，可選用電阻率為0.001?
0.02 Ω.Cm的重?fù)诫sP型襯底，在常壓外延設(shè)備中仍可滿爐進(jìn)行生產(chǎn)，由此提高了生產(chǎn)效率，降低了器件的制造成本。
[0053]本發(fā)明將至少一組上整流二極管和下整流二極管與TVS管集成在同一 P++半導(dǎo)體襯底上，有利于實(shí)現(xiàn)廣品的低成本和尚性能，并可有效節(jié)省器件的占地空間。
[0054]此外，根據(jù)本發(fā)明的器件結(jié)構(gòu)，通過(guò)將P+隔離區(qū)延伸至與P++半導(dǎo)體襯底接觸，可以將P++半導(dǎo)體襯底作為接地電極GND，而不必將地電極從正面引出。這樣不僅有利于減小芯片尺寸，還能使器件結(jié)構(gòu)適用于多種不同的封裝形式。另外，將P++半導(dǎo)體襯底直接作為接地GND電極引出，封裝時(shí)可以減少至少I(mǎi)根鍵合金絲，能夠大幅度地降低制作成本。

【專利附圖】

【附圖說(shuō)明】
[0055]圖1A為一種單通道低電容TVS器件的電路圖。
[0056]圖1B為一種多通道低電容TVS器件的電路圖。
[0057]圖2-9為根據(jù)本發(fā)明的器件制備工藝流程圖。
[0058]圖10A-11A為根據(jù)本發(fā)明的第一實(shí)例的TVS器件的工藝流程圖。
[0059]圖10B-11B為根據(jù)本發(fā)明的第二實(shí)例的TVS器件的工藝流程圖。
[0060]圖12-21根據(jù)本發(fā)明第三實(shí)例的器件制備工藝流程圖。

【具體實(shí)施方式】
[0061]為了更清楚地說(shuō)明本發(fā)明，下面結(jié)合優(yōu)選實(shí)施例和附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。附圖中相同的部分以相同的標(biāo)記表示。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，下面所具體描述的內(nèi)容是說(shuō)明性的而非限制性的，不應(yīng)以此限制本發(fā)明的保護(hù)范圍。
[0062]圖2-10示出根據(jù)本發(fā)明第一實(shí)例和第二實(shí)例的低電容TVS器件制備工藝流程圖。第一和第二實(shí)例中，TVS器件分別包括一個(gè)TVS 二極管，一個(gè)上二極管和一個(gè)下二極管，不同之處僅在于，第一實(shí)例的TVS器件為單通道器件包括地電極和輸入輸出電極，而第二實(shí)例的器件為多通道器件包括地電極，電源Vcc電極和輸入輸出電極。這兩個(gè)實(shí)例中，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。如圖2所示，準(zhǔn)備擁有第一導(dǎo)電類型的半導(dǎo)體襯底2。在本實(shí)例中，第一導(dǎo)電類型的半導(dǎo)體襯底2為摻雜濃度為119CnT3量級(jí)的重?fù)诫sP++襯底，其電阻率約為0.004?0.006 Ω.cm。
[0063]使用例如離子注入方法在所述擁有第一導(dǎo)電類型的重?fù)诫s襯底上注入形成一個(gè)埋層區(qū)4，該埋層區(qū)擁有第二導(dǎo)電類型，如圖3所示。在本實(shí)例中，第二導(dǎo)電類型的埋層區(qū)4為銻(Sb)注入形成的N型埋層區(qū)，注入劑量不小于3X 1015cm_2，注入能量不小于50KeV。
[0064]隨后，制作擁有第二導(dǎo)電類型的自補(bǔ)償背封層I，如圖4。在本實(shí)例中，該自補(bǔ)償背封層的補(bǔ)償類型為N型。
[0065]隨后，制作擁有第二導(dǎo)電類型的輕摻雜外延層3，如圖5。在本實(shí)例中，第二導(dǎo)電類型外延層3是使用常壓外延工藝生長(zhǎng)的N-外延層，該N-外延層電阻率不小于5.5 Ω.cm，厚度不小于7.5 μπι。
[0066]隨后，在外延區(qū)中制作擁有第一導(dǎo)電類型的隔離區(qū)5，如圖6，以隔離出用于形成各二極管的外延區(qū)。在本優(yōu)選實(shí)例中，所述第一導(dǎo)電類型隔離區(qū)5例如為B3tl乳膠源工藝制作的摻雜濃度為4.0X 1019cm_3的P++隔離區(qū)，形成于N-外延層中并延伸至P++襯底。所述隔離區(qū)將作為T(mén)VS管的P型區(qū)，與襯底相連從背面引出。隔離區(qū)濃度將影響TVS管的耐壓，本領(lǐng)域技術(shù)人員可根據(jù)器件需求自行控制隔離區(qū)濃度，但過(guò)低的隔離區(qū)濃度將嚴(yán)重制約TVS管的電流能力，因此應(yīng)控制在不小于119CnT3數(shù)量級(jí)。
[0067]隨后，在埋層區(qū)上的外延區(qū)中制作擁有第二導(dǎo)電類型的擴(kuò)散區(qū)6，如圖7。在本優(yōu)選實(shí)例中，第二導(dǎo)電類型的擴(kuò)散區(qū)6為磷擴(kuò)散形成的濃度為1.0 X 118?9.9 X 10 19cm_3的深磷區(qū)，可有效減小上整流管的體電阻，從而提高器件的電流能力。
[0068]隨后，分別在所述隔離區(qū)中和所述埋層區(qū)上方的外延區(qū)中制作擁有第一導(dǎo)電類型的基區(qū)7，如圖8。在本優(yōu)選實(shí)例中，所述第一導(dǎo)電類型基區(qū)7為B3tl乳膠源工藝制作的濃度約為2.0X 119CnT3的P++有源區(qū)。形成在隔離區(qū)中的所述基區(qū)將作為下整流二極管的P型區(qū)以及作為T(mén)VS管的P型區(qū)，形成在外延區(qū)中的基區(qū)將作為上整流管的P型區(qū)，同時(shí)對(duì)隔離區(qū)表面的P型濃度進(jìn)行補(bǔ)償。
[0069]隨后，分別在襯底上方的外延區(qū)中、所述擴(kuò)散區(qū)中以及TVS管的基區(qū)中制作擁有第二導(dǎo)電類型的發(fā)射區(qū)8，如圖9。在本優(yōu)選實(shí)例中，所述第二導(dǎo)電類型發(fā)射區(qū)8為磷擴(kuò)散工藝制作的濃度約為8.0 X 119CnT3?2.0 X102°cm_3的N++有源區(qū)；所述發(fā)射區(qū)8將作為上、下整流管的N型區(qū)及TVS管的N型區(qū)，同時(shí)對(duì)深磷區(qū)表面的N型濃度進(jìn)行補(bǔ)償。
[0070]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以合理設(shè)計(jì)各摻雜區(qū)的位置、大小和摻雜濃度以使各二極管的電容小于TVS管的電容，以得到符合要求的低電容瞬態(tài)電壓抑制器件。
[0071]隨后，制作互連結(jié)構(gòu)，圖1OA示出根據(jù)本發(fā)明第一實(shí)例的單通道低電容瞬態(tài)電壓抑制器件的互連及電極結(jié)構(gòu)，圖1OB示出根據(jù)本發(fā)明第二實(shí)例的多通道低電容瞬態(tài)電壓抑制器件的互連及電極結(jié)構(gòu)?；ミB結(jié)構(gòu)位于第二導(dǎo)電類型外延層上，外延層上表面存在熱氧化生成的絕緣氧化硅層，如剖面線部分所示，氧化硅層擁有電極窗口。在本優(yōu)選實(shí)例中，使用金屬鋁作為互連引線?；ミB引線之一將下整流二極管10的發(fā)射區(qū)8和上整流二極管9的基區(qū)7電連接，并可被引出作為I/O端口。另一互連引線將TVS管的發(fā)射區(qū)8與上整流二極管9的每一發(fā)射區(qū)電連接，如圖1OA所示。該互連引線可被引出作為多通道瞬態(tài)電壓抑制器件的電源Vcc電極端口，如圖1OB所示。
[0072]隨后，將芯片減薄和背面金屬化。在減薄的過(guò)程中所述形成在襯底上的自補(bǔ)償背封層I將作為犧牲層被去除，最終器件完成時(shí)該層將被隨后在半導(dǎo)體襯底的背面形成金屬層12取代，例如可用于引出作為接地端口，如圖1lA和圖1lB所示。
[0073]需要說(shuō)明的是，在該實(shí)例中P+或P++表不P型重慘雜，N+或N++表不N型重慘雜，N-表示N型輕摻雜。這里，重?fù)诫s和輕摻雜是相對(duì)的概念，表示重?fù)诫s的摻雜濃度大于輕摻雜的摻雜濃度，而并非對(duì)具體摻雜濃度范圍的限定。
[0074]圖12-21示出根據(jù)本發(fā)明第三實(shí)例的兩I/O通道低電容TVS器件制備工藝流程圖。
[0075]第三實(shí)例的器件制備工藝的步驟與第一和第二實(shí)例的器件制備步驟相對(duì)應(yīng)，不同之處僅在于第三實(shí)例的器件包括兩組上整流二極管和下整流二極管、Vcc電源通道以及二個(gè)I/O通道。該實(shí)例中，互連引線之一將TVS管的發(fā)射區(qū)與每一上整流二極管的發(fā)射區(qū)電連接，可用于引出作為電源Vcc端口。每一將下整流二極管的發(fā)射區(qū)8和相應(yīng)的鄰近上整流二極管的基區(qū)7電連接的互連引線，可用于引出作為一個(gè)I/O端口，由此得到多通道低電容TVS器件。本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際電路I/O端的數(shù)量需求來(lái)設(shè)定所需的組合數(shù)的大小得到所需數(shù)量輸入輸出電極的瞬態(tài)電壓抑制器件。
[0076]可以看出，根據(jù)本發(fā)明的方法，可以以簡(jiǎn)單的步驟在同一芯片上制備出多通道低電容TVS器件。通過(guò)將每一下整流二極管的P+隔離區(qū)延伸至與P++半導(dǎo)體襯底接觸，將P++半導(dǎo)體襯底作為接地電極GND，而不必將地電極從正面引出。這樣不僅有利于減小芯片尺寸，還能使器件結(jié)構(gòu)適用于多種不同的封裝形式。另外，將P++半導(dǎo)體襯底直接作為接地GND電極引出，封裝時(shí)可以減少至少I(mǎi)根鍵合金絲，能夠大幅度地降低制作成本。
[0077]顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說(shuō)明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定，對(duì)于所屬領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在上述說(shuō)明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)，這里無(wú)法對(duì)所有的實(shí)施方式予以窮舉，凡是屬于本發(fā)明的技術(shù)方案所引伸出的顯而易見(jiàn)的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之列。
【權(quán)利要求】
1.一種用于形成瞬態(tài)電壓抑制器件的方法，包括: 在第一導(dǎo)電類型的半導(dǎo)體襯底上形成至少一個(gè)第二導(dǎo)電類型的埋層區(qū)； 在所述襯底的底面和側(cè)面上形成第二導(dǎo)電類型的自補(bǔ)償背封層； 在所述襯底的上表面上形成第二導(dǎo)電類型的外延層； 在所述外延層中形成垂直延伸至所述半導(dǎo)體襯底的第一導(dǎo)電類型的隔離區(qū)； 在所述埋層區(qū)上方的外延層中形成第二導(dǎo)電類型的擴(kuò)散區(qū)； 分別在所述隔離區(qū)中和所述埋層區(qū)上方的外延區(qū)中形成第一導(dǎo)電類型的基區(qū)； 分別在襯底上方的外延區(qū)中、所述擴(kuò)散區(qū)中以及形成在隔離區(qū)中的基區(qū)中形成第二導(dǎo)電類型的發(fā)射區(qū)，以形成至少一個(gè)第一二極管、至少一個(gè)第二二極管和TVS管； 在所得到結(jié)構(gòu)的上表面上制作用于形成多通道低電容瞬態(tài)電壓抑制器件的互連層； 去除所述自補(bǔ)償背封層； 在半導(dǎo)體襯底的背面上形成電極層。
2.一種瞬態(tài)電壓抑制器件，其特征在于，該器件包括: 第一導(dǎo)電類型的半導(dǎo)體襯底， 形成在所述半導(dǎo)體襯底上的第二導(dǎo)電類型外延層，第二導(dǎo)電類型不同于第一導(dǎo)電類型， 形成在所述半導(dǎo)體襯底和所述外延層之間第二導(dǎo)電類型的至少一個(gè)埋層區(qū)，和形成在所述外延層中并延伸至襯底的第一導(dǎo)電類型的隔離區(qū)，該隔離區(qū)將所述外延層隔離出多個(gè)外延區(qū)， 該器件進(jìn)一步包括 TVS管(11)，包括形成在隔離區(qū)中第一導(dǎo)電類型的基區(qū)(7)和形成在該基區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)⑶； 至少一個(gè)第一二極管(9)，每一第一二極管包括形成在埋層區(qū)上外延區(qū)中的第二導(dǎo)電類型的擴(kuò)散區(qū)(6)、形成在該擴(kuò)散區(qū)(6)中第二導(dǎo)電類型的發(fā)射區(qū)(8)，以及形成在所述埋層區(qū)上外延區(qū)中的第一導(dǎo)電類型的基區(qū)(7); 至少一個(gè)第二二極管(10)，每一第二二極管包括形成在隔離區(qū)中的第一導(dǎo)電類型的基區(qū)(7)，以及形成在外延區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)(8)，以及形成在半導(dǎo)體襯底另一側(cè)上的第一電極，和 形成在外延層表面上用于形成所述瞬態(tài)電壓抑制器件的金屬布線層。
3.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
4.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述金屬布線層包括將所述TVS管的發(fā)射區(qū)與所述至少一個(gè)第一二極管的每一發(fā)射區(qū)電連接的金屬布線，以及將所述至少一個(gè)第二二極管的發(fā)射區(qū)和與其對(duì)應(yīng)的第一二極管的基區(qū)電連接的至少一個(gè)其他金屬布線。
5.如權(quán)利要求4所述的瞬態(tài)電壓抑制器件，其特征在于，所述半導(dǎo)體襯底的摻雜濃度大于所述外延層的摻雜濃度。
6.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述半導(dǎo)體襯底的電阻率約為 0.001 ?0.02Ω.Cm。
7.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述外延層的電阻率大于5.5 Ω.cm，厚度大于 7.5 μ m。
8.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，隔離區(qū)的摻雜濃度為1019CnT3量級(jí)，所述擴(kuò)散區(qū)的摻雜濃度為1.0X 118?9.9X10 19cm_3。
9.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述發(fā)射區(qū)的摻雜濃度為8.0X1019?2.0X102Clcm_3。
10.如權(quán)利要求2所述的瞬態(tài)電壓抑制器件，其特征在于，所述至少一個(gè)第一二極管和所述至少一個(gè)第二二極管的電容分別小于所述TVS管的電容。
【文檔編號(hào)】H01L21/02GK104465723SQ201410841443
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】周源, 馬林寶 申請(qǐng)人:北京燕東微電子有限公司