一種半導體芯片封裝結(jié)構(gòu)的制作方法
【專利摘要】本實用新型提供了一種半導體芯片封裝結(jié)構(gòu)，包括底板，其上具有多個獨立的導電區(qū)域，至少一個芯片對，設置在底板上且與底板電連接，導電片，設置在芯片對上，與導電區(qū)域共同作用使芯片對中的第一芯片和第二芯片串聯(lián)連接。本實用新型所述的半導體芯片封裝結(jié)構(gòu)，結(jié)構(gòu)緊湊簡單，能夠通過導電片和底板進行雙面散熱，提高了器件的使用壽命和可靠性。
【專利說明】一種半導體芯片封裝結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及芯片封裝【技術(shù)領(lǐng)域】。具體地說涉及一種半導體芯片封裝結(jié)構(gòu)。

【背景技術(shù)】
[0002]分立式封裝的電力電子半導體器件廣泛用于開關(guān)電源、逆變器和電機驅(qū)動器等眾多場合。但分立式封裝結(jié)構(gòu)不但增大了器件的整體尺寸，還增加了芯片間的距離，因此分立式封裝的電力電子半導體器件的連線常通過PCB板的預制導電線路相連，但這將會增大電路占用的三維空間，不利于電源系統(tǒng)的小型化。
[0003]隨著國家將“節(jié)能減排”提高到基本國策高度，能效標準不斷提高，功率器件的發(fā)展趨勢是:高擊穿電壓，低導通電阻，大電流，高工作溫度，低開關(guān)損耗以及高開關(guān)速度?；诘谌雽w材料的功率器件開發(fā)，包括芯片材料、封裝集成工藝以及封裝關(guān)鍵材料等引起了包括學術(shù)界和工業(yè)界的廣泛關(guān)注。眾所周知，基于第三代半導體芯片封裝的結(jié)構(gòu)設計以及各種關(guān)鍵封裝材料的共同作用將顯著提升器件的綜合性能。但國內(nèi)外目前基于第三代半導體的芯片大多采用成熟的引線鍵合(wire bonding)技術(shù)封裝或者類似wirebonding的衍生技術(shù)來實現(xiàn)。該類技術(shù)主要存在封裝結(jié)構(gòu)層次復雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷。
實用新型內(nèi)容
[0004]為此，本實用新型所要解決的技術(shù)問題在于現(xiàn)有技術(shù)中的半導體芯片封裝結(jié)構(gòu)，存在層次復雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷，從而提供一種結(jié)構(gòu)緊湊簡單，能夠雙面散熱的半導體芯片封裝結(jié)構(gòu)。
[0005]為解決上述技術(shù)問題，本實用新型的技術(shù)方案如下:
[0006]本實用新型提供了一種半導體芯片封裝結(jié)構(gòu)，包括:
[0007]底板，其上具有多個獨立的導電區(qū)域；
[0008]至少一個芯片對，設置在所述底板上且與所述底板電連接；
[0009]導電片，設置在所述芯片對上，與所述導電區(qū)域共同作用使所述芯片對中的第一芯片和第二芯片串聯(lián)連接。
[0010]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述導電片的外表面為散熱片形狀。
[0011]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述導電片上刻蝕有絕緣槽，將所述導電片劃分為控制端接觸區(qū)和連接區(qū)域；
[0012]所述控制端接觸區(qū)與所述第一芯片的控制端電連接，所述連接區(qū)域與所述第一芯片的輸出端以及所述第二芯片的輸入端電連接。
[0013]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述導電區(qū)域包括:
[0014]第一導電區(qū)域，與所述控制端接觸區(qū)電連接；
[0015]第二導電區(qū)域，與所述第一芯片的輸入端電連接；
[0016]第三導電區(qū)域，與所述第二芯片的控制端電連接；
[0017]第四導電區(qū)域，與所述第二芯片的輸出端電連接；
[0018]第五導電區(qū)域，與所述連接區(qū)域電連接。
[0019]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述底板的導電金屬層上刻蝕有多條絕緣槽，將所述導電金屬層劃分為多個獨立的導電區(qū)域。
[0020]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，還包括:
[0021]第一二極管芯片，設置在所述第二導電區(qū)域上，所述第一二極管芯片的負極通過所述第二導電區(qū)域與所述第一芯片的輸入端電連接，所述第一二極管芯片的正極通過所述連接區(qū)域與所述第一芯片的輸出端電連接；
[0022]第二二極管芯片，設置在所述第四導電區(qū)域上，所述第二二極管芯片的正極通過所述第四導電區(qū)域與所述第二芯片的輸出端電連接，所述第二二極管芯片的負極通過所述連接區(qū)域與所述第二芯片的輸入端電連接。
[0023]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述第一芯片和所述第二芯片為可控半導體芯片。
[0024]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述底板包括覆銅陶瓷板、帶有絕緣層的鋁基板。
[0025]本實用新型所述的半導體芯片封裝結(jié)構(gòu)，所述導電片為柔性銅薄片。
[0026]本實用新型的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點:
[0027]本實用新型提供了一種半導體芯片封裝結(jié)構(gòu)，包括底板，其上具有多個獨立的導電區(qū)域，至少一個芯片對，設置在底板上且與底板電連接，導電片，設置在芯片對上，與導電區(qū)域共同作用使芯片對中的第一芯片和第二芯片串聯(lián)連接。本實用新型所述的半導體芯片封裝結(jié)構(gòu)，結(jié)構(gòu)緊湊簡單，能夠通過導電片和底板進行雙面散熱，提高了器件的使用壽命和可靠性。

【專利附圖】

【附圖說明】
[0028]為了使本實用新型的內(nèi)容更容易被清楚的理解，下面根據(jù)本實用新型的具體實施例并結(jié)合附圖，對本實用新型作進一步詳細的說明，其中
[0029]圖1是芯片外部未并聯(lián)二極管時半導體芯片封裝結(jié)構(gòu)的示意圖；
[0030]圖2是芯片外部未并聯(lián)二極管時半導體芯片封裝結(jié)構(gòu)的爆炸圖；
[0031]圖3是芯片外部并聯(lián)二極管時半導體芯片封裝結(jié)構(gòu)的示意圖；
[0032]圖4是芯片外部并聯(lián)二極管時半導體芯片封裝結(jié)構(gòu)的爆炸圖；
[0033]圖5是半導體芯片封裝結(jié)構(gòu)的電路拓撲圖。
[0034]圖中附圖標記表示為:1_底板，2-芯片對，3-導電片，4-第一二極管芯片，5-第二二極管芯片，11-第一導電區(qū)域，12-第二導電區(qū)域，13-第三導電區(qū)域，14-第四導電區(qū)域，15-第五導電區(qū)域，21-第一芯片，22-第二芯片，31-控制端接觸區(qū)，32-連接區(qū)域，211-第一芯片的控制端，212-第一芯片的輸出端，213-第一芯片的輸入端，221-第二芯片的輸入端，222-第二芯片的控制端，223-第二芯片的輸出端。

【具體實施方式】
[0035]本實施例提供了一種半導體芯片封裝結(jié)構(gòu)，如圖1、圖2所示，包括:
[0036]底板1，其上具有多個獨立的導電區(qū)域；
[0037]至少一個芯片對2，設置在所述底板I上且與所述底板I電連接；
[0038]導電片3，設置在所述芯片對2上，與所述導電區(qū)域共同作用使所述芯片對2中的第一芯片21和第二芯片22串聯(lián)連接。
[0039]具體地，可以根據(jù)設計需求，在底板I上設置多個芯片對2，每個芯片對2都通過其對應的導電片3和導電區(qū)域的共同作用來實現(xiàn)第一芯片21和第二芯片22的串聯(lián)。
[0040]優(yōu)選地，所述導電片3的外表面可以為散熱片形狀。
[0041]具體地，散熱片形狀包括但不限于針狀、柱狀、片狀或者翅狀等形狀，可以進一步增強導電片3的散熱性能。
[0042]優(yōu)選地，所述導電片3上可以刻蝕有絕緣槽，將所述導電片3劃分為控制端接觸區(qū)31和連接區(qū)域32 ；
[0043]所述控制端接觸區(qū)31與所述第一芯片21的控制端211電連接，所述連接區(qū)域32與所述第一芯片21的輸出端212以及所述第二芯片22的輸入端221電連接。
[0044]具體地，可以通過控制端接觸區(qū)31向第一芯片21的控制端211輸入控制信號，來控制第一芯片21的開啟或關(guān)閉；通過連接區(qū)域32實現(xiàn)了第一芯片21的輸出端212與第二芯片22的輸入端221的電連接，使電流從第一芯片21的輸出端212流出至連接區(qū)域32后，可以通過連接區(qū)域32流入第二芯片22的輸入端。
[0045]優(yōu)選地，所述導電區(qū)域可以包括:
[0046]第一導電區(qū)域11，與所述控制端接觸區(qū)31電連接；
[0047]第二導電區(qū)域12，與所述第一芯片21的輸入端213電連接；
[0048]第三導電區(qū)域13，與所述第二芯片22的控制端222電連接；
[0049]第四導電區(qū)域14，與所述第二芯片22的輸出端223電連接；
[0050]第五導電區(qū)域15，與所述連接區(qū)域32電連接。
[0051]具體地，第一導電區(qū)域11因為與控制端接觸區(qū)31電連接，可以作為第一芯片21的控制端211的接出端，從外面引入第一芯片21的控制信號控制其開啟或關(guān)閉；第二導電區(qū)域12因為與第一芯片21的輸入端213電連接，可以作為第一芯片21的輸入端213的接出端，引入電流；第三導電區(qū)域13因為與第二芯片22的控制端222電連接，可以作為第二芯片22的控制端222的接出端，從外面引入第二芯片22的控制信號控制其開啟或關(guān)閉；第四導電區(qū)域14因為與第二芯片22的輸出端223電連接，可以作為第二芯片22的輸出端223的接出端，將從第二芯片22流出的電流引出；第五導電區(qū)域15因為與連接區(qū)域32電連接，可以作為第一芯片21的輸出端212和第二芯片22的輸入端221的接出端。
[0052]具體地，電流從第二導電區(qū)域12引入第一芯片21的輸入端213，經(jīng)第一芯片21的輸出端212流入至連接區(qū)域32，經(jīng)連接區(qū)域32到達第五導電區(qū)域15后返回連接區(qū)域32，經(jīng)連接區(qū)域32流入第二芯片22的輸入端221，經(jīng)第二芯片22的輸出端223流入至第四導電區(qū)域14，經(jīng)第四導電區(qū)域14引出。
[0053]優(yōu)選地，所述底板I的導電金屬層上可以刻蝕有多條絕緣槽，將所述導電金屬層劃分為多個獨立的導電區(qū)域。導電區(qū)域間因為絕緣槽相互間保持絕緣，成為多個獨立的導電區(qū)域。
[0054]優(yōu)選地，所述第一芯片21和所述第二芯片22為可控半導體芯片。
[0055]具體地，可控半導體芯片包含MOS管芯片、IGBT芯片、晶閘管芯片、三極管芯片等。所述第一芯片21和所述第二芯片22可以為同一種可控半導體芯片，也可以為不同種可控半導體芯片。以三極管芯片和MOS管芯片為例，當?shù)谝恍酒?1和/或第二芯片22為三極管芯片時，芯片的基極即為控制端，芯片的集電極即為輸入端，芯片的發(fā)射極即為輸出端；當?shù)谝恍酒?1和/或第二芯片22為MOS管芯片時，芯片的柵極即為控制端，芯片的源極即為輸入端，芯片的漏極即為輸出端。
[0056]圖5為上述半導體芯片封裝結(jié)構(gòu)的電路拓撲圖，結(jié)合圖1、圖2可以看到，電流從第二導電區(qū)域12流入，經(jīng)第二導電區(qū)域12流入第一芯片21的輸入端213 (集電極D)，經(jīng)第一芯片21的輸出端212 (發(fā)射極S)輸出至連接區(qū)域32，之后經(jīng)第五導電區(qū)域15折返回連接區(qū)域32，經(jīng)連接區(qū)域32流入第二芯片22的輸入端221 (集電極D)，經(jīng)第二芯片22的輸出端223(發(fā)射極S)流出至第四導電區(qū)域14，經(jīng)第四導電區(qū)域14將電流引出，實現(xiàn)了第一芯片21和第二芯片22的串聯(lián)。
[0057]優(yōu)選地，所述半導體芯片封裝結(jié)構(gòu)，還可以包括:
[0058]第一二極管芯片4，設置在所述第二導電區(qū)域12上，所述第一二極管芯片4的負極通過所述第二導電區(qū)域12與所述第一芯片21的輸入端213電連接，所述第一二極管芯片4的正極通過所述連接區(qū)域32與所述第一芯片21的輸出端212電連接；
[0059]第二二極管芯片5，設置在所述第四導電區(qū)域14上，所述第二二極管芯片5的正極通過所述第四導電區(qū)域14與所述第二芯片22的輸出端223電連接，所述第二二極管芯片5的負極通過所述連接區(qū)域32與所述第二芯片22的輸入端221電連接。
[0060]具體地，若芯片內(nèi)沒有集成二極管時，可以外接二極管芯片來對芯片進行保護，若芯片內(nèi)集成二極管時，可以外接高性能二極管芯片提高來對芯片進行保護或者減少二極管的開關(guān)損耗。
[0061]如圖5所示，結(jié)合圖3和圖4，可以看到，第一二極管芯片4的正極通過連接區(qū)域32與第一芯片21的輸出端212 (發(fā)射極S)電連接，第一二極管芯片4的負極通過所述第二導電區(qū)域12與所述第一芯片21的輸入端213 (集電極D)電連接；第二二極管芯片5的正極通過所述第四導電區(qū)域14與所述第二芯片22的輸出端223 (發(fā)射極S)電連接，所述第二二極管芯片5的負極通過所述連接區(qū)域32與所述第二芯片22的輸入端221 (集電極D)電連接。
[0062]優(yōu)選地，所述底板I可以包括覆銅陶瓷板、帶有絕緣層的鋁基板等，都可以使半導體芯片封裝結(jié)構(gòu)具有很好的散熱性和導電性。當然也可以用其它的絕緣層來代替陶瓷層，底板I的導電金屬層可以為銅層、鋁層等金屬層。
[0063]優(yōu)選地，所述導電片3可以為柔性銅薄片。因此，導電片3具有良好的貼合性和導電性。當然導電片3也可以為其它柔性的金屬薄片，比如柔性鋁薄片。
[0064]本實施例所述的半導體芯片封裝結(jié)構(gòu)，結(jié)構(gòu)緊湊簡單，能夠通過導電片和底板進行雙面散熱，提高了器件的使用壽命和可靠性。
[0065]顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本實用新型創(chuàng)造的保護范圍之中。
【權(quán)利要求】
1.一種半導體芯片封裝結(jié)構(gòu)，其特征在于，包括: 底板(I)，其上具有多個獨立的導電區(qū)域； 至少一個芯片對(2)，設置在所述底板(I)上且與所述底板(I)電連接； 導電片(3)，設置在所述芯片對(2)上，與所述導電區(qū)域共同作用使所述芯片對(2)中的第一芯片(21)和第二芯片(22)串聯(lián)連接。
2.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述導電片(3)的外表面為散熱片形狀。
3.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于: 所述導電片(3)上刻蝕有絕緣槽，將所述導電片(3)劃分為控制端接觸區(qū)(31)和連接區(qū)域(32)； 所述控制端接觸區(qū)(31)與所述第一芯片(21)的控制端(211)電連接，所述連接區(qū)域(32)與所述第一芯片(21)的輸出端(212)以及所述第二芯片(22)的輸入端(221)電連接。
4.根據(jù)權(quán)利要求3所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述導電區(qū)域包括: 第一導電區(qū)域(11)，與所述控制端接觸區(qū)(31)電連接； 第二導電區(qū)域(12)，與所述第一芯片(21)的輸入端(213)電連接； 第三導電區(qū)域(13)，與所述第二芯片(22)的控制端(222)電連接； 第四導電區(qū)域(14)，與所述第二芯片(22)的輸出端(223)電連接； 第五導電區(qū)域(15)，與所述連接區(qū)域(32)電連接。
5.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述底板(I)的導電金屬層上刻蝕有多條絕緣槽，將所述導電金屬層劃分為多個獨立的導電區(qū)域。
6.根據(jù)權(quán)利要求4所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，還包括: 第一二極管芯片(4)，設置在所述第二導電區(qū)域(12)上，所述第一二極管芯片(4)的負極通過所述第二導電區(qū)域(12)與所述第一芯片(21)的輸入端(213)電連接，所述第一二極管芯片(4)的正極通過所述連接區(qū)域(32)與所述第一芯片(21)的輸出端(212)電連接； 第二二極管芯片(5)，設置在所述第四導電區(qū)域(14)上，所述第二二極管芯片(5)的正極通過所述第四導電區(qū)域(14)與所述第二芯片(22)的輸出端(223)電連接，所述第二二極管芯片(5)的負極通過所述連接區(qū)域(32)與所述第二芯片(22)的輸入端(221)電連接。
7.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述第一芯片(21)和所述第二芯片(22)為可控半導體芯片。
8.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述底板(I)包括覆銅陶瓷板、帶有絕緣層的鋁基板。
9.根據(jù)權(quán)利要求1所述的半導體芯片封裝結(jié)構(gòu)，其特征在于，所述導電片(3)為柔性銅薄片。
【文檔編號】H01L23/498GK204204845SQ201420734638
【公開日】2015年3月11日 申請日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】梁嘉寧, 徐國卿, 劉玢玢, 石印洲, 宋志斌, 常明, 蹇林旎 申請人:深圳先進技術(shù)研究院