本申請主張2014年12月15日于韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2014-0179994的優(yōu)先權(quán)，通過引用將該韓國專利申請整體并入本文。

技術(shù)領(lǐng)域

各實施例總體涉及一種半導體封裝，并且更具體地，涉及一種包括多個堆疊芯片的多芯片封裝。

背景技術(shù)：

隨著電子產(chǎn)品的尺寸逐漸縮小而且高度功能化，需要具有更高容量的半導體芯片來滿足期望的功能。因此，需要在小尺寸的產(chǎn)品上安裝更多數(shù)量的半導體芯片。

由于制造具有更高容量的半導體芯片、或在有限的空間內(nèi)安裝更多數(shù)量的半導體芯片的技術(shù)存在缺陷，因此最近的趨勢是致力于在單個封裝中嵌入更多數(shù)量的半導體芯片。

此外，正在開發(fā)用于改善電氣特征的各種技術(shù)，即使嵌入一個或更多個半導體芯片，也不增加封裝的整體厚度。

技術(shù)實現(xiàn)要素：

在一個實施例中，一種半導體封裝可以包括：基板，其具有第一表面以及背離所述第一表面的第二表面、穿過所述基板的中心部分而限定的窗口、以及設(shè)置在所述第二表面上的多個第一接合指狀物、多個第二接合指狀物和多個外部電極。半導體封裝可以包括兩個或更多個第一半導體芯片，其每一個具有與所述第一半導體芯片的邊緣相鄰地設(shè)置的多個第一接合墊，并且所述第一半導體芯片的每一個在露出所述第一接合墊的面朝下類型的位置單獨地附接至所述基板的第一表面。半導體封裝可以包括第二半導體芯片，其具有設(shè)置在所述第二半導體芯片的中心部分處的多個第二接合墊， 并且在經(jīng)由所述窗口露出所述第二接合墊的面朝下類型的位置被附接至所述第一半導體芯片中的每一個。

在一實施例中，一種包括半導體封裝的電子系統(tǒng)可包括耦接至總線的控制器、接口、輸入/輸出單元以及存儲設(shè)備，所述控制器以及所述存儲設(shè)備包括半導體封裝。所述半導體封裝可包括基板，其具有第一表面以及背離所述第一表面的第二表面、穿過所述基板的中心部分而限定的窗口、以及設(shè)置在所述第二表面上的多個第一接合指狀物、多個第二接合指狀物和多個外部電極。所述半導體封裝可包括第一半導體芯片，其具有與所述第一半導體芯片的邊緣相鄰地設(shè)置的多個第一接合墊，并且所述第一半導體芯片中的每一個在露出所述第一接合墊的面朝下類型的位置單獨地附接至所述基板的第一表面。所述半導體封裝可包括第二半導體芯片，其具有設(shè)置在所述第二半導體芯片的中心部分處的多個第二接合墊，并且在經(jīng)由所述窗口露出所述第二接合墊的面朝下類型的位置被附接至所述第一半導體芯片中的每一個。

在一實施例中，一種包括半導體封裝的存儲卡，其可包括含有所述半導體封裝的存儲器以及用于控制所述存儲器的存儲控制器。所述半導體封裝可包括基板，其具有第一表面以及背離所述第一表面的第二表面、穿過所述基板的中心部分而限定的窗口、以及設(shè)置在所述第二表面上的多個第一接合指狀物、多個第二接合指狀物和多個外部電極。所述半導體封裝可包括第一半導體芯片，其具有與所述第一半導體芯片的邊緣相鄰地設(shè)置的多個第一接合墊，并且所述第一半導體芯片的每一個在露出所述第一接合墊的面朝下類型的位置單獨地附接至所述基板的第一表面。所述半導體封裝可包括第二半導體芯片，其具有設(shè)置在所述第二半導體芯片的中心部分處的多個第二接合墊，并且在經(jīng)由所述窗口露出所述第二接合墊的面朝下類型的位置被附接至所述第一半導體芯片中的每一個。

附記：

附記1、一種半導體封裝，該半導體封裝包括：

基板，所述基板具有第一表面以及背離所述第一表面的第二表面、穿過所述基板的中心部分而限定的窗口、以及設(shè)置在所述第二表面上的多個第一接合指狀物、多個第二接合指狀物和多個外部電極；

兩個或更多個第一半導體芯片，每一個第一半導體芯片具有與所述第一半導體芯片的邊緣相鄰地設(shè)置的多個第一接合墊，并且所述第一半導體芯片中的每一個在露出 所述第一接合墊的面朝下類型的位置單獨地附接至所述基板的所述第一表面；以及

第二半導體芯片，所述第二半導體芯片具有設(shè)置在所述第二半導體芯片的中心部分處的多個第二接合墊，并且在經(jīng)由所述窗口露出所述第二接合墊的面朝下類型的位置被附接至所述第一半導體芯片中的每一個。

附記2、根據(jù)附記1所述的半導體封裝，所述半導體封裝進一步包括：

多個第一連接構(gòu)件，所述多個第一連接構(gòu)件電耦接所述第一接合墊以及所述第一接合指狀物；以及

多個第二連接構(gòu)件，所述多個第二連接構(gòu)件經(jīng)由所述窗口電耦接所述第二接合墊以及所述第二接合指狀物。

附記3、根據(jù)附記2所述的半導體封裝，其中所述第一接合指狀物沿第一方向與所述基板的邊緣相鄰地設(shè)置在所述基板的所述第二表面上，并且所述第二接合指狀物沿不同于所述第一方向的第二方向與所述窗口相鄰地設(shè)置在所述基板的所述第二表面上。

附記4、根據(jù)附記3所述的半導體封裝，其中所述第一方向基本垂直于所述第二方向。

附記5、根據(jù)附記4所述的半導體封裝，其中所述第一半導體芯片被附接為允許所述第一半導體芯片的邊緣沿基本垂直于所述第一方向的所述第二方向伸出，并且具有與所伸出的所述邊緣相鄰地設(shè)置有所述第一接合墊的結(jié)構(gòu)。

附記6、根據(jù)附記5所述的半導體封裝，其中兩個第一半導體芯片在所述窗口的兩側(cè)分別被附接至所述基板的所述第一表面。

附記7、根據(jù)附記5所述的半導體封裝，其中四個第一半導體芯片被附接至所述基板的所述第一表面，允許兩個第一半導體芯片的外邊緣能夠在所述窗口的每一側(cè)沿所述第二方向伸出，并且所述四個第一半導體芯片具有與伸出的所述外邊緣相鄰地設(shè)置有所述第一接合墊的結(jié)構(gòu)。

附記8、根據(jù)附記2所述的半導體封裝，其中所述第一連接構(gòu)件以及所述第二連接構(gòu)件包括導線。

附記9、根據(jù)附記2所述的半導體封裝，所述半導體封裝進一步包括：

粘合構(gòu)件，所述粘合構(gòu)件插置在所述基板的所述第一表面與所述第一半導體芯片之間以及所述第一半導體芯片與所述第二半導體芯片之間；以及

囊封構(gòu)件(encapsulation member)，所述囊封構(gòu)件被形成為覆蓋所述第一半導體芯片、所述第二半導體芯片、所述第一連接構(gòu)件以及所述第二連接構(gòu)件，并且填充所述窗口。

附記10、根據(jù)附記4所述的半導體封裝，所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為沿所述第一方向以及垂直于所述第一方向的所述第二方向，覆蓋所述基板的第一表面和側(cè)表面以及所述第一半導體芯片與所述第二半導體芯片的下表面和側(cè)表面，并且覆蓋所述基板的所述第二表面和所述窗口的邊緣部分。

附記11、根據(jù)附記4所述的半導體封裝，所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為露出所述基板的關(guān)于所述第二方向的兩個側(cè)表面以及所述第一半導體芯片的相對應的側(cè)表面，并且覆蓋所述基板和所述第一半導體芯片的關(guān)于垂直于所述第一方向的所述第二方向的兩個側(cè)表面及邊緣部分。

附記12、根據(jù)附記2所述的半導體封裝，所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為覆蓋所述第二半導體芯片的側(cè)表面和下表面，或被形成為只覆蓋所述第二半導體芯片的所述側(cè)表面。

附記13、根據(jù)附記2所述的半導體封裝，所述半導體封裝進一步包括：

兩個或更多個第三半導體芯片，每一個第三半導體芯片具有與所述第三半導體芯片的外邊緣相鄰沿基本垂直于所述第一接合墊的排列方向的方向設(shè)置的多個第三接合墊，并且所述第三半導體芯片中的每一個在面朝下類型的位置單獨地附接至所述第二半導體芯片，使得與設(shè)置的所述第三接合墊的相鄰的所述外邊緣向外伸出；

第四半導體芯片，所述第四半導體芯片具有沿與所述第一接合墊的排列方向基本相同的方向與所述第四半導體芯片的邊緣相鄰地設(shè)置的多個第四接合墊，并且在面朝下類型的位置附接至所述第三半導體芯片，使得與設(shè)置的所述第四接合墊相鄰的所述邊緣向外伸出；

多個第三接合指狀物，所述第三接合指狀物與所述基板的、與所述第三接合墊相鄰的邊緣相鄰地設(shè)置；

多個第四接合指狀物，所述多個第四接合指狀物與所述基板的、與所述第四接合墊相鄰的邊緣相鄰地設(shè)置；

多個第三連接構(gòu)件，所述多個第三連接構(gòu)件電耦接所述第三半導體芯片的所述第 三接合墊以及所述基板的所述第三接合指狀物；以及

多個第四連接構(gòu)件，所述多個第四連接構(gòu)件電耦接所述第四半導體芯片的所述第四接合墊以及所述基板的所述第四接合指狀物。

附記14、根據(jù)附記13所述的半導體封裝，其中所述多個第三接合墊與所述第三半導體芯片的一個外邊緣相鄰地設(shè)置，并且所述第三半導體芯片在所述窗口的兩側(cè)被附接至所述第二半導體芯片，允許所述第三半導體芯片的、與設(shè)置的所述第三接合墊相鄰的所述一個外邊緣向外伸出。

附記15、根據(jù)附記13所述的半導體封裝，其中所述第四半導體芯片被附接至所述第三半導體芯片，使得所述第四半導體芯片的邊緣向外伸出，并且所述第四半導體芯片具有與所伸出的邊緣相鄰地設(shè)置有所述多個第四接合墊的結(jié)構(gòu)。

附記16、根據(jù)附記13所述的半導體封裝，其中所述第三連接構(gòu)件以及所述第四連接構(gòu)件包括導線。

附記17、根據(jù)附記13所述的半導體封裝，所述半導體封裝進一步包括：

粘合構(gòu)件，所述粘合構(gòu)件插置在所述基板的所述第一表面與所述第一半導體芯片之間、所述第一半導體芯片與所述第二半導體芯片之間、所述第二半導體芯片與所述第三半導體芯片之間、以及所述第三半導體芯片與所述第四半導體芯片之間；以及

囊封構(gòu)件，所述囊封構(gòu)件被設(shè)置為覆蓋所述第一半導體芯片至所述第四半導體芯片以及所述第一連接構(gòu)件至所述第四連接構(gòu)件，并且填充所述窗口。

附記18、根據(jù)附記13所述的半導體封裝，其中所述第一接合指狀物沿第一方向與所述基板的邊緣相鄰地設(shè)置在所述基板的所述第二表面上，并且所述第二接合指狀物沿基本垂直于所述第一方向的第二方向且與所述窗口相鄰地設(shè)置在所述基板的所述第二表面上，并且所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為沿所述第一方向以及垂直于所述第一方向的所述第二方向，覆蓋所述基板的所述第一表面和側(cè)表面以及所述第一半導體芯片至第四半導體芯片的下表面和側(cè)表面，并且覆蓋所述基板的所述第二表面和所述窗口的邊緣部分。

附記19、根據(jù)附記13所述的半導體封裝，其中所述第一接合指狀物沿第一方向與所述基板的邊緣相鄰地設(shè)置在所述基板的所述第二表面上，并且所述第二接合指狀物沿基本垂直于所述第一方向的第二方向且與所述窗口相鄰地設(shè)置在所述基板的所 述第二表面上，并且所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為露出所述第三半導體芯片關(guān)于所述第二方向的外側(cè)表面，并且露出所述第四半導體芯片關(guān)于垂直于所述第二方向的所述第一方向的兩個側(cè)表面。

附記20、根據(jù)附記13所述的半導體封裝，其中所述第一接合指狀物沿第一方向與所述基板的邊緣相鄰地設(shè)置在所述基板的所述第二表面上，并且所述第二接合指狀物沿基本垂直于所述第一方向的第二方向且與所述窗口相鄰地設(shè)置在所述基板的所述第二表面上，并且所述半導體封裝進一步包括：

囊封構(gòu)件，所述囊封構(gòu)件被形成為覆蓋所述第四半導體芯片的側(cè)表面和下表面，或被形成為只覆蓋所述第四半導體芯片的關(guān)于所述第二方向的側(cè)表面。

附圖說明

圖1是描繪根據(jù)實施例的一種半導體封裝的示例的表示的仰視圖。

圖2是描繪圖1的移除了囊封構(gòu)件的半導體封裝的仰視圖。

圖3是沿著圖1的線A-A'所取的橫截面圖。

圖4是沿著圖1的線B-B'所取的橫截面圖。

圖5及圖6是描繪根據(jù)實施例的一種半導體封裝的示例的表示的橫截面圖。

圖7是描繪根據(jù)實施例的移除了囊封構(gòu)件的一種半導體封裝的示例的表示的仰視圖。

圖8是沿著圖7的線C-C'所取的橫截面圖。

圖9是描繪根據(jù)實施例的一種半導體封裝的示例的表示的橫截面圖。

圖10是描繪根據(jù)實施例的移除了囊封構(gòu)件的一種半導體封裝的示例的表示的仰視圖。

圖11是沿著圖10的線D-D'所取的橫截面圖。

圖12是沿著圖10的線E-E'所取的橫截面圖。

圖13和圖14是描繪根據(jù)實施例的一種半導體封裝的示例的表示的橫截面圖。

圖15是描繪一種電子系統(tǒng)的示例的表示的框圖，在該電子系統(tǒng)中可以應用根據(jù)各實施例中的每一個實施例的半導體封裝。

圖16是描繪一種存儲卡的示例的表示的框圖，該存儲卡包括根據(jù)各實施例中的每 一個實施例的半導體封裝。

具體實施方式

下文將參照附圖通過實施例的各種示例來描述包括多個堆疊芯片的半導體封裝。

各實施例可以是針對即使嵌入了多個半導體芯片也能夠?qū)崿F(xiàn)薄的封裝的半導體封裝。

各實施例可以是針對一種半導體封裝，該半導體封裝包括經(jīng)由基板的結(jié)構(gòu)的修改而改善的電氣特征。

各實施例可以針對一種半導體封裝，該半導體封裝被設(shè)置為即使使用多條線或多個互連也由于避免了干擾而抑制短路的發(fā)生。

參照圖1至圖4，根據(jù)實施例的半導體封裝100可以分別包括基板10、第一半導體芯片20及第二半導體芯片30。半導體封裝100可以分別包括第一連接構(gòu)件72及第二連接構(gòu)件74。根據(jù)實施例的半導體封裝100可以進一步包括粘合構(gòu)件60、囊封構(gòu)件80、以及連接端子90。

基板10例如可以是印刷電路板。基板10可以具有基本四邊形板的形狀。基板10具有第一表面10a以及背離第一表面10a的第二表面10b。基板10可包括穿過其(即，所述基板10的)中心部分所限定的窗口W?；?0可包括多個第一接合指狀物12a、多個第二接合指狀物12b、以及多個外部電極14。第一接合指狀物12a、多個第二接合指狀物12b、以及多個外部電極14可以設(shè)置在第二表面10b上。

窗口W可以穿過基板10的中心部分限定。當從底部觀察時，這種窗口W可被限定為具有沿第二方向Y延伸的基本矩形截面的形狀，并且在其兩個端部可以是圓形的。窗口W可以具有露出所有第二接合墊32的尺寸。接合墊32可被設(shè)置在第二半導體芯片30的中心部分上。

第一接合指狀物12a可以沿第一方向X與基板10的兩個邊緣相鄰地設(shè)置，并且第二接合指狀物12b可以沿垂直于或基本垂直于第一方向X的第二方向Y與基板10的限定出窗口W的邊緣部分相鄰地設(shè)置。沿第一方向X在與窗口W相鄰的部分處可以不設(shè)置第一接合指狀物12a以及第二接合指狀物12b。雖然在實施例中，將第一方向描述為X方向，并且將第二方向描述為Y方向，但將注意到的是，當情況需要時，X方向以及Y方向可以彼此顛倒。

外部電極14可以用作要附接用于連接至外部電路的連接端子90(例如焊料球)的部分。外部電極14可被形成為具有墊形狀。外部電極14可被設(shè)置在基板10的第二表面10b上的由第一接合指狀物12a及第二接合指狀物12b所圍繞的部分處，除了這些部分的沿第一方向X的外端部之外。

通過形成在基板10的第二表面10b上的跡線(trace)、或形成在基板10中的內(nèi)部線路，第一接合指狀物12a以及外部電極14可以彼此電連接，并且第二接合指狀物12b以及外部電極14可以彼此電連接。在實施例中，第一接合指狀物12a以及第二接合指狀物12b也可以經(jīng)由跡線或內(nèi)部線路彼此電連接。

第一半導體芯片20的每一個可以具有四邊形板的形狀，其具有上表面20a以及背離上表面20a的下表面20b。第一半導體芯片20的每一個可以是一種邊緣墊類型芯片(edge-pad type chip)，在該芯片中多個第一接合墊22沿第一方向X與上表面20a的邊緣相鄰地設(shè)置。兩個這種第一半導體芯片20被附接至基板10的第一表面10a，使得它們分別沿第一方向X被設(shè)置在窗口W的兩側(cè)上。第一半導體芯片20可以被附接為使得當沿第二方向Y觀察時，第一半導體芯片20的外側(cè)表面20c與基板10相對應的側(cè)表面10c齊平或基本齊平。

兩個第一半導體芯片20可以用一種面朝下的類型，按照使得第一半導體芯片20的上表面20a面對基板10的第一表面10a并且使得第一半導體芯片20的與第一接合墊22的邊緣相鄰沿第二方向Y從基板10伸出的方式，在窗口W的兩側(cè)被附接至基板10的第一表面10a。在實施例中，兩個第一半導體芯片20可以在朝向基板10的第一表面10a面向下的位置被附接至第一表面10a。兩個第一半導體芯片20可以按照使得第一半導體芯片20的上表面20a面對基板10的第一表面10a的方式，定位在窗口W的兩側(cè)上。第一半導體芯片20與第一接合墊22的邊緣相鄰沿第二方向Y從基板10的周邊伸出(即，參見圖4)。因此，沿第二方向Y，第一半導體芯片20的每一個的寬度大于基板10的寬度(即，參見圖4)，并且沿第一方向X，第一半導體芯片20的每一個的長度小于從基板10的側(cè)表面10c到窗口W測量的長度(即，參見圖3)。

這種第一半導體芯片20的每一個可以是存儲芯片，并且其中可包括形成為與多個第一接合墊22電連接的內(nèi)部電路(未示出)。

第二半導體芯片30可以具有四邊形板的形狀，其具有上表面30a以及背離上表面30a的下表面30b。第二半導體芯片可以是中心墊類型芯片(center-pad type chip)，該 中心墊類型芯片包括在上表面30a的中心部分被設(shè)置成一行或兩行(例如，兩行)的多個第二接合墊32(即，參見圖2)。在實施例中，第二半導體芯片30可以是與第一半導體芯片20相同方式的存儲芯片，并且其中可包括形成為和多個第二接合墊32電連接的內(nèi)部電路(未示出)。在實施例中，第二半導體芯片30可以是邏輯芯片。第二半導體芯片30可以以面朝下的類型，在窗口W之上被附接至第一半導體芯片20，使得第二半導體芯片30的上表面30a面對第一半導體芯片20的下表面20b并且第二半導體芯片30的第二接合墊32經(jīng)由基板10的窗口W露出。在實施例中，第二半導體芯片30可以是在面向下的位置，在窗口W之上被附接至第一半導體芯片20，由此上表面30a面向第一半導體芯片20的下表面20b。第二半導體芯片30的第二接合墊32可經(jīng)由基板10的窗口W露出(即，參見圖2及圖3)。在實施例中，第二半導體芯片30沿第一方向X可以具有比第一半導體芯片20更長的長度，并且沿第二方向Y具有大于基板10且小于第一半導體芯片20的寬度。

粘合構(gòu)件60可包括粘合帶或是粘合膏。粘合構(gòu)件60可插置在基板10的第一表面10a與第一半導體芯片20的上表面20a之間。粘合構(gòu)件60可插置在第一半導體芯片20的下表面20b與第二半導體芯片30的上表面30a之間。

形成第一連接構(gòu)件72以電連接基板10的第一接合指狀物12a以及第一半導體芯片20的、與基板10的第一接合指狀物12a相鄰地設(shè)置的第一接合墊22。第一連接構(gòu)件72可以是由金屬材料形成的導線，該金屬材料例如但不限于金、銀或銅。

形成第二連接構(gòu)件74以電連接第二半導體芯片30的、經(jīng)由基板10的窗口W露出的第二接合墊32以及基板10的、與第二半導體芯片30的第二接合墊32相鄰地設(shè)置的第二接合指狀物12b。第二連接構(gòu)件74可以是由金屬材料形成的導線，該金屬材料例如但不限于金、銀或銅。

可以形成囊封構(gòu)件80以保護第一半導體芯片20、第二半導體芯片30、第一連接構(gòu)件72以及第二連接構(gòu)件74。在實施例中，囊封構(gòu)件80可被形成在基板10的第一表面10a上，以覆蓋第二半導體芯片30的下表面30b以及側(cè)表面30c。在實施例中，囊封構(gòu)件80可以按照覆蓋第一半導體芯片20的包括第一接合墊22的邊緣部分以及基板10的包括第一接合指狀物12a的邊緣部分的方式，沿第一方向X形成，以覆蓋第一接合指狀物12a、第一接合墊22、以及形成為將第一接合指狀物12a和第一接合墊22彼此電連接的第一連接構(gòu)件72。在實施例中，囊封構(gòu)件80可以形成在窗口W中以及在基板10的第二 表面10b的繞窗口W的部分上，以覆蓋第二接合指狀物12b、第二接合墊32、和形成為電連接第二接合指狀物12b以及第二接合墊32的第二連接構(gòu)件74，并且填充窗口W。囊封構(gòu)件80可包括(例如但不限于)環(huán)氧樹脂模制化合物(epoxy molding compound)。

可以設(shè)置連接端子90以將根據(jù)各種實施例的半導體封裝100安裝至外部電路，并且連接端子90分別附接至設(shè)置在基板10的第二表面10b上的外部電極14。這種連接端子90可以例如但不限于是焊料球。在實施例中，連接端子90可以是例如但不限于導電膏、導電圖案以及導電接腳中的任何一種或它們的組合。

在實施例中，囊封構(gòu)件80可沿第二方向Y形成，以覆蓋包括基板10的側(cè)表面10c以及第一半導體芯片20的側(cè)表面20c的邊緣部分。在實施例中，囊封構(gòu)件80可沿第二方向Y形成，以露出基板10的側(cè)表面10c和/或第一半導體芯片20的側(cè)表面20c。

參照圖5及圖6，在根據(jù)實施例的半導體封裝200中，囊封構(gòu)件80可被形成為不覆蓋第二半導體芯片30的下表面30b，而覆蓋第二半導體芯片30的側(cè)表面30c，并且可以沿第一方向X按照不覆蓋第一半導體芯片20的側(cè)表面20c的方式被形成在第一半導體芯片20的上表面20a及下表面20b的邊緣部分上。根據(jù)實施例的半導體封裝200，由于第二半導體芯片30的下表面30b從囊封構(gòu)件80露出的事實，因此從第一半導體芯片20以及第二半導體芯片30所產(chǎn)生的熱量可以被快速地逸散至外部。

在根據(jù)上述實施例的半導體封裝100中，基板10可以具有一種結(jié)構(gòu)，在該結(jié)構(gòu)中所有第一接合指狀物12a、第二接合指狀物12b以及外部電極14都設(shè)置在相同的表面上，即第二表面10b上。在接合指狀物12a和12b以及外部電極14以這種方式設(shè)置在相同表面上的實施例中，特別是在用于信號交換的線路設(shè)置在單個層上的實施例中，由于不需要用于在多層結(jié)構(gòu)中傳輸信號的例如通孔的路徑，因此可以縮短信號傳輸路徑，并且可以獲得改善的信號傳輸特征。

由于不存在根據(jù)基板10的第一表面10a之上的線的形狀的空間限制，因此即使堆疊多個半導體芯片20及30，也可以將根據(jù)實施例的半導體封裝100(即，半導體封裝200)實現(xiàn)為薄的封裝。

由于減少了在堆疊的半導體芯片20及30以及基板10之間的連接構(gòu)件72和74(例如導線的)間的干擾，因此在根據(jù)實施例的半導體封裝100(即，半導體封裝200)中，不會發(fā)生短路問題。

參照圖7和圖8，根據(jù)實施例的半導體封裝300可包括基板10。半導體封裝300可以 分別包括第一半導體芯片20及第二半導體芯片30。半導體封裝300可以分別包括第一連接構(gòu)件72及第二連接構(gòu)件74。根據(jù)實施例的半導體封裝300可以進一步包括粘合構(gòu)件60、囊封構(gòu)件80、以及連接端子90。

基板10例如可以是具有四邊形板的形狀的印刷電路板?；?0具有第一表面(即，圖5的第一表面10a)以及背離第一表面的第二表面(即，圖5的第二表面10b)，并且包括穿過基板10的中心部分限定的窗口W。基板10可包括設(shè)置在基板10的第二表面上的多個第一接合指狀物12a、多個第二接合指狀物12b、以及多個外部電極14。

窗口W是穿過基板10的中心部分限定的，使得窗口W沿第二方向Y延伸，并且當從底部觀察時，第二半導體芯片30的所有第二接合墊32都經(jīng)由窗口W露出。第一接合指狀物12a可沿第一方向X與基板10的兩個邊緣相鄰地設(shè)置，并且第二接合指狀物12b可沿基本垂直于第一方向X的第二方向Y與基板10的限定出窗口W的邊緣部分相鄰地設(shè)置。外部電極14可以用作要附接連接端子90(例如焊料球)的部分，并且可被設(shè)置在基板10的第二表面上的由第一接合指狀物12a及第二接合指狀物12b所圍繞的部分，除了這些部分的沿第一方向X的外端部之外。

第一接合指狀物12a以及外部電極14可以彼此電連接。第二接合指狀物12b以及外部電極14可以彼此電連接。在實施例中，第一接合指狀物12a以及第二接合指狀物12b也可以彼此電連接。

第一半導體芯片20的每一個具有沿第一方向X與第一半導體芯片的一個外邊緣相鄰地設(shè)置有多個第一接合墊22的結(jié)構(gòu)。第一半導體芯片20可被設(shè)置為使得兩個第一半導體芯片20以彼此分開的方式在窗口W的每一側(cè)設(shè)置在基板10的第一表面上，并且使得第一半導體芯片20的、與設(shè)置的第一接合墊22相鄰的外邊緣從基板10的邊緣伸出。

第一半導體芯片20的每一個并不具有沿第一方向X與第一半導體芯片20的兩個邊緣相鄰地設(shè)置有第一接合墊22的結(jié)構(gòu)，而是具有沿第一方向X只與第一半導體芯片20的一個外邊緣相鄰地設(shè)置有第一接合墊22的結(jié)構(gòu)。當以其整體觀察時，四個第一半導體芯片20在窗口W的兩側(cè)上在面朝下類型的位置被附接至基板10的第一表面，使得兩個第一半導體芯片20以彼此分開的方式被設(shè)置在窗口W的每一側(cè)，并且使得第一半導體芯片20的、與設(shè)置的第一接合墊22相鄰的外邊緣沿第二方向Y從基板10伸出?？筛浇铀膫€第一半導體芯片20，使得當沿第二方向Y觀察時，第一半導體芯片20的外側(cè) 表面與基板10的相對應的側(cè)表面齊平。第一半導體芯片20可以是存儲芯片。

第二半導體芯片30可以具有四邊形板的形狀，其具有上表面以及背離上表面(即，圖5的上表面30a)的下表面(即，圖5的下表面30b)，并且可以是中心墊類型芯片，在該芯片中多個第二接合墊32在上表面的中心部分處被設(shè)置成一行或兩行(例如，兩行)。第二半導體芯片30可在其中包括形成為與多個第二接合墊32電連接的內(nèi)部電路(未示出)。第二半導體芯片30可以是存儲芯片或邏輯芯片。第二半導體芯片30可以在面向下的位置、或是面朝下類型的位置，借助于粘合構(gòu)件60被附接至四個第一半導體芯片20，使得其第二接合墊32是經(jīng)由基板10的窗口W露出。

粘合構(gòu)件60可包括(例如但不限于)粘合帶或是粘合膏。粘合構(gòu)件60可被插置在基板10的第一表面以及第一半導體芯片20的上表面之間。粘合構(gòu)件60可被插置在第一半導體芯片20的下表面以及第二半導體芯片30的上表面之間。

第一連接構(gòu)件72可以是導線，并且可形成為電連接基板10的第一接合指狀物12a以及第一半導體芯片20的與基板10的第一接合指狀物12a相鄰地設(shè)置的第一接合墊22。

第二連接構(gòu)件74可以是導線，并且可被形成為經(jīng)由基板10的窗口W電連接第二半導體芯片30的第二接合墊32以及基板10的第二接合指狀物12b。

囊封構(gòu)件80可包括(例如但不限于)環(huán)氧樹脂模制化合物，并且可形成在基板10的第一表面上，以覆蓋第二半導體芯片30的下表面及側(cè)表面。囊封構(gòu)件80可沿第一方向X形成，以覆蓋第一半導體芯片20的包括第一接合墊22的兩個邊緣部分以及基板10的包括第一接合指狀物12a的兩個邊緣部分，以覆蓋第一連接構(gòu)件72。在實施例中，囊封構(gòu)件80可形成在窗口W中以及在基板10的第二表面的繞窗口W附近的部分上，以覆蓋第二連接構(gòu)件74。

雖然，在各實施例中，囊封構(gòu)件80沿第二方向Y形成以覆蓋基板10和第一半導體芯片20的包括側(cè)表面的邊緣部分，但將注意到，不同于此的是(雖然未示出)，囊封構(gòu)件80可沿第二方向Y形成而不覆蓋基板10以及第一半導體芯片20的側(cè)表面。

參照圖9，在根據(jù)實施例的半導體封裝400中，囊封構(gòu)件80可被形成為不覆蓋第二半導體芯片30的下表面30b，而覆蓋第二半導體芯片30的側(cè)表面30c。囊封構(gòu)件80可沿第一方向X形成以不覆蓋第一半導體芯片20的外側(cè)表面20c，而覆蓋第一半導體芯片20的上表面20a及下表面20b的邊緣部分。

連接端子90可以是焊料球，并且可以分別被附接至外部電極14。外部電極14可被設(shè)置在基板10的第二表面10b上。在實施例中，連接端子90可以是(例如但不限于)導電膏、導電圖案以及導電接腳中的任一種。

參照圖10至圖12，根據(jù)實施例的半導體封裝500可分別包括基板10、以及第一至第四半導體芯片20、30、40及50。半導體封裝500可分別包括第一至第四連接構(gòu)件72、74、76及78。根據(jù)實施例的半導體封裝500可以進一步包括粘合構(gòu)件60、囊封構(gòu)件80、以及連接端子90。

基板10可被設(shè)置成四邊形板的形狀，其具有第一表面(即，圖5的10a)以及背離第一表面的第二表面(即，圖5的10b)?；?0可分別包括多個第一至第四接合指狀物12a、12b、12c及12d?；?0可包括設(shè)置在基板10的第二表面上的多個外部電極14。

第一接合指狀物12a沿第一方向X與基板10的兩個邊緣相鄰地設(shè)置在基板10的第二表面上。第二接合指狀物12b沿第二方向Y與窗口W相鄰地設(shè)置在基板10的第二表面上。第三接合指狀物12c沿第二方向Y與基板10的兩個邊緣相鄰地設(shè)置在基板10的第二表面上。第四接合指狀物12d沿第一方向X在與窗口W相鄰且未設(shè)置第一接合指狀物12a及第二接合指狀物12b的部分處(也即，在與沿第二方向Y的窗口W的兩個端部相鄰的部分處)設(shè)置在基板10的第二表面上。在實施例中，第四接合指狀物12d沿第一方向X在與沿第二方向Y的窗口W的兩個端部相鄰的部分處并且在沿第一方向X的第一接合指狀物12a之間的連續(xù)空間中設(shè)置在基板10的第二表面上，如圖10所示。外部電極14在由第一接合指狀物12a、第二接合指狀物12b以及第三接合指狀物12c所圍繞的部分處設(shè)置在基板10的第二表面上。

第一半導體芯片20的每一個可以是一種邊緣墊類型芯片，在該芯片中多個第一接合墊22沿第一方向X與其上表面的邊緣相鄰地設(shè)置，并且第一半導體芯片20在面朝下類型的位置被附接至基板10的第一表面，且粘合構(gòu)件60插置在第一半導體芯片20與基板10之間，使得第一半導體芯片20的、與第一接合墊22相鄰地設(shè)置的邊緣沿第二方向Y從基板10的周邊伸出。用與圖1至圖3中所描繪的實施例相同的方式，第一半導體芯片20可以具有沿第一方向X與第一半導體芯片20的兩個邊緣相鄰地設(shè)置有多個第一接合墊22的結(jié)構(gòu)。在實施例中，雖然沒有描繪，但是用與在圖7及圖8中所描繪的實施例相同的方式，第一半導體芯片20可以具有只與第一半導體芯片20中的每一個第一半導體芯片20的一個外邊緣相鄰地設(shè)置有多個第一接合墊22的結(jié)構(gòu)。

第二半導體芯片30可以是中心墊類型芯片，在該芯片中多個第二接合墊32設(shè)置在第二半導體芯片30的上表面(即，圖5的30a)的中心部分處，并且在面朝下類型的位置被附接至第一半導體芯片20，且粘合構(gòu)件60插置在第二半導體芯片30以及第一半導體芯片20之間，使得第二接合墊32經(jīng)由基板10的窗口W露出。

第三半導體芯片40的每一個可包括沿第二方向Y與第三半導體芯片40的外邊緣相鄰地設(shè)置的多個第三接合墊42。例如，第三接合墊42可以沿第二方向Y與第三半導體芯片40的一個外邊緣相鄰地設(shè)置在第三半導體芯片40的上表面40a上。兩個第三半導體芯片40在面朝下類型的位置被附接至第二半導體芯片30，且粘合構(gòu)件60插置在第三半導體芯片40以及第二半導體芯片30之間，使得第三半導體芯片40的、與設(shè)置的第三接合墊42相鄰的一個外邊緣沿第一方向X從基板10的周邊的兩個端部都伸出，且兩個第三半導體芯片40彼此分開。例如，第三半導體芯片40沿第一方向X可以具有比第一半導體芯片20更長的長度，并且沿第二方向Y具有小于第一半導體芯片20的寬度。第三半導體芯片40可以是存儲芯片。

在實施例中，雖然沒有描繪，第三半導體芯片40可以具有這樣一種結(jié)構(gòu)，在該結(jié)構(gòu)中多個第三接合墊42沿第二方向Y與第三半導體芯片40的兩個邊緣相鄰地設(shè)置，并且這樣的一個第三半導體芯片40可被附接至第二半導體芯片30，使得第三半導體芯片40的、與設(shè)置的第三接合墊42相鄰的兩個邊緣沿第一方向X從基板10的周邊的兩個端部都伸出。因此，第三半導體芯片40可以沿第一方向X具有比基板10更長的長度，并且沿第二方向Y具有小于第一半導體芯片20的寬度。在該示例中，應理解，只有一個第三半導體芯片40被附接至第二半導體芯片30。

第四半導體芯片50可以是邊緣墊類型芯片，在該芯片中多個第四接合墊52沿第一方向X與第四半導體芯片50的邊緣相鄰地設(shè)置。這樣的第四半導體芯片50可以在面朝下類型的位置被附接至第三半導體芯片40，且粘合構(gòu)件60插置在第四半導體芯片50以及第三半導體芯片40之間，使得第四半導體芯片50的、與設(shè)置的第四接合墊52相鄰的邊緣沿第二方向Y伸出。例如，沿第二方向Y，第四半導體芯片50的寬度可以大于第二半導體芯片30的寬度，并且沿第一方向X，第四半導體芯片50的長度不受限制。第四半導體芯片50的第四接合墊52可以設(shè)置在與基板10的第四接合指狀物12d相鄰的部分處，也就是，第四半導體芯片50可設(shè)置在第三半導體芯片40之間的空間中。第四半導體芯片50可以是存儲芯片。

可以形成第一連接構(gòu)件72以電連接基板10的第一接合指狀物12a和第一半導體芯片20的第一接合墊22，基板10的第一接合指狀物12a沿第一方向X與基板10的邊緣相鄰地設(shè)置，第一半導體芯片20的第一接合墊22與基板10的第一接合指狀物12a相鄰地設(shè)置?？梢孕纬傻诙B接構(gòu)件74以電連接基板10的第二接合指狀物12b和第二半導體芯片30的第二接合墊32，基板10的第二接合指狀物12b沿第二方向Y與基板10的窗口W相鄰地設(shè)置，第二半導體芯片30的第二接合墊32經(jīng)由窗口W露出。

可以形成第三連接構(gòu)件76以電連接基板10第三接合指狀物12c和第三半導體芯片40的第三接合墊42，基板10第三接合指狀物12c沿第二方向Y與基板10的邊緣相鄰地設(shè)置，第三半導體芯片40的第三接合墊42與基板10的第三接合指狀物12c相鄰地設(shè)置?？梢孕纬傻谒倪B接構(gòu)件78以電連接基板10的第四接合指狀物12d和第四半導體芯片50的第四接合墊52，基板10的第四接合指狀物12d沿第一方向X與基板10的窗口W的兩個端部相鄰地設(shè)置，第四半導體芯片50的第四接合墊52與基板10的第四接合指狀物12d相鄰地設(shè)置。

在根據(jù)實施例的半導體封裝500中，第一至第四連接構(gòu)件72、74、76及78可包括由諸如(例如但不限于)金、銀或銅的金屬材料形成的導線。由于這樣的第一至第四連接構(gòu)件72、74、76及78形成在不同的位置處并由此減少了干擾，因此在根據(jù)各實施例的半導體封裝500中的第一至第四連接構(gòu)件72、74、76及78之間不會產(chǎn)生短路問題。

粘合構(gòu)件60可包括(例如但不限于)粘合膏或是粘合帶，并且可插置在基板10的第一表面與第一半導體芯片20之間、第一半導體芯片20與第二半導體芯片30之間、第二半導體芯片30與第三半導體芯片40之間、以及在第三半導體芯片40與第四半導體芯片50之間。

囊封構(gòu)件80可以形成在基板10的第一表面上，以覆蓋第一至第四半導體芯片20、30、40及50?？梢孕纬赡曳鈽?gòu)件80以覆蓋第一至第四半導體芯片20、30、40及50的側(cè)表面及下表面、第一、第三及第四連接構(gòu)件72、76及78、以及基板10的側(cè)表面以及第二表面的邊緣部分。囊封構(gòu)件80可以形成在窗口W中以及在基板10的第二表面的繞窗口W的部分上，以覆蓋第二連接構(gòu)件74并且填充窗口W。

連接端子90可以是焊料球，并且可分別被附接至設(shè)置在基板10的第二表面上的外部電極14。在實施例中，連接端子90可以是(例如但不限于)導電膏、導電圖案以及導電接腳中的任一種。

在根據(jù)各實施例的半導體封裝500中，通過將第一至第三半導體芯片20、30及40設(shè)置為存儲芯片并且將第四半導體芯片50設(shè)置為邏輯芯片，可以實現(xiàn)系統(tǒng)級封裝(system in package，SIP)。

圖13及圖14包括和參照圖10至圖12所描述的那些類似的元件，但是，在根據(jù)實施例的半導體封裝600中，囊封構(gòu)件80可以形成為當沿第二方向Y觀察時，不覆蓋第三半導體芯片40的外側(cè)表面40c。囊封構(gòu)件80可以形成為不覆蓋第四半導體芯片50的下表面50b。囊封構(gòu)件80還可以形成為當沿第一方向X觀察時，不覆蓋第三半導體芯片40的外側(cè)表面。在根據(jù)實施例的半導體封裝600中，因為從第三及第四半導體芯片40及50所產(chǎn)生的熱量可被逸散至外部，所以可以改善熱性能。

根據(jù)上述各實施例的半導體封裝可被應用至各種類型的半導體器件以及具有所述半導體器件的封裝模塊。

參照圖15，應用根據(jù)各實施例的每一個的半導體封裝的電子系統(tǒng)1000可包括控制器1100、輸入/輸出單元1200、以及存儲設(shè)備1300?？刂破?100、輸入/輸出單元1200以及存儲設(shè)備1300可以經(jīng)由提供數(shù)據(jù)移動路徑的總線1550彼此電耦接。

例如，控制器1100可包括微處理器、數(shù)字信號處理器、微控制器、以及能夠?qū)@些部件執(zhí)行類似功能的邏輯器件中的至少任一種?？刂破?100以及存儲設(shè)備1300可包括根據(jù)各實施例的半導體封裝。輸入/輸出單元1200可包括選自小型鍵盤、鍵盤、顯示設(shè)備等中的至少一種。

存儲設(shè)備1300可以儲存將由控制器1100執(zhí)行的數(shù)據(jù)和/或命令。存儲設(shè)備1300可包括諸如DRAM之類的易失性存儲設(shè)備和/或諸如閃存之類的非易失性存儲設(shè)備。例如，閃存可被安裝到諸如移動終端和臺式計算機之類的信息處理系統(tǒng)。這樣的閃存可用固態(tài)硬盤(solid state disk，SSD)來配置。在該情況下，電子系統(tǒng)1000可以在閃存系統(tǒng)中穩(wěn)定地儲存大量數(shù)據(jù)。

這樣的電子系統(tǒng)1000可以進一步包括用于將數(shù)據(jù)傳送至通信網(wǎng)絡(luò)或從通信網(wǎng)絡(luò)接收數(shù)據(jù)的接口1400。接口1400可以是有線型或無線型。例如，接口1400可包括天線或有線/無線收發(fā)器。

同時，雖然沒有示出，但是電子系統(tǒng)1000可以進一步包括應用芯片組、攝像圖像處理器(camera image processor,CIP)、輸入/輸出設(shè)備等。

電子系統(tǒng)1000可以實現(xiàn)為移動系統(tǒng)、個人計算機、工業(yè)用計算機、或是執(zhí)行各種 功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜式計算機、網(wǎng)絡(luò)平板計算機、移動電話、智能電話、無線電話、膝上型計算機、存儲卡、數(shù)字音樂系統(tǒng)、以及信息發(fā)送/接收系統(tǒng)中的任一種。

在電子系統(tǒng)1000是能夠執(zhí)行無線通信的設(shè)備的示例中，電子系統(tǒng)1000可以用在通信系統(tǒng)中，諸如CDMA(code division multiple access，碼分多址接入)系統(tǒng)、GSM(global system for mobile communications，全球移動通信)系統(tǒng)、NADC(North American Digital Cellular，北美數(shù)字移動蜂窩)系統(tǒng)、E-TDMA(enhanced-time division multiple access，增強的時分多址接入)系統(tǒng)、WCDMA(wideband code division multiple access，寬帶碼分多址接入)系統(tǒng)、CDMA2000、LTE(long term evolution，長期演進)系統(tǒng)以及Wibro(wireless broadband internet，無線寬帶網(wǎng)絡(luò))系統(tǒng)。

參照圖16，存儲卡2000可包括根據(jù)各實施例的每一個的半導體封裝，可包括存儲器2100以及存儲控制器2200。存儲控制器2200例如可包括但不限于非易失性存儲設(shè)備。存儲器2100和存儲控制器2200可以存儲數(shù)據(jù)、或讀取存儲的數(shù)據(jù)。

存儲器2100可包括應用根據(jù)實施例的半導體封裝的非易失性存儲設(shè)備中的至少任一種，并且存儲控制器2200可以響應于來自主機2300的讀取/寫入請求來控制存儲器2100讀取存儲的數(shù)據(jù)、或存儲數(shù)據(jù)。

雖然上文已經(jīng)描述了各實施例，但是對于本領(lǐng)域技術(shù)人員將理解的是所描述的實施例只是作為示例的方式。因此，本文描述的具有多個堆疊芯片的半導體封裝不應基于所描述的實施例而被限制。