本發(fā)明涉及半導(dǎo)體器件、天線開關(guān)電路和無線通信裝置，特別是涉及一種具有由化合物半導(dǎo)體制成的溝道層的半導(dǎo)體器件、包括有該半導(dǎo)體器件的天線開關(guān)電路和包括有該天線開關(guān)電路的無線通信裝置。

背景技術(shù)：

近來，在諸如移動手機等移動通信系統(tǒng)中，強烈需求移動通信終端具有更小的尺寸和更低的功耗。為了滿足這些需求，例如，需要減小天線開關(guān)中的導(dǎo)通電阻ron和截止電容coff。當(dāng)前實際投入天線開關(guān)使用的器件的一個示例是jphemt(junctionpseudo-morphichighelectronmobilitytransistor：結(jié)贗配高電子遷移率晶體管)。

jphemt是利用pn結(jié)和異質(zhì)結(jié)進行電流調(diào)制的半導(dǎo)體器件。該半導(dǎo)體器件例如包括位于由ingaas制成的溝道層與由帶隙比溝道層(ingaas)的帶隙更寬的algaas制成的障壁層(algaas)之間的異質(zhì)結(jié)。在障壁層(algaas)內(nèi)部，含有相反導(dǎo)電類型的雜質(zhì)的第二低電阻區(qū)域被設(shè)置在與溝道層相反的表面層上，且柵極電極連接至第二低電阻區(qū)域。此外，在障壁層(algaas)內(nèi)部，含有用作載流子的雜質(zhì)的載流子供給區(qū)域被設(shè)置為比第二低電阻區(qū)域更接近溝道層。此外，源極電極和漏極電極在第二低電阻區(qū)域側(cè)和柵極電極側(cè)歐姆接合至障壁層(algaas)。

在如上所述地構(gòu)造的半導(dǎo)體器件中，二維電子氣層(其中，用作載流子的電子被束縛在高濃度)形成在溝道層中的位于障壁層側(cè)的界面處。通過將電壓施加于柵極電極來控制二維電子氣層的濃度，能夠調(diào)制經(jīng)由第二低電阻區(qū)域下方的溝道層部在源極電極與漏極電極之間流動的電流(例如，參見針對上面的說明而在下面列出的專利文獻1)。

引用列表

專利文獻

專利文獻1：特開平11-150264號日本待審查專利申請

技術(shù)實現(xiàn)要素：

在上述的半導(dǎo)體器件中，提高設(shè)置于障壁層中的載流子供給區(qū)域內(nèi)的雜質(zhì)濃度使得溝道層內(nèi)部的二維電子氣層的載流子濃度高，因此能夠使導(dǎo)通電阻ron變低。另一方面，二維電子氣層的高載流子濃度使得耗盡層不太可能在障壁層中的第二低電阻區(qū)域與溝道層之間擴大，因而使得截止電容coff變高。此外，更有可能在pn結(jié)處發(fā)生電場集中，從而導(dǎo)致截止?fàn)顟B(tài)期間的耐壓性降低。換言之，導(dǎo)通操作(ron)和截止操作(coff，耐壓性)處于權(quán)衡關(guān)系。因此，已經(jīng)難以通過提高雜質(zhì)濃度來提高溝道層內(nèi)部的載流子濃度。

因此，期望提出一種能夠在減小導(dǎo)通電阻的同時也減小截止電容的半導(dǎo)體器件、包括有該半導(dǎo)體器件的天線開關(guān)電路和包括有該天線開關(guān)電路的無線通信裝置。

根據(jù)本發(fā)明的實施例的半導(dǎo)體器件包括層疊體、柵極電極、源極電極、漏極電極和蓋層。所述層疊體包括溝道層和第一低電阻區(qū)域。所述溝道層由化合物半導(dǎo)體制成。所述第一低電阻區(qū)域設(shè)置在所述層疊體的表面?zhèn)鹊囊徊糠种?。所述柵極電極、所述源極電極和所述漏極電極均設(shè)置在所述層疊體的上表面?zhèn)?。所述蓋層設(shè)置在所述第一低電阻區(qū)域與所述源極電極和所述漏極電極中的至少一者之間。

在根據(jù)本發(fā)明的實施例的半導(dǎo)體器件中，所述第一低電阻區(qū)域設(shè)置在所述層疊體的表面?zhèn)鹊囊徊糠种校宜錾w層設(shè)置在所述第一低電阻區(qū)域與所述源極電極和所述漏極電極中的至少一者之間。這使得截止操作期間形成在溝道層內(nèi)的載流子耗盡區(qū)域從柵極電極下方的區(qū)域擴展至第一低電阻區(qū)域下方的區(qū)域。因此，即使當(dāng)提高溝道層的載流子濃度來減小導(dǎo)通電阻時，也擴大了截止操作期間的耗盡層的寬度。此外，設(shè)置蓋層使得能夠確保從源極電極或漏極電極至溝道層的大距離。因此，能夠減小接觸電阻以及接觸電阻的離差。

根據(jù)本發(fā)明的實施例的天線開關(guān)電路包括第一端子、第二端子、第三端子、第一開關(guān)器件和第二開關(guān)器件。所述第一端子對發(fā)送信號進行接收。所述第二端子連接至天線。所述第三端子輸出所述天線接收的接收信號。所述第一開關(guān)器件連接在所述第一端子與所述第二端子之間。所述第二開關(guān)器件連接在所述第二端子與所述第三端子之間。在信號發(fā)送期間，所述第一開關(guān)器件進入導(dǎo)電狀態(tài)，且所述第二開關(guān)器件進入不導(dǎo)電狀態(tài)。在信號接收期間，所述第一開關(guān)器件進入不導(dǎo)電狀態(tài)，且所述第二開關(guān)器件進入導(dǎo)電狀態(tài)。所述第一開關(guān)器件和所述第二開關(guān)器件中的一者或兩者由本發(fā)明的半導(dǎo)體器件來構(gòu)造。

在根據(jù)本發(fā)明的實施例的天線開關(guān)電路中，在信號發(fā)送期間，第一開關(guān)器件進入導(dǎo)電狀態(tài)且第二開關(guān)器件進入不導(dǎo)電狀態(tài)，以允許發(fā)送信號從第一端子輸入且通過第一開關(guān)器件輸出至第二端子。在信號接收期間，第一開關(guān)器件進入不導(dǎo)電狀態(tài)且第二開關(guān)器件進入導(dǎo)電狀態(tài)，以允許被天線接收的接收信號從第二端子輸入且通過第二開關(guān)器件輸出至第三端子。

根據(jù)本發(fā)明的實施例的無線通信裝置包括天線和天線開關(guān)電路。所述天線開關(guān)電路在將發(fā)送信號輸入至所述天線和輸出被所述天線接收的接收信號之間進行切換。所述天線開關(guān)電路由根據(jù)本發(fā)明的天線開關(guān)電路來構(gòu)造。

在根據(jù)本發(fā)明的實施例的無線通信裝置中，天線開關(guān)電路在將發(fā)送信號輸入至天線和輸入被天線接收的接收信號之間進行切換。

根據(jù)本發(fā)明的實施例的半導(dǎo)體器件，蓋層設(shè)置在位于層疊體上表面?zhèn)鹊牡谝坏碗娮鑵^(qū)域與源極電極和漏極電極中的至少一者之間，從而能夠擴展截止操作期間的耗盡層以減小截止電容。此外，蓋層的介入能夠確保從源極電極或漏極電極至溝道層的大距離，從而能夠減小接觸電阻以及接觸電阻的離差。因此，可以減小導(dǎo)通電阻以及導(dǎo)通電阻的離差。因此，可以在減小導(dǎo)通電阻的同時減小截止電容。

根據(jù)本發(fā)明的實施例的天線開關(guān)電路和本發(fā)明的實施例的無線通信裝置，天線開關(guān)電路的第一開關(guān)器件和第二開關(guān)器件中的一者或兩者由本發(fā)明的半導(dǎo)體器件來構(gòu)造。因此，這允許第一開關(guān)器件或第二開關(guān)器件具有小的截止電容和極好的諧波失真。因此，可以允許無線通信裝置具有更小尺寸和更低功耗。

應(yīng)注意，上述的內(nèi)容僅是本發(fā)明的示例。本發(fā)明的效果不限于上述的效果，且可以是其它的不同效果或可以還包括除了上述效果以外的其它效果。

附圖說明

圖1是根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖2是圖1所示的半導(dǎo)體器件的頂視圖。

圖3是圖1所示的半導(dǎo)體器件的結(jié)狀態(tài)下的能帶結(jié)構(gòu)圖。

圖4是圖1所示的半導(dǎo)體器件的截止操作期間的能帶結(jié)構(gòu)圖。

圖5是圖1所示的半導(dǎo)體器件的導(dǎo)通操作期間的能帶結(jié)構(gòu)圖。

圖6是圖示了圖1所示的半導(dǎo)體器件的截止操作期間的載流子耗盡區(qū)域的形成的示意圖。

圖7a是圖1所示的半導(dǎo)體器件的制造工序的說明性橫截面圖。

圖7b是跟在圖7a后的工序的橫截面圖。

圖7c是跟在圖7b后的工序的橫截面圖。

圖7d是跟在圖7c后的工序的橫截面圖。

圖8是柵極電壓vg與截止電容coff之間的關(guān)系的特性圖，并且圖示了針對圖1所示的半導(dǎo)體器件和根據(jù)比較例的半導(dǎo)體器件進行的仿真的結(jié)果。

圖9是根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖10是根據(jù)本發(fā)明的第三實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖11a是圖10所示的半導(dǎo)體器件的制造工序的說明性橫截面圖。

圖11b是跟在圖11a后的工序的橫截面圖。

圖11c是跟在圖11b后的工序的橫截面圖。

圖11d是跟在圖11c后的工序的橫截面圖。

圖12是根據(jù)本發(fā)明的第四實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖13a是圖12所示的半導(dǎo)體器件的制造工序的說明性橫截面圖。

圖13b是跟在圖13a后的工序的橫截面圖。

圖13c是跟在圖13b后的工序的橫截面圖。

圖13d是跟在圖13c后的工序的橫截面圖。

圖14是根據(jù)本發(fā)明的第五實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖15是圖14所示的半導(dǎo)體器件的結(jié)狀態(tài)下的能帶結(jié)構(gòu)圖。

圖16是圖14所示的半導(dǎo)體器件的截止操作期間的能帶結(jié)構(gòu)圖。

圖17是圖14所示的半導(dǎo)體器件的導(dǎo)通操作期間的能帶結(jié)構(gòu)圖。

圖18是圖示了圖14所示的半導(dǎo)體器件的截止操作期間的載流子耗盡區(qū)域的形成的示意圖。

圖19是根據(jù)本發(fā)明的第六實施例的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的橫截面圖。

圖20是圖19所示的半導(dǎo)體器件的頂視圖。

圖21是圖示了圖19所示的半導(dǎo)體器件的截止操作期間的載流子耗盡區(qū)域的形成的示意圖。

圖22是根據(jù)變型例1的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的示例的橫截面圖。

圖23是根據(jù)變型例2的半導(dǎo)體器件的關(guān)鍵部分的構(gòu)造的示例的橫截面圖。

圖24是根據(jù)變型例3的半導(dǎo)體器件的轉(zhuǎn)彎部的示例的放大平面圖。

圖25是根據(jù)變型例3的半導(dǎo)體器件的轉(zhuǎn)彎部的另一個示例的放大平面圖。

圖26是圖示了天線開關(guān)電路的示例的電路圖。

圖27是圖示了天線開關(guān)電路的另一個示例的電路圖。

圖28是圖示了天線開關(guān)電路的又一個示例的電路圖。

圖29是圖示了天線開關(guān)電路的又一個示例的電路圖。

圖30是圖示了無線通信裝置的示例的框圖。

具體實施方式

下面參照附圖按照以下順序說明本發(fā)明的一些實施例。

1.第一實施例(第一低電阻區(qū)域與源極電極之間和第一低電阻區(qū)域與漏極電極之間設(shè)置有蓋層的示例)

2.第二實施例(第一低電阻區(qū)域上設(shè)置有高電阻區(qū)域的示例)

3.第三實施例(僅第一低電阻區(qū)域與漏極電極之間設(shè)置有蓋層的示例)

4.第四實施例(在對柵極進行開口時去除第一低電阻區(qū)域的情況的示例)

5.第五實施例(使用肖特基結(jié)的層疊體的示例)

6.第六實施例(設(shè)置有多柵極結(jié)構(gòu)的示例)

7.變型例1(基板上部的各層彼此之間不晶格匹配的示例)

8.變型例2(jfet和misjphemt)

9.變型例3(轉(zhuǎn)彎部與線性部之間的器件參數(shù)不同的示例)

10.變型例4(應(yīng)用于gan基材料的示例)

11.應(yīng)用例(天線開關(guān)電路和無線通信裝置)

應(yīng)注意，使用相同的附圖標(biāo)記來標(biāo)注各實施例中共用的部件，并且省略重復(fù)說明。

<1.第一實施例>

(第一低電阻區(qū)域與源極電極之間以及第一低電阻區(qū)域與漏極電極之間設(shè)置有蓋層的示例)

在本第一實施例中，參照各附圖依次給出以下說明：應(yīng)用本發(fā)明的第一實施例的半導(dǎo)體器件的構(gòu)造、第一實施例的半導(dǎo)體器件的帶結(jié)構(gòu)、第一實施例的半導(dǎo)體器件的操作、第一實施例的半導(dǎo)體器件的制造方法和第一實施例的半導(dǎo)體器件的效果。

[構(gòu)造]

圖1是根據(jù)應(yīng)用本發(fā)明的第一實施例的半導(dǎo)體器件(半導(dǎo)體器件1a)的關(guān)鍵部分的構(gòu)造的橫截面圖。此外，圖2是半導(dǎo)體器件1a的頂視圖。圖3是半導(dǎo)體器件1a的結(jié)狀態(tài)下的能帶結(jié)構(gòu)圖。下面參照這些附圖給出第一實施例的半導(dǎo)體器件的詳細(xì)構(gòu)造的說明。應(yīng)注意，下面在假設(shè)第一導(dǎo)電類型是n型且第二導(dǎo)電類型是p型的條件下給出說明；然而，也可以采用相反的構(gòu)造。

半導(dǎo)體器件1a包括層疊體10和柵極電極25，層疊體10包括由化合物半導(dǎo)體制成的溝道層14且柵極電極25設(shè)置在層疊體10的頂面?zhèn)取?/p>

半導(dǎo)體器件1a可以是所謂的jphemt(junctionpseudo-morphichighelectronmobilitytransistor：結(jié)贗配高電子遷移率晶體管)，其包括位于柵極電極與溝道層之間的障壁層，并且相反導(dǎo)電類型的低電阻區(qū)域設(shè)置在障壁層內(nèi)部。在半導(dǎo)體器件1a中，由各自的化合物半導(dǎo)體材料制成的緩沖層12、下部障壁層13、溝道層14、上部障壁層15和蓋層33可以依次堆疊在由化合物半導(dǎo)體制成的基板11上。緩沖層12、下部障壁層13、溝道層14和上部障壁層15可以構(gòu)成層疊體10。載流子供給區(qū)域13a可以設(shè)置在下部障壁層13內(nèi)部，且載流子供給區(qū)域15a可以設(shè)置在上部障壁層15內(nèi)部。此外，在本實施例中，第二低電阻區(qū)域15g可以設(shè)置在上部障壁層15的表面?zhèn)?層疊體的頂面?zhèn)?。第一低電阻區(qū)域r可以以與第二低電阻區(qū)域15g連續(xù)的方式設(shè)置在第二低電阻區(qū)域15g的兩側(cè)。

絕緣膜21可以以覆蓋蓋層33的方式設(shè)置在如上所述的層疊體10上。在絕緣膜21中，可以設(shè)置源極開口21s和漏極開口21d以及位于源極開口21s與漏極開口21d之間的柵極開口21g。在絕緣膜21上可以設(shè)置有分別通過源極開口21s和漏極開口21d與蓋層33連接的源極電極23s和漏極電極23d。此外，在絕緣膜21上可以設(shè)置有通過柵極開口21g與上部障壁層15的第二低電阻區(qū)域15g連接的柵極電極25。

應(yīng)注意，盡管圖1圖示了第一低電阻區(qū)域r的端部er位于柵極電極25的端部e25的外部的情況，但是第一低電阻區(qū)域r的端部er不一定位于柵極電極25的端部e25的外部。

更具體地，第二低電阻區(qū)域15g可以設(shè)置在與層疊體10的頂面?zhèn)鹊臇艠O開口21g面對的區(qū)域中。然而，第二低電阻區(qū)域15g可以不僅位于與柵極開口21g面對的區(qū)域中，而且伸出至柵極開口21g的周圍區(qū)域。第一低電阻區(qū)域r可以從第二低電阻區(qū)域15g連續(xù)地形成在層疊體10的頂面?zhèn)?，且可以延伸至與源極電極23s和漏極電極23d面對的區(qū)域。

下面按照從基板11開始的順序依次給出構(gòu)造半導(dǎo)體器件1a的上述部件中的各者的詳細(xì)構(gòu)造。

(基板11)

基板11可以由半絕緣化合物半導(dǎo)體材料制成?；?1例如可以由iii-v族化合物半導(dǎo)體材料制成，且例如，半絕緣單晶gaas基板或inp基板可以用于基板11。

(緩沖層12)

緩沖層12例如可以由經(jīng)過在基板11上外延生長的化合物半導(dǎo)體層制成，且可以由與基板11和下部障壁層13很好地晶格匹配的化合物半導(dǎo)體制成。例如，當(dāng)基板11由單晶gaas基板構(gòu)造時，不摻雜任何雜質(zhì)的u-gaas(”u-”表示無摻雜；同樣適用于下文)的外延生長層可以用作緩沖層12的示例。

(下部障壁層13)

下部障壁層13例如可以由與緩沖層12和位于下部障壁層13上部的溝道層14很好地晶格匹配且具有比構(gòu)成溝道層14的化合物半導(dǎo)體材料的帶隙更寬的帶隙的iii-v族化合物半導(dǎo)體制成。作為下部障壁層13的示例，可以使用algaas混晶的外延生長層。這里，特別地，假設(shè)下部障壁層13可以由al0.2ga0.8as混晶(其中，iii族元素中的鋁(al)的組分比是0.2)制成。

這樣的下部障壁層13可以包括載流子供給區(qū)域13a，其含有供給載流子的雜質(zhì)。這里，假設(shè)電子可以用作載流子，且n型載流子供給區(qū)域13a(其含有作為供給電子的雜質(zhì)的n型雜質(zhì))可以布置在下部障壁層13的膜厚度方向上的中部。硅(si)可以用作由al0.2ga0.8as混晶制成的下部障壁層13中的n型雜質(zhì)。

此外，下部障壁層13的在膜厚度方向上的除了載流子供給區(qū)域13a以外的部分可以被形成為無摻雜或含有低濃度n型雜質(zhì)或p型雜質(zhì)的高電阻區(qū)域13b和13b’。高電阻區(qū)域13b和13b’均可以優(yōu)選具有1×10¹⁷個/cm³或更低的雜質(zhì)濃度和1×10^-2歐姆(ω)cm或更高的電阻率。

如上所述的下部障壁層13的具體構(gòu)造的一個示例如下。具有約200nm的膜厚度且不含有雜質(zhì)的高電阻區(qū)域13b可以設(shè)置在緩沖層12側(cè)。在高電阻區(qū)域13b的上部，可以疊置載流子供給區(qū)域13a，其具有約4nm的膜厚度且含有約1.6×10¹²個/cm²的硅(si)。此外，在載流子供給區(qū)域13a的上部，可以疊置高電阻區(qū)域13b’，其具有約2nm的膜厚度且不含有雜質(zhì)。

應(yīng)注意，下部障壁層13可以不包括高電阻區(qū)域13b和13b’，且下部障壁層13的整個區(qū)域可以被構(gòu)造為載流子供給區(qū)域13a。

(溝道層14)

溝道層14(其用作源極電極23s與漏極電極23d之間的電流路徑)可以是這樣的層：在該層上累積從下部障壁層13的載流子供給區(qū)域13a和后述的上部障壁層15的載流子供給區(qū)域15a供給來的載流子。溝道層14可以由與下部障壁層13形成異質(zhì)結(jié)的化合物半導(dǎo)體制成，且可以與下部障壁層13很好地晶格匹配。此外，假設(shè)，溝道層14可以由這樣化合物半導(dǎo)體制成：其中，在與下部障壁層13的異質(zhì)結(jié)處的載流子傳輸側(cè)的能帶比形成下部障壁層13的界面區(qū)域的化合物半導(dǎo)體材料中的載流子傳輸側(cè)的能帶更接近溝道層內(nèi)的本征費米能級。因此，導(dǎo)致下部障壁層13可以由這樣化合物半導(dǎo)體制成：其中，在與溝道層14的異質(zhì)結(jié)處的載流子傳輸側(cè)的能帶比溝道層14更遠(yuǎn)離溝道層內(nèi)的本征費米能級。

換言之，假設(shè)，溝道層14可以由這樣化合物半導(dǎo)體制成：其中，在與下部障壁層13的異質(zhì)結(jié)處的多數(shù)載流子傳輸側(cè)的能帶比形成下部障壁層13的界面區(qū)域的化合物半導(dǎo)體材料中的多數(shù)載流子傳輸側(cè)的能帶更接近少數(shù)載流子傳輸側(cè)的能帶。應(yīng)注意，溝道層內(nèi)的本征費米能級位于溝道層14的導(dǎo)帶的最低能量(以下，被稱為導(dǎo)帶能量ec)與價帶的最高能量(以下，被稱為價帶能量ev)之間的中間。

這里，當(dāng)載流子是電子時，載流子傳輸側(cè)的能帶可以是導(dǎo)帶。因此，溝道層14可以由這樣的iii-v族化合物半導(dǎo)體材料制成：在與下部障壁層13的接合部處，該化合物半導(dǎo)體材料的導(dǎo)帶能量ec至少低于形成下部障壁層13的化合物半導(dǎo)體材料的導(dǎo)帶能量ec。對于這樣的溝道層14，可以優(yōu)選的是：在與下部障壁層13的接合部處，溝道層14與下部障壁層13之間的導(dǎo)帶能量ec的差較大。

與此相反，當(dāng)載流子是空穴時，載流子傳輸側(cè)的能帶可以是價帶。因此，溝道層14可以由這樣的化合物半導(dǎo)體材料制成：在與下部障壁層13的接合部處，該化合物半導(dǎo)體材料的價帶能量ev至少高于形成下部障壁層13的化合物半導(dǎo)體材料的價帶能量ev。對于這樣的溝道層14，可以優(yōu)選的是：在與下部障壁層13的接合部處，溝道層14與下部障壁層13之間的價帶能量ev的差較大。應(yīng)注意，下面通過以載流子是電子的情況為例子來進行說明；然而，當(dāng)載流子是空穴時，可以認(rèn)為雜質(zhì)和能帶的說明是相反的導(dǎo)電類型的雜質(zhì)和能帶的說明。

應(yīng)注意，通常，這樣的溝道層14可以由與下部障壁層13很好地晶格匹配且具有比形成下部障壁層13的化合物半導(dǎo)體材料的帶隙更窄的帶隙的iii-v族化合物半導(dǎo)體材料制成。此外，對于溝道層14，可以優(yōu)選的是：溝道層14與下部障壁層13之間的帶隙的差較大。

例如，當(dāng)下部障壁層13由al0.2ga0.8as混晶制成時，如上所述的溝道層14可以由ingaas混晶制成。在這種情況下，隨著銦(in)的組分比變高，可以使ingaas混晶中的帶隙變窄，并且可以增大溝道層14與由algaas混晶制成的下部障壁層13之間的導(dǎo)帶能量ec的差。因此，對于形成溝道層14的ingaas混晶，iii族元素中的銦(in)的組分比可以是0.1以上。

作為示例，溝道層14可以由in0.2ga0.8as混晶(其中，iii族元素中的銦(in)的組分比是0.2)制成。這使得溝道層14在確保與下部障壁層13的晶格匹配性質(zhì)的同時，能夠獲得足夠的導(dǎo)帶能量ec的差。

此外，溝道層14可以是無摻雜的u-ingaas混晶。這能夠抑制載流子在溝道層14中的雜質(zhì)散射，從而能夠?qū)崿F(xiàn)具有高遷移率的載流子遷移。

應(yīng)注意，溝道層14可以是形成有15nm以下的膜厚度的外延生長層。這能夠?qū)崿F(xiàn)確保結(jié)晶度且載流子傳輸性能極好的層。

(上部障壁層15)

上部障壁層15可以與溝道層14很好地晶格匹配。上部障壁層15可以由這樣的化合物半導(dǎo)體制成：其中，在與溝道層14的接合部處的載流子傳輸側(cè)的能帶比形成溝道層14的化合物半導(dǎo)體材料更遠(yuǎn)離溝道層內(nèi)的本征費米能級。換言之，假設(shè)，上部障壁層15可以由這樣的化合物半導(dǎo)體制成：其中，在與溝道層14的接合部處的多數(shù)載流子傳輸側(cè)的能帶比形成溝道層14的化合物半導(dǎo)體材料更遠(yuǎn)離溝道層內(nèi)的本征費米能級。當(dāng)載流子是電子時，上部障壁層15可以由這樣的iii-v族化合物半導(dǎo)體材料制成：該化合物半導(dǎo)體材料的導(dǎo)帶能量ec高于形成溝道層14的化合物半導(dǎo)體材料的導(dǎo)帶能量ec。對于這樣的上部障壁層15，可以優(yōu)選的是：在與溝道層14的接合部處，上部障壁層15與溝道層14之間的導(dǎo)帶能量ec的差較大。

當(dāng)溝道層14由ingaas混晶制成時，如上所述的上部障壁層15例如可以由具有比ingaas混晶的帶隙更寬的帶隙的algaas混晶制成。在這種情況下，可以通過將鋁(al)的組分比保持在低值來防止所謂的源極電阻的增大。此外，也可以通過降低在借助擴散形成如下文所述的第二低電阻區(qū)域15g的過程中的擴散速率來確保可控性。因此，對于形成上部障壁層15的algaas混晶，iii族元素中的鋁(al)的組分比可以是0.25以下。

作為示例，上部障壁層15可以由al0.2ga0.8as混晶(其中，iii族元素種的鋁(al)的組分比是0.2)制成。這可以確保與溝道層14的晶格匹配性質(zhì)。應(yīng)注意，上部障壁層15可以不一定具有與下部障壁層13相同的組分；下部障壁層13和上部障壁層15可以分別由具有合適組分的algaas混晶制成。例如，即使不通過擴散而形成第二低電阻區(qū)域15g，上部障壁層15中的鋁(al)的組分比的值也可以被設(shè)定為低于下部障壁層13中的鋁(al)的組分比的值。

上部障壁層15可以具有載流子供給區(qū)域15a，其含有用于供給載流子的雜質(zhì)。這里，n型載流子供給區(qū)域15a(其含有作為用于供給電子的n型雜質(zhì)的硅(si))可以布置在上部障壁層15的在膜厚度方向上的中間部并且具有約4nm的膜厚度。

此外，上部障壁層15中的在膜厚度方向上將載流子供給區(qū)域15a夾在中間的區(qū)域可以被形成為無摻雜或含有低濃度雜質(zhì)的高電阻區(qū)域15b和15b’。當(dāng)高電阻區(qū)域15b和15b’含有雜質(zhì)時，溝道層14側(cè)的高電阻區(qū)域15b可以含有n型雜質(zhì)或p型雜質(zhì)。與此相反，形成上部障壁層15的表面?zhèn)?即，與溝道層14相反的一側(cè))的高電阻區(qū)域15b’可以含有n型雜質(zhì)。高電阻區(qū)域15b和15b’均可以優(yōu)選具有1×10¹⁷個/cm³以下的雜質(zhì)濃度和1×10^-2歐姆(ω)cm以上的電阻率。

此外，在上部障壁層15的表面?zhèn)?在層疊體10的頂面?zhèn)?，可以設(shè)置有第二低電阻區(qū)域15g和第一低電阻區(qū)域r。第一低電阻區(qū)域r可以設(shè)置在上部障壁層15的與溝道層14相反的表面上，且第二低電阻區(qū)域15g可以設(shè)置在該表面的中部。

如上所述的上部障壁層15的具體構(gòu)造的一個示例如下。具有約2nm的膜厚度且不含有雜質(zhì)的高電阻區(qū)域15b可以設(shè)置在溝道層14側(cè)。在高電阻區(qū)域15b的上部，可以堆疊載流子供給區(qū)域15a，其具有約4nm的膜厚度且含有約1.6×10¹²個/cm²的硅(si)。此外，在載流子供給區(qū)域15a的上部，可以堆疊高電阻區(qū)域15b’，其具有約50nm的膜厚度且不含有雜質(zhì)。

在高電阻區(qū)域15b’的上部，可以堆疊構(gòu)成第一低電阻區(qū)域r的部分。此外，第二低電阻區(qū)域15g可以被設(shè)置在從第一低電阻區(qū)域r的表面達到高電阻區(qū)域15b’這樣的深度中。

應(yīng)注意，當(dāng)溝道層14由ingaas混晶制成時，上部障壁層15不限于algaas混晶；上部障壁層15可以由作為iii-v族化合物半導(dǎo)體的in(alga)asp混晶制成。這能夠提高銦(in)在由ingaas混晶制成的溝道層14中的組分比，從而增大溝道層14中的載流子遷移率。

(第二低電阻區(qū)域15g)

第二低電阻區(qū)域15g可以設(shè)置在上部障壁層15中的與溝道層14相反的表面層，并且位于比上部障壁層15的載流子供給區(qū)域15a更接近表面且距載流子供給區(qū)域15a有一定間隔的淺位置。第二低電阻區(qū)域15g可以含有與溝道層14中傳輸?shù)妮d流子的導(dǎo)電類型相反的雜質(zhì)，且可以保持在比周圍的高電阻區(qū)域15b’的電阻更低的電阻。因此，當(dāng)載流子是電子時，p型雜質(zhì)可以在第二低電阻區(qū)域15g中被擴散。

第二低電阻區(qū)域15g的厚度(深度)和p型雜質(zhì)濃度的值可以由晶體管的閾值電壓來確定。換言之，閾值電壓可以隨著第二低電阻區(qū)域15g的厚度的增大或隨著p型雜質(zhì)濃度的提高而增高。與此相反，閾值電壓可以隨著第二低電阻區(qū)域15g的厚度的減小或隨著p型雜質(zhì)濃度的降低而降低。

例如，第二低電阻區(qū)域15g可以含有1×10¹⁸個/cm³以上的p型雜質(zhì)；一個示例可以是約1×10¹⁹個/cm³。應(yīng)注意，碳(c)、鋅(zn)或鎂(mg)可以用作由in(alga)asp混晶制成的上部障壁層15中的p型雜質(zhì)。可以根據(jù)第二低電阻區(qū)域15g的形成方法適當(dāng)?shù)剡x擇這些雜質(zhì)以進行使用。

(第一低電阻區(qū)域r)

第一低電阻區(qū)域r可以形成在上部障壁層15中的與溝道層14相反的表面層，并且可以被設(shè)置為從第二低電阻區(qū)域15g的兩端分別延伸至與源極電極23s和漏極電極23d面對的區(qū)域。

這里，層疊體10可以作為基板11上的器件而被彼此分隔(圖1未圖示)。更具體地，如圖2所示，各層疊體10可以被分隔為島狀活性區(qū)域“a”，且第一低電阻區(qū)域r可以設(shè)置為貫穿整個活性區(qū)域“a”。

第一低電阻區(qū)域r可以構(gòu)造為p型區(qū)域，其含有與溝道層14中傳輸?shù)妮d流子的導(dǎo)電類型相反的雜質(zhì)(即，在本例中是p型雜質(zhì))。重要的是，第一低電阻區(qū)域r可以具有比第二低電阻區(qū)域15g中更少的單位長度(附圖中，單位橫向長度)p型電荷量。假設(shè)，第一低電阻區(qū)域r中的單位長度的p型電荷量可以是這樣的程度：在負(fù)電壓施加于柵極電極25的截止操作期間，第一低電阻區(qū)域r內(nèi)部的空穴(與溝道層14中傳輸?shù)妮d流子的導(dǎo)電類型相反的電荷)被消耗以進入耗盡狀態(tài)。這使得即使當(dāng)?shù)谝坏碗娮鑵^(qū)域r的橫向長度變得極大時，也能夠使第一低電阻區(qū)域r具有比第二低電阻區(qū)域15g中更少的p型電荷量。

這里，特別地，假設(shè)：第一低電阻區(qū)域r可以被形成為淺于第二低電阻區(qū)域15g；換言之，第一低電阻區(qū)域r可以被形成為具有比第二低電阻區(qū)域15g的膜厚度更小的膜厚度。這可以使第一低電阻區(qū)域r中的p型電荷量保持得比第二低電阻區(qū)域15g中的少。在這種情況下，例如，第一低電阻區(qū)域r可以含有約1×10¹⁸個/cm³的p型雜質(zhì)；一個示例可以是約1×10¹⁸個/cm³。

應(yīng)注意，第一低電阻區(qū)域r可以被構(gòu)造為與第二低電阻區(qū)域15g處于相同程度的深度(即，具有與第二低電阻區(qū)域15g相同程度的膜厚度)，以及具有比第二低電阻區(qū)域15g中更低的p型雜質(zhì)濃度。換言之，通過調(diào)整第一低電阻區(qū)域r和第二低電阻區(qū)域15g各自的膜厚度和雜質(zhì)濃度這兩者中的一者，能夠?qū)⒌谝坏碗娮鑵^(qū)域r的電荷量設(shè)定為處于比第二低電阻區(qū)域15g的電荷量少的狀態(tài)。

作為如上所述的第一低電阻區(qū)域r中含有的p型雜質(zhì)，可以使用碳(c)、鋅(zn)或鎂(mg)。根據(jù)第一低電阻區(qū)域r的形成方法，可以適當(dāng)?shù)剡x擇這些雜質(zhì)來使用。

應(yīng)注意，例如，第一低電阻區(qū)域r中的朝著溝道層14的雜質(zhì)濃度的降低可以允許溝道層14內(nèi)的后述的載流子耗盡區(qū)域更容易延伸。另一方面，朝著表面的雜質(zhì)濃度的降低可以使第一低電阻區(qū)域r不太可能受到界面陷阱的影響，從而允許在截止操作期間更容易地控制第一低電阻區(qū)域r與溝道層14之間的耗盡層。

此外，第一低電阻區(qū)域r可以由與用于高電阻區(qū)域15b’的半導(dǎo)體材料不同的半導(dǎo)體材料制成，只要材料是與高電阻區(qū)域15b’很好地晶格匹配的化合物半導(dǎo)體即可。

(蓋層33)

蓋層33可以設(shè)置在層疊體10的上部障壁層15(更特別地，第一低電阻區(qū)域r)與源極電極23s和與漏極電極23d之間，且可以含有與第二低電阻區(qū)域15g的導(dǎo)電類型(與溝道層中傳輸?shù)妮d流子相同的導(dǎo)電類型)相反的雜質(zhì)(在這種情況下，n型雜質(zhì))。假設(shè)：蓋層33可以構(gòu)造為含有一定量n型雜質(zhì)的低電阻區(qū)域。然而，蓋層33可以期望被構(gòu)造為具有比第一低電阻區(qū)域r的p型電荷量更多的n型電荷量。

此外，蓋層33可以被設(shè)置為處于被圖案化為用于源極電極23s和漏極電極23d的下層的狀態(tài)。

如上所述的蓋層33可以由與用作下層的上部障壁層15晶格匹配的化合物半導(dǎo)體材料制成，且不一定在帶隙方面與上部障壁層15匹配。然而，當(dāng)蓋層33與用作下層的上部障壁層15在帶隙方面不同時，在接合部處可能形成勢壘，從而引起可能增加歐姆結(jié)處的電阻的擔(dān)憂。因此，蓋層33的帶隙可以與用作下層的上部障壁層15的帶隙匹配到可以不影響半導(dǎo)體器件1a的特性的程度。當(dāng)上部障壁層15的表面層(在這種情況下，第一低電阻區(qū)域r)由algaas混晶制成時，如上所述的蓋層33例如可以由含有n型雜質(zhì)的gaas制成。蓋層33例如可以具有約幾十納米(nm)的厚度。蓋層33的端部e33可以期望布置為更向外(在遠(yuǎn)離柵極電極25的方向上)，因為這樣的布置使得后述的載流子耗盡區(qū)域能夠被容易地擴展。

(絕緣膜21)

絕緣膜21可以設(shè)置為覆蓋上部障壁層15上的整個表面。絕緣膜21可以由具有相對于形成上部障壁層15的化合物半導(dǎo)體的絕緣性質(zhì)且具有保護上部障壁層15的表面不受諸如離子等雜質(zhì)的影響的功能的材料制成。絕緣膜21例如可以由200nm厚度的氮化硅(si3n4)制成。

絕緣膜21可以設(shè)置有達到蓋層33的源極開口21s和漏極開口21d。此外，在絕緣膜21中，在源極開口21s與漏極開口21d之間可以設(shè)置有柵極開口21g，柵極開口21g具有使第二低電阻區(qū)域15g露出的形狀。

源極開口21s、漏極開口21d和柵極開口21g均可以被設(shè)置為絕緣膜21中的獨立開口部。

(源極電極23s和漏極電極23d)

源極電極23s和漏極電極23d可以被設(shè)置為在平面圖中將柵極電極25(第二低電阻區(qū)域15g)夾在中間。源極電極23s和漏極電極23d可以分別通過源極開口21s和漏極開口21d歐姆接合至蓋層33。源極電極23s和漏極電極23d均可以具有這樣的結(jié)構(gòu)：其中，從上部障壁層15開始按順序依次堆疊有金鍺(auge)、鎳(ni)和金(au)且下層的化合物半導(dǎo)體層被合金化。源極電極23s和漏極電極23d例如均可以具有1000nm的膜厚度。

(柵極電極25)

柵極電極25可以設(shè)置在第二低電阻區(qū)域15g的上部。這里，柵極電極25可以設(shè)置為嵌入柵極開口21g，且可以在柵極開口21g的整個底部與第二低電阻區(qū)域15g接觸。柵極電極25可以具有從基板11開始依次堆疊有鈦(ti)、鉑(pt)和金(au)的構(gòu)造。

[帶結(jié)構(gòu)]

圖3是如上所述地構(gòu)造的半導(dǎo)體器件1a的柵極電極25的下側(cè)的能帶結(jié)構(gòu)圖，且圖示了沒有施加?xùn)艠O電壓vg的結(jié)狀態(tài)。應(yīng)注意，能帶結(jié)構(gòu)圖圖示了下部障壁層13、溝道層14和上部障壁層15分別由al0.2ga0.8as混晶、in0.2ga0.8as混晶和al0.2ga0.8as混晶制成的情況。

如圖3所示，根據(jù)本實施例的半導(dǎo)體器件1a可以具有這樣的構(gòu)造：其中，具有窄帶隙的溝道層14插入在下部障壁層13與上部障壁層15之間，并且下部障壁層13與上部障壁層15均具有比溝道層14更寬的帶隙和更高的導(dǎo)帶能量ec。因此，當(dāng)從下部障壁層13的載流子供給區(qū)域13a和上部障壁層15的載流子供給區(qū)域15a供給電子作為載流子時，溝道層14可以用作其上累積電子的二維電子氣層。

此外，溝道層14與上部障壁層15之間的異質(zhì)結(jié)處的導(dǎo)帶的不連續(xù)量δec可以足夠大(在此例中為0.31ev)。此外，上部障壁層15中的導(dǎo)帶能量ec和溝道層14中的導(dǎo)帶能量ec的最小點之間的差也可以構(gòu)造為足夠大(在此例中為0.20ev以上)，且上部障壁層15中分布的電子數(shù)量與溝道層14中分布的電子數(shù)量相比，少得可被忽略。

[操作]

接著，參照圖3、圖4和圖5所示的能帶結(jié)構(gòu)圖以及圖6的半導(dǎo)體器件1a的示意圖對如上所述地構(gòu)造的半導(dǎo)體器件1a的操作進行說明。在此例中，對半導(dǎo)體器件1a是具有約-0.5v的閾值電壓的淺耗盡型晶體管這樣假設(shè)進行說明。

圖4是截止操作(vg＝-2v)期間的能帶結(jié)構(gòu)圖，且圖5是導(dǎo)通操作(vg＝1v)期間的能帶結(jié)構(gòu)圖。此外，與圖3一樣，圖4和圖5均圖示了下部障壁層13和上部障壁層15均由al0.2ga0.8as混晶制成的情況，且溝道層14由in0.2ga0.8as混晶制成。

在這種情況下，半導(dǎo)體器件1a可以是淺耗盡型。因此，在沒有電壓施加于柵極電極25的接合狀態(tài)(vg＝0)下，與周圍區(qū)域相比電子被耗盡的載流子耗盡區(qū)域可以形成在溝道層14的與p型第二低電阻區(qū)域15g下方的區(qū)域相對應(yīng)的區(qū)域。此時的能帶結(jié)構(gòu)如上述的圖3所示；溝道層14可以處于高電阻狀態(tài)。

這里，與截止操作期間的柵極電壓(vg＝-2v)幾乎相等的電壓可以施加于柵極電極25以使半導(dǎo)體器件1a進入截止操作狀態(tài)。應(yīng)注意，電壓可以根據(jù)低電阻區(qū)域的條件而變化；可以施加至少低于截止電壓(-2v)的電壓(vg<-2v)。在這種情況下，如圖6所示，溝道層14內(nèi)部的與p型第二低電阻區(qū)域15g下方的區(qū)域相對應(yīng)的載流子耗盡區(qū)域a可以進入載流子數(shù)量進一步減少的耗盡狀態(tài)，且可以進一步擴展為接近蓋層33的端部e33的下方的區(qū)域。這使漏極電流id幾乎不流動。此時的能帶結(jié)構(gòu)如圖4所示；溝道層14中的導(dǎo)帶能量ec可以變得完全高于費米能級ef。

與此相反，與導(dǎo)通操作期間的柵極電壓(vg＝1v)幾乎相等的電壓可以施加于柵極電極25以使半導(dǎo)體器件1a進入導(dǎo)通操作狀態(tài)。在這種情況下，載流子耗盡區(qū)域a消失，且溝道層14中的電子數(shù)量增加以使漏極電流id得到調(diào)制。此時的能帶結(jié)構(gòu)如圖5所示，且溝道層14中的導(dǎo)帶能量ec變得低于費米能級ef。

[制造方法]

接著，下面參照圖7a至圖7d的橫截面工序圖給出如上所述地構(gòu)造的半導(dǎo)體器件1a的制造方法的示例的說明。

首先，如圖7a所示，例如，可以通過在由gaas制成的基板11上進行無摻雜u-gaas層的外延生長來形成緩沖層12。其后，例如，可以通過在緩沖層12上進行algaas(al0.2ga0.8as混晶)層的外延生長來形成下部障壁層13。在這種情況下，例如，可以順序地使由無摻雜u-algaas層制成的高電阻區(qū)域13b、由硅(si)摻雜n型algaas層制成的載流子供給區(qū)域13a和由無摻雜u-algaas層制成的高電阻區(qū)域13b’進行外延生長。這可以獲得在膜厚度方向上的中部設(shè)置有n型載流子供給區(qū)域13a的下部障壁層13。

接著，可以通過在下部障壁層13上進行例如無摻雜u-ingaas層的外延生長來形成溝道層14。

其后，例如，可以通過在溝道層14上進行algaas(al0.2ga0.8as混晶)層的外延生長來形成上部障壁層15。在這種情況下，可以順序地使由無摻雜u-algaas層制成的高電阻區(qū)域15b、由硅(si)摻雜n型algaas層制成的載流子供給區(qū)域15a、由硅(si)摻雜n型algaas層制成的高電阻區(qū)域15b’和由碳(c)摻雜p型algaas層制成的第一低電阻區(qū)域r經(jīng)過外延生長。這可以獲得在膜厚度方向上的中部設(shè)置有n型載流子供給區(qū)域15a的上部障壁層15以及位于上部障壁層15最上部的第一低電阻區(qū)域r。隨后，可以在上部障壁層15上進行n型gaas層的外延生長作為蓋層33。

接著，如圖7b所示，可以將蓋層33圖案化。在這種情況下，可以通過諸如使用光致抗蝕劑作為掩模的濕法蝕刻等方法來進行圖案化。在本示例中，蓋層33(例如，gaas)和上部障壁層15(例如，algaas)由不同的材料制成，且因此可以使用對于這些材料具有不同蝕刻速率的蝕刻劑。這使得能夠選擇性地僅去除上部障壁層15上的蓋層33。

然而，蓋層33和上部障壁層15也可以由相同的材料制成；在這種情況下，可以如下地圖案化蓋層33。即，可以將由不同半導(dǎo)體材料制成的蝕刻阻擋層形成在上部障壁層15與蓋層33之間以確保在蝕刻阻擋層與蓋層33之間選擇性地蝕刻，從而可以選擇性地僅去除蓋層33。此外，也可以通過控制蓋層33的蝕刻時間而不使用蝕刻阻擋層，來防止上部障壁層15的膜厚度的減小。

接著，如圖7c所示，例如，可以通過cvd(chemicalvapordeposition：化學(xué)氣相沉積)方法將由氮化硅(si3n4)制成的絕緣膜21形成在上部障壁層15上。其后，可以使絕緣膜21經(jīng)過圖案化蝕刻從而形成使第一低電阻區(qū)域r的中部露出的柵極開口21g?？梢詫艠O開口21g的大小形成為橫跨活性區(qū)域的中間。柵極開口21g的形成可以使上部障壁層15的表面在柵極開口21g的底部露出。此外，更特別地，可以在進行柵極開口時刮去上部障壁層15的第一低電阻區(qū)域r的表面?zhèn)鹊囊徊糠?，從而使第一低電阻區(qū)域r具有凹入的形狀。

在這種情況下，將p型雜質(zhì)引入上部障壁層15的在柵極開口21g中露出的表面層，可以形成上部障壁層15內(nèi)部的第二低電阻區(qū)域15g。在本示例中，可以在如下深度中擴散作為p型雜質(zhì)的鋅(zn)以形成第二低電阻區(qū)域15g，所述深度超過形成在上部障壁層15的表面?zhèn)鹊牡谝坏碗娮鑵^(qū)域r的深度且未達到載流子供給區(qū)域15a。例如，可以通過在約600℃溫度下使用鋅化合物氣體的氣相擴散來進行鋅(zn)的擴散。這使得能夠以自對準(zhǔn)的方式將第二低電阻區(qū)域15g形成在柵極開口21g的底部，從而使第一低電阻區(qū)域r能夠形成且延伸在第二低電阻區(qū)域15g的兩側(cè)。

雖然省略了圖示，但接著上面的工序之后可以進行器件分離。例如，可以通過硼離子注入以形成具有電阻增加的非活性區(qū)域來進行器件分離。這允許圖2所示的活性區(qū)域“a”被分離成島狀。

接著，如圖7d所示，可以以嵌入柵極開口21g中的方式在第二低電阻區(qū)域15g上形成柵極電極25。在這種情況下，可以通過使用掩模依次進行鈦(ti)、鉑(pt)和金(au)的氣相沉積來形成并且圖案化柵極電極25。

最后，絕緣膜21的圖案化蝕刻可以形成源極開口21s和漏極開口21d。隨后，可以形成分別通過源極開口21s和漏極開口21d來與蓋層33歐姆接合的源極電極23s和漏極電極23d。在這種情況下，可以通過金鍺合金(auge)、鎳(ni)和金(au)的順序氣相沉積來進行圖案化。其后，例如，可以在約400℃進行加熱處理來形成基于金的合金，從而形成源極電極23s和漏極電極23d。通過上述工序，可以完成圖1所示的半導(dǎo)體器件1a。

根據(jù)上述的制造方法，可以形成第一實施例的半導(dǎo)體器件1a。根據(jù)本方法，可以在借助于通過絕緣膜21中形成的柵極開口21g進行的p型雜質(zhì)擴散來形成第二低電阻區(qū)域15g之后，將柵極電極25形成為嵌入柵極開口21g中的狀態(tài)。因此，能夠以自對準(zhǔn)的方式將柵極電極25形成在第二低電阻區(qū)域15g上。因此，能夠容易獲得第一實施例的半導(dǎo)體器件1a。

應(yīng)注意，可以在形成源極開口21s、漏極開口21d、源極電極23s和漏極電極23d后，進行柵極開口21g、第二低電阻區(qū)域15g和柵極電極25的形成。即使在這種情況下，也能夠以與第二低電阻區(qū)域15g自對準(zhǔn)的方式形成柵極電極25，從而能夠容易獲得第一實施例的半導(dǎo)體器件1a。

[效果]

上述的半導(dǎo)體器件1a可以采用這樣的jphemt結(jié)構(gòu)：其中，p型第二低電阻區(qū)域15g設(shè)置在與n型溝道層14相鄰的上部障壁層15的表面?zhèn)龋⑶覗艠O電極25設(shè)置在p型第二低電阻區(qū)域15g的上部。此外，特別地，具有比第二低電阻區(qū)域15g更少的p型電荷量的第一低電阻區(qū)域r可以設(shè)置在第二低電阻區(qū)域15g的兩側(cè)。

如圖6所示，以上述方式構(gòu)造的半導(dǎo)體器件1a在截止操作期間進入如下所述的狀態(tài)。即，在溝道層14內(nèi)部，耗盡層擴展至n型溝道層14與p型第二低電阻區(qū)域15g之間以及與p型第一低電阻區(qū)域r之間的pn結(jié)，從而導(dǎo)致載流子耗盡區(qū)域a的形成。這使溝道層14內(nèi)部的n型區(qū)域sn回縮直至第一低電阻區(qū)域r的外部。

此外，在這種情況下，p型第一低電阻區(qū)域r被構(gòu)造為具有比第二低電阻區(qū)域15g更少的p型電荷量。因此，在如上所述的截止操作期間，第一低電阻區(qū)域r更容易被與溝道層14的pn結(jié)耗盡，且p型區(qū)域sp回縮直至第二低電阻區(qū)域15g。

因此，與不設(shè)置p型第一低電阻區(qū)域r的構(gòu)造相比，在p型第一低電阻區(qū)域r被設(shè)置在p型第二低電阻區(qū)域15g的兩側(cè)的構(gòu)造中能夠擴大截止操作期間的從n型區(qū)域sn至p型區(qū)域sp的距離“d”。換言之，即使當(dāng)提高溝道層14的載流子濃度來減小導(dǎo)通電阻ron時，也能夠?qū)⒔刂闺娙輈off減小到擴大截止操作期間的從n型區(qū)域sn至p型區(qū)域sp的距離“d”的程度。

應(yīng)注意，在不設(shè)置有第一低電阻區(qū)域r的jphemt結(jié)構(gòu)中，截止操作期間的形成在溝道層14中的載流子耗盡區(qū)域a處于從第二低電阻區(qū)域15g的下側(cè)在橫向方向上稍微延伸的程度。因此，與設(shè)置有p型第一低電阻區(qū)域r的構(gòu)造相比，從n型區(qū)域sn至p型區(qū)域sp的距離“d”較短。

因此，通過在jphemt結(jié)構(gòu)中將具有比第二低電阻區(qū)域15g更少的p型電荷量的第一低電阻區(qū)域r設(shè)置在第二低電阻區(qū)域15g的兩側(cè)，能夠減小截止電容coff，從而允許晶體管特性得到增強。

此外，通過將蓋層33分別布置在其上形成有源極電極23s和漏極電極23d的區(qū)域(與源極電極23s和漏極電極23d面對的區(qū)域)，能夠確保從源極電極23s或漏極電極21d至溝道層14的大距離。這能夠減小接觸電阻rc以及接觸電阻的離差。因此，能夠減小導(dǎo)通電阻ron以及導(dǎo)通電阻ron的離差。因此，能夠在減小導(dǎo)通電阻的同時也減小截止電容。

圖8圖示了針對第一實施例的半導(dǎo)體器件(1)和不設(shè)置有第一低電阻區(qū)域r的比較例的半導(dǎo)體器件(2)進行的柵極電壓vg相對于截止電容coff的仿真的結(jié)果。如從結(jié)果觀察到的，應(yīng)認(rèn)識到：與參考例(2)相比，在第一實施例的半導(dǎo)體器件(1)中，在柵極電壓vg降低的截止操作期間的截止電容coff較小且保持在穩(wěn)定值。

此外，截止電容coff在閾值電壓附近的上升也是急劇的。這表明：第一實施例的半導(dǎo)體器件1a的截止特性得到增強。這里，導(dǎo)通電阻ron和截止電容coff處于權(quán)衡關(guān)系。因此，能夠通過將載流子供給區(qū)域13a和15a的雜質(zhì)濃度提高到截止特性得到提高的程度來增強導(dǎo)通特性。

應(yīng)注意，在上述的第一實施例中，已經(jīng)給出了半導(dǎo)體器件1a是耗盡型的情況的說明。然而，即使當(dāng)半導(dǎo)體器件1a是增強型時，也可以同樣考慮第一實施例，且上面的說明可更適當(dāng)?shù)剡m用。

<2.第二實施例>

(第一低電阻區(qū)域r上部設(shè)置有高電阻區(qū)域的示例)

圖9是第二實施例的半導(dǎo)體器件(半導(dǎo)體器件1b)的關(guān)鍵部分的構(gòu)造的橫截面圖。下面參照附圖給出應(yīng)用本發(fā)明的第二實施例的半導(dǎo)體器件的構(gòu)造的說明。

[構(gòu)造]

本實施例的半導(dǎo)體器件1b與上述的第一實施例的半導(dǎo)體器件1a的不同之處在于：p型第一低電阻區(qū)域r上形成有高電阻區(qū)域16。其它構(gòu)造類似于上述的第一實施例的構(gòu)造。

更具體地，在半導(dǎo)體器件1b中的層疊體10的上部障壁層15中，高電阻區(qū)域16可以堆疊在第一低電阻區(qū)域r上。p型第二低電阻區(qū)域15g可以以從高電阻區(qū)域16達到上部障壁層15中的第一低電阻區(qū)域r和高電阻區(qū)域15b’這樣的深度來設(shè)置。

高電阻區(qū)域16可以具有薄的膜厚度。高電阻區(qū)域16可以由與用于第一低電阻區(qū)域r的半導(dǎo)體材料不同的半導(dǎo)體材料制成，只要化合物半導(dǎo)體與第一低電阻區(qū)域r很好地晶格匹配即可。此外，高電阻區(qū)域16可以含有雜質(zhì)，或者可以不一定含有雜質(zhì)。當(dāng)含有雜質(zhì)時，高電阻區(qū)域16可以含有p型雜質(zhì)或者n型雜質(zhì)。例如，可以使用碳(c)、鋅(zn)或鎂(mg)作為高電阻區(qū)域16中含有的p型雜質(zhì)。例如，可以使用硅(si)作為n型雜質(zhì)。根據(jù)高電阻區(qū)域16的形成方法，可以適當(dāng)?shù)剡x擇這些雜質(zhì)來使用。

[制造方法]

具有如上所述的構(gòu)造的半導(dǎo)體器件1b可以以與上述的第一實施例的半導(dǎo)體器件1a相同的方式來操作。此外，對于半導(dǎo)體器件1b的制造，可以在上述的第一實施例的半導(dǎo)體器件1a的制造工序中，將構(gòu)成高電阻區(qū)域16的層預(yù)先形成在p型第一低電阻區(qū)域r上。

[效果]

如上所述的半導(dǎo)體器件1b可以具有這樣的構(gòu)造：其中，具有比第二低電阻區(qū)域15g更少的p型電荷量的第一低電阻區(qū)域r被設(shè)置為在第二低電阻區(qū)域15g的兩側(cè)延伸，并且蓋層33設(shè)置在jphemt結(jié)構(gòu)中，從而能夠獲得與上述的第一實施例類似的效果。此外，高電阻區(qū)域16形成在第一低電阻區(qū)域r上，這可以使第一低電阻區(qū)域r不太可能受到界面陷阱的影響并且使得第一低電阻區(qū)域r與溝道層14之間的耗盡層在截止操作期間更容易被控制。這能夠確定地控制如圖6所示的在截止操作期間的n型區(qū)域sn和p型區(qū)域sp的回縮量，從而能夠容易地實現(xiàn)期望的操作。

<3.第三實施例>

(第二低電阻區(qū)域15g的僅一側(cè)設(shè)置有蓋層33的示例)

圖10是根據(jù)第三實施例的半導(dǎo)體器件(半導(dǎo)體器件1c)的關(guān)鍵部分的構(gòu)造的橫截面圖。下面參照附圖給出根據(jù)應(yīng)用本發(fā)明的第三實施例的半導(dǎo)體器件的構(gòu)造的說明。

[構(gòu)造]

根據(jù)本實施例的半導(dǎo)體器件1c與上述的第一實施例的半導(dǎo)體器件1a的不同之處在于：僅在第二低電阻區(qū)域15g的一側(cè)設(shè)置有蓋層33。其它構(gòu)造類似于上述的第一實施例的構(gòu)造。

更具體地，在半導(dǎo)體器件1c中，第一低電阻區(qū)域r和蓋層33可以僅形成在第二低電阻區(qū)域15g的與源極電極23s或漏極電極23d(在本示例中，漏極電極23d)面對的區(qū)域中。

[制造方法]

具有如上所述的構(gòu)造的半導(dǎo)體器件1c可以以與上述的第一實施例的半導(dǎo)體器件1a相同的方式來操作。此外，例如，可以如下所述地制造半導(dǎo)體器件1c。

首先，如圖11a所示，可以在基板11上形成從緩沖層12至蓋層33的層?？梢砸耘c上述的第一實施例中的參照圖7a所示的制造工序相同的方式來進行本工序。

接著，如圖11b所示，可以圖案化蓋層33，且可以選擇性地去除源極側(cè)的區(qū)域d11從而使區(qū)域d11中的第一低電阻區(qū)域r露出。其后，可以圖案化第一低電阻區(qū)域r，且可以選擇性地去除從柵極至源極側(cè)的區(qū)域d12。在本示例中，去除源極側(cè)的蓋層33和第一低電阻區(qū)域r；然而，也可以去除漏極側(cè)的蓋層33和第一低電阻區(qū)域r。換言之，可以將蓋層33僅形成在源極電極23s側(cè)。

接著，如圖11c所示，以與上述的第一實施例相同的方式，可以將絕緣膜21形成在蓋層33和上部障壁層15上，且可以將柵極開口21g形成在絕緣膜21中。其后，可以從柵極開口21g擴散p型雜質(zhì)，從而以達到高電阻區(qū)域15b’這樣的深度形成第二低電阻區(qū)域15g。

接著，如圖11d所示，以與上述的第一實施例相同的方式，可以將具有嵌入柵極開口21g形狀的柵極電極25形成在第二低電阻區(qū)域15g上。

隨后，可以將源極開口21s和漏極開口21d形成在絕緣膜21中。其后，可以形成通過源極開口21s與上部障壁層15歐姆接合的源極電極23s，且可以形成通過漏極開口21d與蓋層33歐姆接合的漏極電極23d。通過這些工序，可以完成圖10所示的半導(dǎo)體器件1c。

[效果]

如上所述的半導(dǎo)體器件1c可以具有這樣的構(gòu)造：其中，具有比第二低電阻區(qū)域15g更少的p型電荷量的第一低電阻區(qū)域r設(shè)置在第二低電阻區(qū)域15g的一側(cè)，并且蓋層33設(shè)置在jphemt結(jié)構(gòu)中。因此，本實施例的效果低于上述的第一實施例的效果；然而，能夠獲得減小截止電容coff的效果，因而這也能夠減小導(dǎo)通電阻ron。因此，可以獲得與上述的第一實施例大致等同的效果。

此外，第三實施例的構(gòu)造例如對高電壓僅施加于漏極電極23d的應(yīng)用而言是有利的。在這種情況下，可以通過將第一低電阻區(qū)域r設(shè)置為僅在漏極電極23d側(cè)延伸來縮短從源極電極23s至柵極電極25的距離。

應(yīng)注意，本第三實施例不限于應(yīng)用于第一實施例，也可以與第二實施例組合。除了第三實施例的效果以外，還可以獲得組合實施例的效果。

<4.第四實施例>

(進行柵極開口時去除第一低電阻區(qū)域r的示例)

圖12是第四實施例的半導(dǎo)體器件(半導(dǎo)體器件1d)的關(guān)鍵部分的構(gòu)造的橫截面圖。下面參照附圖給出根據(jù)應(yīng)用本發(fā)明的第四實施例的半導(dǎo)體器件的構(gòu)造的說明。

[構(gòu)造]

本實施例的半導(dǎo)體器件1d與上述的第一實施例的半導(dǎo)體器件1a的不同之處在于：在進行柵極開口時(在將柵極開口21g形成在絕緣膜21中時)去除第一低電阻區(qū)域r。其它構(gòu)造類似于上述的第一實施例的構(gòu)造。

[制造方法]

具有如上所述的構(gòu)造的半導(dǎo)體器件1d可以以與上述的第一實施例的半導(dǎo)體器件1a相同的方式來操作。此外，例如，可以如下所述地制造半導(dǎo)體器件1d。

首先，如圖13a所示，可以以與上述的第一實施例相同的方式將從緩沖層12至蓋層33的層形成在基板11上。

接著，如圖13b所示，可以以覆蓋蓋層33的方式將絕緣膜21形成在上部障壁層15上，且其后，可以形成柵極開口21g。在這種情況下，與上述的第一實施例不一樣，增加蝕刻量可以形成柵極開口21g并且能夠完全去除柵極開口21g內(nèi)部的第一低電阻區(qū)域r。應(yīng)注意，在這種情況下可以容忍的是：高電阻區(qū)域15b’的表面?zhèn)鹊囊徊糠挚梢员还纬?/p>

因此，如圖13c所示，可以以與上述的第一實施例相同的方式進行從柵極開口21g至上部障壁層15的表面的雜質(zhì)擴散從而形成第二低電阻區(qū)域15g。

接著，如圖13d所示，可以將具有嵌入柵極開口21g形狀的柵極電極25形成在第二低電阻區(qū)域15g上。

隨后，以與上述的第一實施例相同的方式，可以將源極開口21s和漏極開口21d形成在絕緣膜21中。其后，可以形成分別通過源極開口21s和漏極開口21d與蓋層33歐姆接合的源極電極23s和漏極電極23d。通過這些工序，可以完成圖12所示的半導(dǎo)體器件1d。

[效果]

在上述的第一實施例的半導(dǎo)體器件1a中，從柵極開口21g進行的雜質(zhì)擴散形成從第一低電阻區(qū)域r達到高電阻區(qū)域15b’的p型第二低電阻區(qū)域15g。因此，第一低電阻區(qū)域r和高電阻區(qū)域15b’可以優(yōu)選由相同的材料制成以便控制擴散速率；作為材料，可以優(yōu)選algaas混晶。與此相反，在半導(dǎo)體器件1d中，在形成第二低電阻區(qū)域15g時，在膜厚度方向上僅針對高電阻區(qū)域15b’進行雜質(zhì)擴展。因此，不管第二低電阻區(qū)域15g的擴散過程如何(不管用于高電阻區(qū)域15b’的材料如何)，都可以自由選擇用于第一低電阻區(qū)域r的材料。例如，選擇第一低電阻區(qū)域r與絕緣膜21之間界面特性極好的材料，可以使第一低電阻區(qū)域r較少可能受到界面陷阱的影響，且使得第一低電阻區(qū)域r與溝道層14之間的耗盡層在截止操作期間更容易被控制。這可以控制如圖6所示的在截止操作期間的n型區(qū)域sn和p型區(qū)域sp的回縮量，從而能夠容易地實現(xiàn)期望的操作。

應(yīng)注意，本第四實施例不限于應(yīng)用于上述的第一實施例，也可以與上述的第二實施例和第三實施例中的一者或兩者組合。除了第四實施例的效果以外，還可以獲得各組合實施例的效果。

<5.第五實施例>

(未形成有第二低電阻區(qū)域15g的phemt的示例)

圖14是根據(jù)第五實施例的半導(dǎo)體器件(半導(dǎo)體器件1e)的關(guān)鍵部分的構(gòu)造的橫截面圖。下面參照附圖給出根據(jù)應(yīng)用本發(fā)明的第五實施例的半導(dǎo)體器件的構(gòu)造的說明。

[構(gòu)造]

本實施例的半導(dǎo)體器件1e與上述的第一實施例的半導(dǎo)體器件1a的不同之處在于：進行柵極開口時去除第一低電阻區(qū)域r且不形成p型第二低電阻區(qū)域15g。其它構(gòu)造類似于上述的第一實施例的構(gòu)造。

更具體地，在半導(dǎo)體器件1e中，柵極電極25可以被形成為接觸上部障壁層15的高電阻區(qū)域15b’。例如，鈦(ti)、鉑(pt)和金(au)用作柵極電極25，可以形成柵極電極25與上部障壁層15之間的肖特基結(jié)。在上述的第一實施例的半導(dǎo)體器件1a中，形成在第二低電阻區(qū)域15g與上部障壁層15之間的pn結(jié)使得溝道能夠轉(zhuǎn)變?yōu)閷?dǎo)通或截止，而在本實施例的半導(dǎo)體器件1e中，形成在柵極電極25與上部障壁層15之間的肖特基結(jié)使得溝道能夠轉(zhuǎn)變?yōu)閷?dǎo)通或截止。

[操作]

接著，參照圖15、圖16和圖17的能帶結(jié)構(gòu)圖以及圖18的半導(dǎo)體器件1e的示意圖給出半導(dǎo)體器件1e的操作的說明。這里，在半導(dǎo)體器件1e是具有約-0.5v的閾值電壓的淺耗盡型晶體管的情況下，對操作進行說明。

圖15是在沒有施加?xùn)艠O電壓vg的結(jié)狀態(tài)下，如上所述地構(gòu)造的半導(dǎo)體器件1e的柵極電極25的下側(cè)的能帶結(jié)構(gòu)圖。圖16圖示了截止操作期間(vg＝-2v)的狀態(tài)，且圖17圖示了導(dǎo)通操作期間(vg＝1v)的狀態(tài)。此外，圖15、圖16和圖17圖示了下部障壁層13和上部障壁層15均由al0.2ga0.8as混晶制成且溝道層14由in0.2ga0.8as混晶制成的情況。

在本示例中，半導(dǎo)體器件1e是淺耗盡型。因此，在沒有電壓施加于柵極電極25的結(jié)狀態(tài)(vg＝0)下，與周圍區(qū)域相比電子被耗盡的載流子耗盡區(qū)域可以形成在溝道層14的與柵極電極25下方的區(qū)域相對應(yīng)的區(qū)域。此時的能帶結(jié)構(gòu)如圖15所示，且溝道層14處于高電阻狀態(tài)。

這里，與截止操作期間的柵極電壓(vg＝-2v)幾乎相等的電壓可以施加于柵極電極25以使半導(dǎo)體器件1e進入截止操作狀態(tài)。應(yīng)注意，電壓可以根據(jù)低電阻區(qū)域的條件而變化，且可以施加至少低于截止電壓(-2v)的電壓(vg<-2v)。在這種情況下，如圖18所示，溝道層14的與柵極電極25下方的區(qū)域相對應(yīng)的載流子耗盡區(qū)域a可以隨著載流子數(shù)量的進一步減少而進入耗盡狀態(tài)，且可以進一步擴展為接近蓋層33的端部的下方的區(qū)域。這使漏極電流id幾乎不流動。此時的能帶結(jié)構(gòu)如圖16所示；溝道層14中的導(dǎo)帶能量ec可以變得完全高于費米能級ef。

與此相反，與導(dǎo)通操作期間的柵極電壓(vg＝1v)幾乎相等的電壓可以施加于柵極電極25以使半導(dǎo)體器件1e進入導(dǎo)通操作狀態(tài)。在這種情況下，如圖18所示的載流子耗盡區(qū)域a消失，且溝道層14中的電子數(shù)量增加以使漏極電流id得到調(diào)制。此時的能帶結(jié)構(gòu)如圖17所示，且溝道層14中的導(dǎo)帶能量ec變得低于費米能級ef。應(yīng)注意，圖15至圖17全都圖示了具有相等幅值的eg(帶隙)/2。

[制造方法]

可以在上述的第一實施例的半導(dǎo)體器件1a的制造工序中，通過增加在形成柵極開口21g時的蝕刻量并且通過省略第二低電阻區(qū)域15g的形成工序來制造半導(dǎo)體器件1e。

[效果]

在第一實施例的半導(dǎo)體器件1a中，從柵極開口21g進行的雜質(zhì)擴散形成從第一低電阻區(qū)域r到達高電阻區(qū)域15b’的p型第二低電阻區(qū)域15g。因此，第一低電阻區(qū)域r和高電阻區(qū)域15b’可以優(yōu)選由相同的材料制成以便控制擴散速率；作為材料，可以優(yōu)選algaas混晶。與此相反，在半導(dǎo)體器件1e中，不形成第二低電阻區(qū)域15g(不進行雜質(zhì)擴散)，從而能夠選擇用于第一低電阻區(qū)域r的材料而不管擴散過程如何。例如，選擇第一低電阻區(qū)域r與絕緣膜21之間界面特性極好的材料，可以減小界面陷阱對器件特性的影響。此外，也可以將被認(rèn)為難以引入雜質(zhì)擴散處理的諸如gan基材料等材料容易地應(yīng)用于半導(dǎo)體器件1e。后面將說明使用gan基材料的情況下的構(gòu)造例。

應(yīng)注意，本第五實施例不限于應(yīng)用于上述的第一實施例，也可以與上述的第二至第四實施例中的一者或多者組合。除了第五實施例的效果以外，還可以獲得各組合實施例的效果。

<6.第六實施例>

(多柵極結(jié)構(gòu)的示例)

圖19是根據(jù)第六實施例的半導(dǎo)體器件(半導(dǎo)體器件2)的關(guān)鍵部分的構(gòu)造的橫截面圖。下面參照附圖給出根據(jù)應(yīng)用本發(fā)明的第六實施例的半導(dǎo)體器件的構(gòu)造的說明。

[構(gòu)造]

本實施例的半導(dǎo)體器件2與上述的第一實施例的半導(dǎo)體器件1a的不同之處在于：半導(dǎo)體器件2具有所謂的多柵極結(jié)構(gòu)(雙柵極結(jié)構(gòu))，其中，兩個柵極電極25設(shè)置在源極電極23s與漏極電極23d之間。其它構(gòu)造類似于上述的第一實施例的構(gòu)造。應(yīng)注意，也可以采用三個以上柵極電極25以便獲得期望的耐電性，然而在下面的附圖以及說明中，說明兩個柵極電極25設(shè)置在源極電極23s與漏極電極23d之間的情況。

圖20圖示了從頂面(從柵極電極25)觀察的半導(dǎo)體器件2的平面構(gòu)造。源極電極23s和漏極電極23d可以均具有梳齒形狀，且也具有彼此嚙合且在它們之間夾著間隙的平面形狀。兩個柵極電極25可以具有在源極電極23s與漏極電極23d之間的間隙上蛇行的平面形狀。

兩個柵極電極25可以均具有分別沿著源極電極23s和漏極電極23d的梳齒部的尖端的轉(zhuǎn)彎部25a，以及插入在源極電極23s和漏極電極23d的梳齒之間的線性部25b。轉(zhuǎn)彎部25a可以優(yōu)選具有含有曲線的平面形狀。這可以減少電場集中。轉(zhuǎn)彎部25a的曲率不受特別限制；例如，可以采用如圖20所示的半圓弧形。應(yīng)注意，轉(zhuǎn)彎部25a可以具有矩形地彎曲的平面形狀。

層疊體10可以作為基板11上的器件而被彼此分隔(圖19未圖示)。更具體地，如圖20所示，層疊體10均可以被分隔為島狀活性區(qū)域“a”，且第一低電阻區(qū)域r可以設(shè)置于整個活性區(qū)域“a”。此外，蓋層33可以被設(shè)置為具有圍繞源極電極23s和漏極電極23d的形狀。

應(yīng)注意，圖20圖示了柵極電極25的兩端均是線性形狀并且與活性區(qū)域“a”的長邊相交的情況。然而，柵極電極25的兩端可以彎曲以與活性區(qū)域“a”的短邊交叉。在這種情況下，柵極電極25的彎曲的兩端可以采用與轉(zhuǎn)彎部25a類似的含有曲線的平面形狀，或者可以采用矩形地彎曲的平面形狀。

[制造方法]

具有如上所述的構(gòu)造的半導(dǎo)體器件2可以以與上述的第一實施例的半導(dǎo)體器件1a相同的方式來操作。換言之，當(dāng)施加至少低于截止電壓(-2v)的電壓(vg<-2v)時，如圖21示意性地所示，載流子耗盡區(qū)域a可以形成在p型第二低電阻區(qū)域15g下方的溝道層14中，且可以隨著載流子數(shù)量的進一步減少而進入耗盡狀態(tài)。更具體地，在源極電極23s側(cè)和漏極電極23d側(cè)的各自區(qū)域中，n型區(qū)域sn1可以后退，且載流子耗盡區(qū)域a可以擴展為接近蓋層33的端部e33下方的區(qū)域。從位于兩個柵極電極25之間的n型區(qū)域sn2至p型區(qū)域sp的距離d2可以由第二低電阻區(qū)域r的雜質(zhì)濃度與溝道內(nèi)部的電子濃度之間的關(guān)系來確定。這使漏極電流id幾乎不流動。

此外，對于半導(dǎo)體器件2，可以通過在上述的第一實施例的半導(dǎo)體器件1a的制造工序中采用兩個柵極電極25布置在源極電極23s與漏極電極23d之間這樣的頂面布局來制造。

[效果]

如上所述的半導(dǎo)體器件2可以具有這樣的構(gòu)造：其中，具有比第二低電阻區(qū)域15g更少的p型電荷量的第一低電阻區(qū)域r被設(shè)置為在第二低電阻區(qū)域15g的兩側(cè)延伸，并且蓋層33設(shè)置在jphemt結(jié)構(gòu)中，從而可以獲得與上述的第一實施例類似的效果。此外，與上述的第一實施例的多個半導(dǎo)體器件1a串聯(lián)連接的情況相比，通過采用在源極電極23s與漏極電極23d之間具有兩個柵極電極25的多柵極結(jié)構(gòu)可以減小芯片尺寸。

應(yīng)注意，本第六實施例不限于應(yīng)用于上述的第一實施例，也可以與上述的第二至第五實施例中的一者或多者組合。除了第六實施例的效果以外，還可以獲得各組合實施例的效果。

<7.變型例1>

在上述的第一至第六實施例中，假設(shè)：將被形成在基板11上部的由化合物半導(dǎo)體制成的層疊體10中的層彼此晶格匹配。然而，本發(fā)明不限于這樣的構(gòu)造；將被形成在基板11上部的由化合物半導(dǎo)體制成的層疊體10也可以由通過贗配(pseudo-morphic)技術(shù)生長的化合物半導(dǎo)體層或通過變質(zhì)技術(shù)(metamorphictechnique)生長的具有不同晶格常數(shù)的化合物半導(dǎo)體層制成。例如，具有與gaas不同晶格常數(shù)的化合物半導(dǎo)體可以經(jīng)過在由gaas制成的基板11上的變質(zhì)生長來用作溝道層14。

<8.變型例2>

此外，在上述的第一至第六實施例中，已經(jīng)給出均具有所謂的jphemt結(jié)構(gòu)的半導(dǎo)體器件1a至1e和2的說明，在jphemt結(jié)構(gòu)中，溝道層14和相反導(dǎo)電類型的第二低電阻區(qū)域15g設(shè)置在上部障壁層15內(nèi)部。然而，也可以采用其它構(gòu)造，只要可以調(diào)制第一低電阻區(qū)域r的帶即可。例如，本發(fā)明不限于jphemt結(jié)構(gòu)，也可以應(yīng)用于具有任何其它構(gòu)造的半導(dǎo)體器件，諸如使用雜質(zhì)層作為溝道的jfet(junctionfet：結(jié)fet)和形成上部障壁層與柵極電極之間絕緣膜的misjphemt(metal-insulator-semiconductorjphemt：金屬-絕緣體-半導(dǎo)體jphemt)等。

圖22圖示了具有jfet結(jié)構(gòu)的半導(dǎo)體器件(半導(dǎo)體器件3)的關(guān)鍵部分的橫截面構(gòu)造。半導(dǎo)體器件3可以包括層疊體10和柵極電極25，層疊體10包括由化合物半導(dǎo)體制成的溝道層14且柵極電極25設(shè)置在層疊體10的頂面?zhèn)取?/p>

更具體地，在半導(dǎo)體器件3中，由各自的化合物半導(dǎo)體材料制成的緩沖層12和溝道層14可以依次堆疊在由化合物半導(dǎo)體制成的基板11上。緩沖層12和溝道層14可以構(gòu)成層疊體10。以與上述的第一實施例相同的方式，源極電極23s和漏極電極23d這兩者以及柵極電極25可以設(shè)置在層疊體10上，并且在源極電極23s和漏極電極23d與柵極電極25之間插入有絕緣膜21。

此外，在半導(dǎo)體器件3中，層疊體10可以包括：設(shè)置在層疊體10的頂面?zhèn)纫耘c柵極電極25面對的第二低電阻區(qū)域15g，和以與第二低電阻區(qū)域15g連續(xù)的方式設(shè)置在第二低電阻區(qū)域15g外部的第一低電阻區(qū)域r。這可以減小半導(dǎo)體器件3中的截止電容。此外，由于蓋層33設(shè)置在第一低電阻區(qū)域r與源極電極23s之間以及與漏極電極23d之間的構(gòu)造，能夠以與上述的第一實施例相同的方式減小導(dǎo)通電阻。

例如，溝道層14可以是n型雜質(zhì)區(qū)域，且例如，第二低電阻區(qū)域15g和第一低電阻區(qū)域r均可以是p型雜質(zhì)區(qū)域。應(yīng)注意，溝道層14的導(dǎo)電類型可以與第二低電阻區(qū)域15g和第一低電阻區(qū)域r的導(dǎo)電類型相反。

圖23圖示了具有misphemt結(jié)構(gòu)的半導(dǎo)體器件(半導(dǎo)體器件4)的關(guān)鍵部分的橫截面構(gòu)造。半導(dǎo)體器件4可以包括層疊體10和柵極電極25，層疊體10包括由化合物半導(dǎo)體制成的溝道層14且柵極電極25設(shè)置在層疊體10的頂面?zhèn)取?/p>

更具體地，在半導(dǎo)體器件4中，由各自的化合物半導(dǎo)體材料制成的緩沖層12、下部障壁層13、溝道層14和上部障壁層15可以依次堆疊在由化合物半導(dǎo)體制成的基板11上。緩沖層12、下部障壁層13、溝道層14和上部障壁層15可以構(gòu)成層疊體10。以與上述的第一實施例相同的方式，源極電極23s和漏極電極23d這兩者以及柵極電極25可以設(shè)置在層疊體10上，并且絕緣膜21插入在源極電極23s和漏極電極23d與柵極電極25之間。然而，在本變型例中，柵極絕緣膜26可以設(shè)置在上部障壁層15與柵極電極25之間。

此外，在半導(dǎo)體器件4中，層疊體10可以包括設(shè)置在層疊體10的頂面?zhèn)纫耘c柵極電極25面對的第一低電阻區(qū)域r。這可以減小半導(dǎo)體器件4中的截止電容。此外，由于蓋層33設(shè)置在第一低電阻區(qū)域r與源極電極23s之間以及與漏極電極23d之間的構(gòu)造，能夠以與上述的第一實施例相同的方式減小導(dǎo)通電阻。

應(yīng)注意，圖22和圖23均圖示了單個柵極電極25設(shè)置在源極電極23s與漏極電極23d之間的情況。然而，與第六實施例一樣，本變型例也可應(yīng)用于兩個或以上柵極電極25設(shè)置在源極電極23s與漏極電極23d之間這樣的多柵極結(jié)構(gòu)。

<9.變型例3>

在上述的第六實施例的半導(dǎo)體器件2中，轉(zhuǎn)彎部25a處的器件參數(shù)(lgs、lgd和lgg)與線性部25b處的器件參數(shù)可以相同或可以不同。圖24圖示了器件參數(shù)相同的情況下的轉(zhuǎn)彎部25a的放大圖，且圖25圖示了器件參數(shù)不同的情況下的轉(zhuǎn)彎部25a的放大圖。在圖25中，也可以使轉(zhuǎn)彎部25a處的器件參數(shù)lgsa、lgda和lgga寬于線性部25b處的器件參數(shù)lgsb、lgdb和lggb。轉(zhuǎn)彎部25a對截止電容coff具有影響，而對導(dǎo)通電阻ron影響較小。因此，通過使轉(zhuǎn)彎部25a處的器件參數(shù)lgsa、lgda和lgga寬于線性部25b處的器件參數(shù)lgsb、lgdb和lggb，使得能夠減小截止電容coff，以及減小導(dǎo)通電阻ron和截止電容coff。應(yīng)注意，圖24和圖25均圖示了三個柵極電極25設(shè)置在源極電極23s與漏極電極23d之間的情況。

<10.變型例4>

在上述的第一至第六實施例和變型例1至3的各者中，假設(shè)：具有ingaas作為溝道層14的fet可以被形成在gaas基板上或inp基板上。然而，本發(fā)明不限于該構(gòu)造，也可以應(yīng)用于基于不同材料的器件。例如，基板11可以由gan、硅或藍寶石制成，且由gan或algan制成的二維電子氣層可以用作基板11上的溝道層14。

<11.應(yīng)用例>

(天線開關(guān)電路和無線通信裝置)

如上所述的實施例和變型例中各者所述的半導(dǎo)體器件可以例如用于移動通信系統(tǒng)中的無線通信裝置，且可以特別用作這種裝置的天線開關(guān)。所述半導(dǎo)體器件對于具有uhf(ultra-highfrequency：超高頻)波段或更高波段的通信頻率的無線通信裝置特別有效。

更具體地，將第一至第五實施例所述的具有小截止電容coff和極佳的諧波失真特性的半導(dǎo)體器件中任一者用于無線通信裝置的天線開關(guān)，能夠?qū)崿F(xiàn)具有更小尺寸和更低功耗的無線通信裝置。特別地，在移動通信終端中，由于裝置的更小尺寸和更低功耗而導(dǎo)致操作時間的延長，這能夠?qū)崿F(xiàn)便攜性的提高。

圖26圖示了天線開關(guān)電路(天線開關(guān)電路5a)的示例。天線開關(guān)電路5a(其用于諸如移動手機等移動通信系統(tǒng))例如可以具有第一端子in、第二端子io、第三端子out、第一開關(guān)器件sw1和第二開關(guān)器件sw2。

第一端子in可以對發(fā)送信號進行接收。第二端子io可以連接至天線。第三端子out可以輸出天線接收的接收信號。第一開關(guān)器件sw1可以連接在第一端子in與第二端子io之間。第二開關(guān)器件sw2可以連接在第二端子io與第三端子out之間。第一開關(guān)器件sw1和第二開關(guān)器件sw2中的一者或兩者由分別根據(jù)第一至第五實施例的半導(dǎo)體器件1a至1e中的任一者來構(gòu)造。

第三開關(guān)器件sw3可以連接在第一端子in與電源(在本示例中，地)之間。第四開關(guān)器件sw4可以連接在第三端子out與電源(在本示例中，地)之間。第三開關(guān)器件sw3和第四開關(guān)器件sw4中的一者或兩者由分別根據(jù)第一至第五實施例的半導(dǎo)體器件1a至1e中的任一者構(gòu)造。

在天線開關(guān)電路5a中，在信號發(fā)送期間(即，當(dāng)發(fā)送信號從無線通信裝置的發(fā)送系統(tǒng)輸出至天線時)，第一開關(guān)器件sw1和第四開關(guān)器件sw4可以進入導(dǎo)電狀態(tài)，且第二開關(guān)器件sw2和第三開關(guān)器件sw3可以進入不導(dǎo)電狀態(tài)。此時，發(fā)送信號可以從第一端子in輸入，且可以經(jīng)由第一開關(guān)器件sw1輸出至第二端子io。

在信號接收期間(即，當(dāng)天線接收的信號輸入至無線通信裝置的接收系統(tǒng)時)，第一開關(guān)器件sw1和第四開關(guān)器件sw4可以進入不導(dǎo)電狀態(tài)，且第二開關(guān)器件sw2和第三開關(guān)器件sw3可以進入導(dǎo)電狀態(tài)。此時，被天線接收的接收信號可以從第二端子io輸入，且可以經(jīng)由第二開關(guān)器件sw2輸出至第三端子out。

圖27圖示了天線開關(guān)電路(天線開關(guān)電路5b)的另一個示例。在線開關(guān)電路5b中，第一至第四開關(guān)器件sw1至sw4中的一者或多者例如由分別根據(jù)第一至第五實施例的半導(dǎo)體器件1a至1e中的任一者進行多級連接(例如，圖27中的兩級連接)來構(gòu)造。這可以增強天線開關(guān)電路5b中的耐電性。

更具體地，第一開關(guān)器件sw1可以具有這樣的構(gòu)造：其中，源極電極23s與漏極電極23d之間具有單個柵極電極25的半導(dǎo)體器件1a至1e中的任一者的多個器件被串聯(lián)連接。第一開關(guān)器件sw1可以具有這樣的堆疊結(jié)構(gòu)：其中，依次布置有源極電極23s、柵極電極25、漏極電極23d、源極電極23s、柵極電極25和漏極電極23d。同樣適用于第二至第四開關(guān)器件sw2至sw4。

圖28圖示了天線開關(guān)電路(天線開關(guān)電路5c)的又一個示例。在天線開關(guān)電路5c中，第一至第四開關(guān)器件sw1至sw4中的一者或多者由根據(jù)第六實施例的半導(dǎo)體器件2來構(gòu)造。在天線開關(guān)電路5c中，這可以增強耐電性。

圖29圖示了天線開關(guān)電路(天線開關(guān)電路5d)的又一個示例。在天線開關(guān)電路5d中，第一至第四開關(guān)器件sw1至sw4中的各者例如由多級連接(例如，圖29中的兩級連接)的根據(jù)第六實施例的半導(dǎo)體器件2構(gòu)成。在天線開關(guān)電路5d中，這可以進一步增強耐電性。

更具體地，第一開關(guān)器件sw1可以具有這樣的構(gòu)造：其中，多個在源極電極23s與漏極電極23d之間具有兩個或以上柵極電極25的多柵極結(jié)構(gòu)的半導(dǎo)體器件2被串聯(lián)連接。第一開關(guān)器件sw1例如可以具有這樣的堆疊結(jié)構(gòu)：其中，依次布置有源極電極23s、柵極電極25、柵極電極25、漏極電極23d、源極電極23s、柵極電極25、柵極電極25和漏極電極23d。同樣適用于第二至第四開關(guān)器件sw2至sw4。

圖30圖示了無線通信裝置(無線通信裝置6)的示例。無線通信裝置6可以是具有例如包括語音和數(shù)據(jù)通信、lan連接在內(nèi)的多種功能的移動手機系統(tǒng)。無線通信裝置6例如可以包括天線ant、天線開關(guān)電路5、高功率放大器hpa、高頻集成電路rfic(radiofrequencyintegratedcircuit：射頻集成電路)、基帶部bb、語音輸出部mic、數(shù)據(jù)輸出部dt和接口部i/f(例如，無線lan(w-lan：wirelesslocalareanetwork，無線局域網(wǎng))、bluetooth(注冊商標(biāo))等)。天線開關(guān)電路5由圖26至圖29分別所示的天線開關(guān)電路5a至5d中的任一者來構(gòu)造。高頻集成電路rfic和基帶部bb可以經(jīng)由接口部i/f彼此連接。

在無線通信裝置6中，在信號發(fā)送期間(即，當(dāng)發(fā)送信號從無線通信裝置6的發(fā)送系統(tǒng)輸出至天線ant時)，從基帶部bb輸出的發(fā)送信號可以經(jīng)由高頻集成電路rfic、高功率放大器hpa和天線開關(guān)電路5輸出至天線ant。

在信號接收期間(即，當(dāng)被天線ant接收的信號輸入至無線通信裝置的接收系統(tǒng)時)，接收信號可以經(jīng)由天線開關(guān)電路5和高頻集成電路rfic輸入至基帶部bb。在基帶部bb中被處理的信號可以從諸如語音輸出部mic、數(shù)據(jù)輸出部dt和接口部i/f等輸出部輸出。

至此，已經(jīng)參照一些實施例和變型例說明了本發(fā)明。然而，本發(fā)明不限于前面的實施例、變型例和應(yīng)用例，且可以做出各種修改。例如，在前面的實施例、變型例和應(yīng)用例中，已經(jīng)具體給出了半導(dǎo)體器件1a至1e和2至4、天線開關(guān)電路5a至5d和無線通信裝置6的構(gòu)造的說明。然而，半導(dǎo)體器件1a至1e和2至4、天線開關(guān)電路5a至5d和無線通信裝置6不限于包括附圖所示的所有部件。此外，一些部件可以被替換為任何其它部件。

此外，例如，前面的實施例、變型例和應(yīng)用例中所述的各層的材料和厚度，或膜形成方法和膜形成條件等不受限制?？梢允褂闷渌牟牧虾秃穸?，或也可以采用其它的膜形成方法和膜形成條件。應(yīng)注意，前面的實施例、變型例和應(yīng)用例所述的效果僅是示例，且本發(fā)明的效果可以是其它的不同效果或還可以包括其它的效果。

應(yīng)注意，本發(fā)明也可以具有下面的構(gòu)造。

(1)

一種半導(dǎo)體器件，其包括：

層疊體，所述層疊體包括由化合物半導(dǎo)體制成的溝道層和設(shè)置在所述層疊體的表面?zhèn)鹊囊徊糠种械牡谝坏碗娮鑵^(qū)域；

柵極電極、源極電極和漏極電極，它們均設(shè)置在所述層疊體的上表面?zhèn)?；?/p>

蓋層，所述蓋層設(shè)置在所述第一低電阻區(qū)域與所述源極電極和所述漏極電極之中的至少一者之間。

(2)

根據(jù)(1)所述的半導(dǎo)體器件，其中，所述層疊體還包括第二低電阻區(qū)域，所述第二低電阻區(qū)域被設(shè)置為與所述柵極電極面對且與所述第一低電阻區(qū)域連續(xù)。

(3)

根據(jù)(2)所述的半導(dǎo)體器件，其中，

所述源極電極和所述漏極電極被設(shè)置為：在所述層疊體的所述上表面?zhèn)?，在平面圖中將所述柵極電極夾在中間，且

所述第一低電阻區(qū)域設(shè)置為從所述第二低電阻區(qū)域的端部延伸至與所述源極電極和所述漏極電極之中的至少一者面對的區(qū)域。

(4)

根據(jù)(2)或(3)所述的半導(dǎo)體器件，其中，

所述第一低電阻區(qū)域和所述第二低電阻區(qū)域均含有與在所述溝道層中傳輸?shù)妮d流子的第一導(dǎo)電類型相反的第二導(dǎo)電類型的雜質(zhì)，且

與所述第二低電阻區(qū)域相比，所述第一低電阻區(qū)域具有更少的所述第二導(dǎo)電類型的電荷量。

(5)

根據(jù)(4)所述的半導(dǎo)體器件，其中，與所述第二低電阻區(qū)域相比，所述第一低電阻區(qū)域具有更低的所述第二導(dǎo)電類型的雜質(zhì)濃度。

(6)

根據(jù)(4)所述的半導(dǎo)體器件，其中，與所述第二低電阻區(qū)域的厚度相比，所述第一低電阻區(qū)域具有更小的厚度。

(7)

根據(jù)(1)至(6)中任一項所述的半導(dǎo)體器件，其中，

所述蓋層含有與在所述溝道層中傳輸?shù)妮d流子的第一導(dǎo)電類型相同的第一導(dǎo)電類型的雜質(zhì)，且

所述蓋層的第一導(dǎo)電類型的電荷量大于所述第一低電阻區(qū)域的第二導(dǎo)電類型的電荷量。

(8)

根據(jù)(1)至(7)中任一項所述的半導(dǎo)體器件，其中，

所述層疊體依次包括所述溝道層和位于所述溝道層上部的上部障壁層，且

所述上部障壁層由這樣的化合物半導(dǎo)體制成：其中，與所述溝道層接合部處的載流子傳輸側(cè)的能帶比所述溝道層更遠(yuǎn)離所述溝道層內(nèi)的本征費米能級。

(9)

根據(jù)(8)所述的半導(dǎo)體器件，其中，所述層疊體還包括設(shè)置在所述溝道層下方的下部障壁層，所述下部障壁層由這樣的化合物半導(dǎo)體制成：其中，與所述溝道層的接合部處的載流子傳輸側(cè)的能帶比所述溝道層更遠(yuǎn)離所述溝道層內(nèi)的本征費米能級。

(10)

根據(jù)(9)所述的半導(dǎo)體器件，其中，

所述溝道層由作為iii-v族化合物半導(dǎo)體的ingaas混晶制成，且

所述障壁層由作為iii-v族化合物半導(dǎo)體的in(alga)asp混晶制成。

(11)

根據(jù)(1)至(10)中任一項所述的半導(dǎo)體器件，其中，

所述柵極電極包括設(shè)置在所述源極電極與所述漏極電極之間的兩個或以上柵極電極。

(12)

根據(jù)(11)所述的半導(dǎo)體器件，其中，

所述源極電極和所述漏極電極均具有梳齒形狀，且具有彼此嚙合且夾有間隙的平面形狀，且

所述兩個或以上柵極電極具有在所述間隙蛇行的平面形狀。

(13)

根據(jù)(1)至(12)中任一項所述的半導(dǎo)體器件，其中，所述層疊體還包括設(shè)置在所述第一低電阻區(qū)域上的高電阻區(qū)域。

(14)

根據(jù)(1)至(13)中任一項所述的半導(dǎo)體器件，其中，在所述柵極電極被施加有電壓的截止?fàn)顟B(tài)下，所述第一低電阻區(qū)域下方的所述溝道層內(nèi)部的載流子和所述第一低電阻區(qū)域內(nèi)部的與所述載流子的導(dǎo)電類型相反的導(dǎo)電類型的電荷都被耗盡。

(15)

根據(jù)(1)至(14)中任一項所述的半導(dǎo)體器件，其中，所述溝道層設(shè)置在由gaas制成的基板上。

(16)

根據(jù)(1)至(14)中任一項所述的半導(dǎo)體器件，其中，所述溝道層設(shè)置在由gan制成的基板上。

(17)

一種天線開關(guān)電路，其包括：

第一端子，所述第一端子對發(fā)送信號進行接收；

第二端子，所述第二端子連接至天線；

第三端子，所述第三端子輸出被所述天線接收的接收信號；

第一開關(guān)器件，所述第一開關(guān)器件連接在所述第一端子與所述第二端子之間；和

第二開關(guān)器件，所述第二開關(guān)器件連接在所述第二端子與所述第三端子之間，其中，

在信號發(fā)送期間，所述第一開關(guān)器件進入導(dǎo)電狀態(tài)且所述第二開關(guān)器件進入不導(dǎo)電狀態(tài)，且在信號接收期間，所述第一開關(guān)器件進入不導(dǎo)電狀態(tài)且所述第二開關(guān)器件進入導(dǎo)電狀態(tài)，且

所述第一開關(guān)器件和所述第二開關(guān)器件中的一者或兩者包括：

層疊體，所述層疊體包括由化合物半導(dǎo)體制成的溝道層和設(shè)置在所述層疊體的表面?zhèn)鹊囊徊糠种械牡谝坏碗娮鑵^(qū)域，

柵極電極、源極電極和漏極電極，它們均設(shè)置在所述層疊體的上表面?zhèn)?，?/p>

蓋層，所述蓋層設(shè)置在所述第一低電阻區(qū)域與所述源極電極和所述漏極電極之中的至少一者之間。

(18)

根據(jù)(17)所述的天線開關(guān)電路，其中，所述第一開關(guān)器件和所述第二開關(guān)器件中的一者或兩者具有多柵極結(jié)構(gòu)。

(19)

根據(jù)(17)或(18)所述的天線開關(guān)電路，其中，所述第一開關(guān)器件和所述第二開關(guān)器件中的一者或兩者由多級連接的多個開關(guān)器件而構(gòu)成。

(20)

一種無線通信裝置，其設(shè)置有天線和天線開關(guān)電路，所述天線開關(guān)電路在將發(fā)送信號輸入至所述天線和輸出被所述天線接收的接收信號之間進行切換，所述天線開關(guān)電路包括：

第一端子，所述第一端子對發(fā)送信號進行接收；

第二端子，所述第二端子連接至天線；

第三端子，所述第三端子輸出所述天線接收的接收信號；

第一開關(guān)器件，所述第一開關(guān)器件連接在所述第一端子與所述第二端子之間；和

第二開關(guān)器件，所述第二開關(guān)器件連接在所述第二端子與所述第三端子之間，其中，

在信號發(fā)送期間，所述第一開關(guān)器件進入導(dǎo)電狀態(tài)且所述第二開關(guān)器件進入不導(dǎo)電狀態(tài)，且在信號接收期間，所述第一開關(guān)器件進入不導(dǎo)電狀態(tài)且所述第二開關(guān)器件進入導(dǎo)電狀態(tài)，且

所述第一開關(guān)器件和所述第二開關(guān)器件中的一者或兩者包括：

層疊體，所述層疊體包括由化合物半導(dǎo)體制成的溝道層和設(shè)置在所述層疊體的表面?zhèn)鹊囊徊糠种械牡谝坏碗娮鑵^(qū)域，

柵極電極、源極電極和漏極電極，三者均設(shè)置在所述層疊體的上表面?zhèn)?，?/p>

蓋層，所述蓋層設(shè)置在所述第一低電阻區(qū)域與所述源極電極和所述漏極電極中的一者或兩者之間。

本申請基于且主張享有于2014年11月4日向日本專利局提交的第2014-224156號日本專利申請的優(yōu)選權(quán)的權(quán)益，并且將該日本專利申請的全部內(nèi)容以引用的方式并入本文。

本領(lǐng)域技術(shù)人員應(yīng)理解，依據(jù)設(shè)計要求和其它因素，可以在本發(fā)明隨附的權(quán)利要求或其等同物的范圍內(nèi)進行各種修改、組合、次組合以及改變。