本申請是2013年6月7日提交的、申請?zhí)枮?01310232130.3、發(fā)明名稱為“具有電壓生成電路的半導(dǎo)體器件”的中國發(fā)明專利申請的分案申請。本發(fā)明涉及半導(dǎo)體器件，并且更具體地涉及適用于其中具有電壓生成電路的半導(dǎo)體器件的技術(shù)。
背景技術(shù)：
：：在諸如lsi(大規(guī)模集成)等之類的半導(dǎo)體器件中，已知用于生成參考電壓的參考電壓生成電路。從精度的視角，要求參考電壓生成電路具有對半導(dǎo)體制造工藝的低依賴性以及低溫度依賴性。從節(jié)能的視角，還要求電路以低電源電壓運行。作為滿足此要求的參考電壓生成電路，已知帶隙參考(以下稱為“bgr”)電路。專利文獻1和非專利文獻1公開了bgr電路的示例。專利文獻2公開了適配于低電源電壓的bgr電路。另一方面，bgr電路包括雙極型晶體管作為基本元件。已知雙極型晶體管的基射極間電壓的溫度依賴性是非線性的(例如，參考非專利文獻2)。非專利文獻3公開了具有輸出電壓的改進非線性溫度依賴性的bgr電路。非專利文獻4至6公開了用于校正如專利文獻1的bgr電路等中非線性溫度依賴性的校正電路。此外，非專利文獻7公開了用于通過與絕對溫度的平方成比例的電流(iptat2)校正溫度特性的方法?，F(xiàn)有技術(shù)文獻專利文獻專利文獻1：美國專利no.3,887,863專利文獻2：日本待審專利申請公開no.h11-45125(對應(yīng)于美國專利no.6,160,391)非專利文獻非專利文獻1：kuijk，k.e,“aprecisionreferencevoltagesource”，ieeejournalofsolid-statecircuits，vol.sc-8,no.3，1973年6月非專利文獻2：tsividis，y.p.，“accurateanalysisoftemperatureeffectsinic-vbecharacteristicswithapplicationtobandgapreferencesources”，ieeejournalofsolid-statecircuits，vol.sc-15,no.6，1980年12月非專利文獻3：p.malcovati，“curvature-compensatedbicmosbandgapwith1-vsupplyvoltage”，ieeejournalofsolid-statecircuits，vol.sc-36,no.7，2001年7月非專利文獻4：pease，r.a.,“anewfahrenheittemperaturesensor”，ieeejournalofsolid-statecircuits，vol.sc-19,no.6，1984年12月非專利文獻5：paul，r.patra，a.,“atemperature-compensatedbandgapvoltagereferencecircuitforhighprecisionapplications”，indiaannualconference，2004，proceedingsoftheieeeindicon2004，第一版，日期：2004年12月20-22非專利文獻6：paul，r.patra，a.baranwal，s.dash,k.,“designofsecond-ordersub-bandgapmixed-modevoltagereferencecircuitforlowvoltageapplications”，vlsidesign，2005，18thinternationalconferenceonissue，日期：2005年1月3-7日非專利文獻7：sundar，siddharth，“alowpowerhighpowersupplyrejectionratiobandgapreferenceforportableapplications”，massachusettsinstituteoftechnology，2008年技術(shù)實現(xiàn)要素：近年來，bgr電路被要求以1v或更少的電源電壓運行并且在廣泛溫度范圍(例如，從-50℃到150℃)中具有輸出電壓的高精度(例如，變化為1％或更少)。在典型的相關(guān)領(lǐng)域技術(shù)中，此bgr電路通過將具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓vptat(與絕對溫度成比例)與雙極型晶體管的基射極間電壓vbe(其隨溫度單調(diào)減少)相加生成參考電壓vbgr。參考電壓vbgr的曲線圖具有山形，其關(guān)于溫度向上凸起。對應(yīng)于山的頂峰部分的溫度t1被設(shè)置為具有bgr電路的半導(dǎo)體器件的中央使用溫度。在此情況下，在使用山的頂峰周圍的溫度t1作為中心的溫度范圍內(nèi)，參考電壓vbgr的溫度系數(shù)幾乎變?yōu)榱?。因此，相關(guān)領(lǐng)域技術(shù)的bgr電路可以生成在溫度范圍內(nèi)具有較小溫度依賴性的參考電壓vbgr。然而，在相關(guān)領(lǐng)域技術(shù)的bgr電路中，當(dāng)溫度朝高溫度側(cè)或低溫度側(cè)很大程度遠離溫度t1時，參考電壓vbgr的曲線圖的傾斜變大。具體地，當(dāng)溫度在使用溫度t1作為中心的溫度范圍之外時，溫度系數(shù)變大，使得參考電壓vbgr的精度大大下降。此外，通過上述溫度范圍，覆蓋近年來對其需求日益增加的溫度范圍被認為是困難的。其輸出電壓在廣泛溫度范圍內(nèi)具有高精度的bgr電路被日益需求。通過說明書的描述以及所附附圖，其它目的和新的特征將變得容易理解。根據(jù)實施方式，半導(dǎo)體器件通過輸出自多個校正電路的多個校正電流(icomp1、icomp2…)校正參考電壓生成電路生成的參考電壓(vbgr)。多個校正電路生成的多個校正電流(icomp1、icomp2…)中的每個校正電流是從在校正電路之間變化的預(yù)先確定的溫度向低溫度側(cè)或高溫度側(cè)單調(diào)增加的電流。根據(jù)該實施方式，在半導(dǎo)體器件中，參考電壓(vbgr)的精度可以在期望的溫度范圍內(nèi)被進一步增加。附圖說明圖1是圖示了根據(jù)實施方式在半導(dǎo)體器件中提供的電壓生成電路的示例的框圖。圖2a是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖2b是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖2c是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖2d是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖2e是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖2f是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖3是圖示了根據(jù)實施方式在半導(dǎo)體器件中提供的電壓生成電路的另一示例的框圖。圖4a是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖4b是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖4c是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖4d是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖4e是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖5a是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖5b是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖5c是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖5d是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖5e是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖6a是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖6b是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖6c是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖6d是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。圖7是圖示了根據(jù)第一實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖8是圖示了根據(jù)第一實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖9是圖示了根據(jù)第二實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖10是圖示了根據(jù)第二實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖11是圖示了根據(jù)第二實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖12是圖示了根據(jù)第三實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖13是圖示了根據(jù)第三實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖14是圖示了根據(jù)第四實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖15a是圖示了用于校正圖14的實例中的電壓生成電路中溫度特性的方法的原理的曲線圖。圖15b是圖示了用于校正圖14的實例中的電壓生成電路中溫度特性的方法的原理的曲線圖。圖15c是圖示了用于校正圖14的實例中的電壓生成電路中溫度特性的方法的原理的曲線圖。圖16是圖示了bgr核心電路的詳細電路配置的示例的電路圖。圖17a是圖示了bgr核心電路的第二電流生成電路的詳細電路配置的示例的電路圖。圖17b是圖示了bgr核心電路的第二電流生成電路的詳細電路配置的另一示例的電路圖。圖18是圖示了根據(jù)第四實施方式電壓生成電路的詳細電路配置的示例的局部電路圖。圖19是圖示了根據(jù)第四實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖20a是圖示了用于校正圖19的實例中的電壓生成電路中非線性溫度特性的方法的原理的曲線圖。圖20b是圖示了用于校正圖19的實例中的電壓生成電路中非線性溫度特性的方法的原理的曲線圖。圖20c是圖示了用于校正圖19的實例中的電壓生成電路中非線性溫度特性的方法的原理的曲線圖。圖21是圖示了根據(jù)第五實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖22是圖示了根據(jù)第五實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖23是圖示了根據(jù)第六實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖24是圖示了根據(jù)第六實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖25是圖示了根據(jù)第七實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖26是圖示了根據(jù)第七實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖27是圖示了根據(jù)第八實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖28是圖示了根據(jù)第八實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖29是圖示了根據(jù)第九實施方式電壓生成電路的詳細電路配置的示例的電路圖。圖30是圖示了根據(jù)第九實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖31是圖示了bgr核心電路的詳細電路配置的另一示例的電路圖。圖32是圖示了bgr核心電路的詳細電路配置的另一示例的電路圖。圖33是圖示了bgr核心電路的詳細電路配置的另一示例的電路圖。圖34是圖示了bgr核心電路的詳細電路配置的另一示例的電路圖。圖35a是圖示了電壓生成電路中差分放大器的示例的電路圖。圖35b是圖示了電壓生成電路中差分放大器的示例的電路圖。圖36是圖示了具有啟動電路的電壓生成電路的示例的電路圖。圖37是圖示了其中低通濾波器被插入電源線中的電壓生成電路的電路配置的示例的框圖。圖38a是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖38b是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖38c是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖38d是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖39是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖40是圖示了應(yīng)用電壓生成電路的系統(tǒng)的示例的示圖。圖41是圖示了應(yīng)用電壓生成電路的半導(dǎo)體集成電路器件的芯片布局的示例的框圖。圖42是圖示了在半導(dǎo)體襯底上制造電壓生成電路的實例中的一部分的截面。具體實施方式在下文中，具有電壓生成電路的半導(dǎo)體器件的實施方式將參考所附附圖進行描述。1.實施方式的概述在下文中，將描述作為實施方式的半導(dǎo)體器件的概述。圖1是圖示了根據(jù)實施方式在半導(dǎo)體器件中提供的電壓生成電路的示例的框圖。電壓生成電路1具有參考電壓生成電路10和校正電路20。在該示圖中，校正電路20的數(shù)目為一。參考電壓生成電路10生成并輸出參考電壓vbgr(以下還稱為“bgr核心電路”)。校正電路20根據(jù)參考電壓vbgrc生成校正電流icomp并且使其反饋回到bgr核心電路10。校正電流icomp是用于校正參考電壓vbgr的溫度特性的電流。圖2a至圖2f是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。那些曲線圖圖示了用于校正圖1的電壓生成電路1中溫度特性的方法的原理。在每個曲線圖中，縱軸指示電壓，橫軸指示溫度。曲線圖用于圖示概念并不總是數(shù)值上精確。圖2a和圖2b圖示了常規(guī)已知的用于生成參考電壓vbgr的方法的原理。參考電壓vbgr通過將具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓vptat(與絕對溫度成比例)與雙極型晶體管的基極和發(fā)射極之間pn結(jié)的正向電壓vbe(其與溫度一起單調(diào)減少)相加生成。參考電壓vbgr的曲線具有向上凸起的山形。對應(yīng)于山的頂峰部分的溫度t1被設(shè)置為電壓生成電路1的中央使用溫度。因此，在使用溫度t1作為中心的溫度范圍內(nèi)，溫度系數(shù)變?yōu)閹缀鯙榱?，并且生成具有小溫度依賴性的參考電壓vbgr。當(dāng)溫度朝高溫度側(cè)或低溫度側(cè)很大程度遠離溫度t1時，參考電壓vbgr的曲線圖的傾斜變大，即，溫度系數(shù)變大，使得參考電壓vbgr的精度大大下降。在圖1所示實施方式的電壓生成電路1中提供了校正電路20，用于防止參考電壓vbgr的精度的大大下降，甚至在向高溫度側(cè)或低溫度側(cè)遠離中央使用溫度的溫度下。圖2c至圖2f圖示了實施方式用于生成參考電壓vbgr的方法的原理。首先，如圖2c所示，bgr核心電路10生成參考電壓vbgr，以便將對應(yīng)于參考電壓vbgr的曲線圖的山的頂峰部分的溫度向低溫度側(cè)移動。在示圖中，溫度t1被移動至低溫度側(cè)的溫度t1’。將溫度向低溫度側(cè)移動的原因是校正高溫度側(cè)。通過將溫度t1向低溫度側(cè)移動，低溫度側(cè)的精度得到改進。通過校正高溫度側(cè)，高溫度側(cè)的精度得到改進。因此，精度可以在廣泛溫度范圍內(nèi)得到改進。相反，在校正低溫度側(cè)的實例中溫度t1被移動至高溫度側(cè)。如圖2d和圖2e所示，校正電路20執(zhí)行參考電壓vbgr或與參考電壓vbgr成比例的電壓vbgrc和雙極型晶體管的基極和發(fā)射極之間p-n結(jié)的正向電壓vbe之間的減法，用于生成其中減法結(jié)果為正的范圍內(nèi)的校正電流icomp。電壓vbgrc或電壓vbe被生成使得處于電壓vbgrc和電壓vbe交叉點處的溫度t2大于溫度t1’(t2＞t1’)。因此，校正電路20生成從預(yù)先確定的溫度t2向高溫度側(cè)單調(diào)增加的電流，如校正電流icomp(圖2e)。預(yù)先確定的溫度t2還被稱作閾值溫度。如圖2f所示，校正電路20的校正電流icomp(圖2e)被反饋至bgr核心電路10并且被添加至參考電壓vbgr(圖2c)，由此生成最終參考電壓vbgr(圖2f)。最終參考電壓vbgr(圖2f)的曲線圖在溫度t1’和溫度t3(＞t2)兩點中具有山的頂峰，并且其形狀具有在溫度t2周圍的山谷。滿足關(guān)系t1’＜t2＜t3。在從略低于溫度t1’的溫度到略高于溫度t3的溫度范圍內(nèi)，參考電壓vbgr關(guān)于溫度的波動寬度較小。即，在溫度范圍內(nèi)，溫度系數(shù)被抑制成較小。換言之，與圖2b的參考電壓vbgr相比，可以在更寬的范圍內(nèi)降低圖2f的參考電壓vbgr的改變。即，參考電壓vbgr的精度可以被進一步提高。稍后將描述圖1的電壓生成電路1的詳細電路配置。雖然校正電路20的數(shù)目在圖1中為一，但是通過提供多個校正電路，參考電壓vbgr的精度可以被進一步提高。在下文中，將描述提供多個校正電路的實例。圖3是圖示了根據(jù)實施方式在半導(dǎo)體器件中提供的電壓生成電路的另一示例的框圖。電壓生成電路1具有bgr核心電路10和多個校正電路20-1至20-n(其中“n”為自然數(shù)；校正電路的數(shù)目)。bgr核心電路10生成并輸出參考電壓vbgr。多個校正電路20-1至20-n生成校正電流icomp并且使其反饋至bgr核心電路10。校正電路20-i(i＝1至n；自然數(shù))中的每個校正電路生成校正電流icompi(還被稱作“子校正電流”)，校正電流icompi從在校正電路20-i之間變化的預(yù)先確定的溫度(閾值溫度)向低溫度側(cè)或高溫度側(cè)單調(diào)增加。校正電流icomp是用于校正參考電壓vbgr的溫度特性的電流，并且是由多個校正電路20-1至20-n生成的多個校正電流icomp1至icompn的總和。校正電路20-i基于參考電壓vbgr或與參考電壓vbgr對應(yīng)的電壓vbgrc生成校正電流icompi。校正電路20-i可以基于電壓vptat或與電壓vptat對應(yīng)的電流iptat以及電壓vbe或與電壓vbe對應(yīng)的電流ivbe生成校正電流icompi。電壓vptat是具有不同發(fā)射極面積的兩個雙極性型晶體管基射極間電壓的差電壓。電壓vbe是雙極型晶體管的基極和發(fā)射極之間pn結(jié)的正向電壓vbe。在圖3所示實施方式中，為了防止參考電壓vbgr的精度的大大下降，甚至在向高溫度側(cè)或低溫度側(cè)遠離中央使用溫度的溫度下，提供了多個校正電路20-1至20-n。校正電路20-i的每個校正電路生成校正電流icompi。校正電流icompi從閾值溫度t2向高溫度側(cè)或低溫度側(cè)單調(diào)增加。閾值溫度t2不同于另一校正電路20-i’(i’≠i)的校正電流icompi’的預(yù)先確定的溫度t2。沒有必要使用多個校正電路20-1至20-n中的所有校正電路，并且多個校正電路20-1至20-n中的任意一個或多個校正電路可以通過例如控制至校正電路20-i的電源的方法進行操作。換言之，多個校正電路20-1至20-n可以是與bgr核心電路10級聯(lián)的電路，檢測不同的閾值溫度，以及生成不同的校正電流icomp1至icompn。校正電流icomp(＝σicompi)可以通過任意改變級聯(lián)的級數(shù)而任意改變。在下文中，將具體描述。首先，將描述用于校正參考電壓vbgr的高溫度側(cè)上溫度特性的方法。圖4a至圖4e是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。示圖圖示了用于校正圖3的電壓生成電路1中溫度特性的方法的原理。在每個曲線圖中，縱軸指示電壓，并且橫軸指示溫度。曲線圖用于圖示概念并不總是數(shù)值上精確。示圖圖示了其中校正電路20的數(shù)目為三(n＝3，校正電路20-1至20-3)的實例。校正電路20-i的每個校正電路的基本功能與圖1中的校正電路20的基本功能類似。即，校正電路20-i的每個校正電路生成如圖2d和圖2e所示的校正電流icompi。校正電流icompi中的每個校正電流從閾值溫度t2向高溫度側(cè)單調(diào)增加。至少，閾值溫度t2不同于另一校正電路20-i’(i’≠i)的校正電流icompi’的溫度。此外，對校正電流icompi的溫度的增加/減少的比率可以不同。圖4a是對應(yīng)于圖2e、關(guān)于校正電路20-1的曲線圖，并且圖示了校正電流icomp1。校正電流icomp1從閾值溫度t2a向高溫度側(cè)單調(diào)增加。圖4b是對應(yīng)于圖2e、關(guān)于校正電路20-2的曲線圖，并且圖示了校正電流icomp2。校正電流icomp2從閾值溫度t2b向高溫度側(cè)單調(diào)增加。圖4c是對應(yīng)于圖2e、關(guān)于校正電路20-3的曲線圖，并且圖示了校正電流icomp3。校正電流icomp3從閾值溫度t2c向高溫度側(cè)單調(diào)增加。在該實例中，滿足關(guān)系t2a＜t2b＜t2c。閾值溫度t2的改變可以例如通過改變校正電路20-i中的電壓vbgrc實現(xiàn)。在圖4a至圖4c的示例中，可以通過以校正電路20-1、20-2和20-3的順序降低電壓vbgrc來實現(xiàn)。用于生成校正電流icompi的方法不限于圖2d的示例(vbgrc+vbe)。如圖4d所示，最終校正電流icomp是校正電流icomp1、icomp2和icomp3的總和。校正電流icomp是閾值溫度t2a與t2b之間的icomp1，閾值溫度t2b與t2c之間的icomp1+icomp2，以及在閾值溫度t2c或更高溫度下的icomp1+icomp2+icomp3。即，校正電流icomp隨溫度升高逐漸增加。其對應(yīng)于在校正電流icomp被添加之前的參考電壓vbgr(圖2c)逐漸向高溫度側(cè)減少的實例。通過向圖2c的電壓vbgr添加校正電流icomp，生成圖4e的參考電壓vbgr。相比于圖2f的參考電壓vbgr，圖4e的參考電壓vbgr關(guān)于溫度的改變可以在更廣泛的范圍內(nèi)在高溫度側(cè)上降低。即，參考電壓vbgr的精度可以被進一步提高。稍后將描述該實例中圖3的電壓生成電路1的詳細電路配置。接下來，將描述用于校正參考電壓vbgr在低溫度側(cè)上溫度特性的方法。圖5a至圖5e是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。示圖圖示了用于校正圖3的電壓生成電路1中溫度特性的方法的原理。在每個曲線圖中，縱軸指示電壓，并且橫軸指示溫度。曲線圖用于圖示概念并不總是數(shù)值上精確。示圖還圖示了其中校正電路20的數(shù)目為三(n＝3，校正電路20-1至20-3)的實例。校正電路20-i的每個校正電路的基本功能與圖1中的校正電路20的基本功能相反。即，校正電路20-i的每個校正電路執(zhí)行與參考電壓vbgr成比例的電壓vbgrc(或參考電壓vbgr)和基極和發(fā)射極之間p-n結(jié)的正向電壓vbe之間的減法，用于生成減法結(jié)果為正的范圍內(nèi)的校正電流icompi。也即，圖2d中的正電壓是相反的。校正電流icompi中的每個校正電流從閾值溫度t2向低溫度側(cè)單調(diào)增加。至少，閾值溫度t2不同于另一校正電路20-i’(i’≠i)的校正電流icompi’的溫度。此外，對校正電流icompi的溫度的增加/減少的比率可以不同。圖5a是對應(yīng)于圖2e、關(guān)于校正電路20-1的曲線圖，并且圖示了校正電流icomp1。校正電流icomp1從閾值溫度t2c向低溫度側(cè)單調(diào)增加。圖5b是對應(yīng)于圖2e、關(guān)于校正電路20-2的曲線圖，并且圖示了校正電流icomp2。校正電流icomp2從閾值溫度t2b向低溫度側(cè)單調(diào)增加。圖5c是對應(yīng)于圖2e、關(guān)于校正電路20-3的曲線圖，并且圖示了校正電流icomp3。校正電流icomp3從閾值溫度t2a向低溫度側(cè)單調(diào)增加。在該實例中，滿足關(guān)系t2a＜t2b＜t2c。閾值溫度t2的改變可以例如通過改變校正電路20-i中的電壓vbgrc實現(xiàn)。在圖5a至圖5c的示例中，可以通過以校正電路20-1、20-2和20-3的順序增加電壓vbgrc來實現(xiàn)。用于生成校正電流icompi的方法不限于圖2d的示例(vbgrc+vbe)，其中正電壓是相反的。如圖5d所示，最終校正電流icomp是校正電流icomp1、icomp2和icomp3的總和。校正電流icomp是閾值溫度t2c與t2b之間的icomp3，閾值溫度t2b與t2a之間的icomp2+icomp3，以及在閾值溫度t2a或更低溫度下的icomp1+icomp2+icomp3。即，校正電流icomp隨溫度降低逐漸增加。其對應(yīng)于在校正電流icomp被添加之前的參考電壓vbgr(圖2c)逐漸向低溫度側(cè)減少的實例。通過向圖2c的電壓vbgr添加校正電流icomp，生成圖5e的參考電壓vbgr。在該實例中，優(yōu)選在通過將山形頂峰的溫度t1移至高溫度側(cè)(而非低溫度側(cè))獲得的溫度t1’使用圖2c的電壓vbgr的弧線。相比于圖2f的參考電壓vbgr，圖5e的參考電壓vbgr關(guān)于溫度的改變可以在更廣泛的范圍內(nèi)在低溫度側(cè)上降低。即，參考電壓vbgr的精度可以被進一步提高。稍后將描述該實例中圖3的電壓生成電路1的詳細電路配置。根據(jù)待獲得的精度，校正電路20-i的數(shù)目可以如在圖1的實例中為一。接下來，將描述用于校正參考電壓vbgr的高溫度側(cè)和低溫度側(cè)兩者上溫度特性的方法。圖6a至圖6d是圖示了根據(jù)實施方式用于校正電壓生成電路中溫度特性的方法的原理的曲線圖。示圖圖示了用于校正圖3的電壓生成電路1中溫度特性的方法的原理。在每個曲線圖中，縱軸指示電壓，并且橫軸指示溫度。曲線圖用于圖示概念并不總是數(shù)值上精確。示圖圖示了其中校正電路20的數(shù)目為二(n＝2，校正電路20-1和20-2)的實例。校正電路20-1(低溫度側(cè))的基本功能如在圖5a的實例中與圖1中的校正電路20的基本功能相反。校正電路20-2(高溫度側(cè))的基本功能如在圖4a至圖4e的實例中與圖1中的校正電路20的基本功能類似。校正電流icomp1從閾值溫度t2a向低溫度側(cè)單調(diào)增加。校正電流icomp2從閾值溫度t2b向高溫度側(cè)單調(diào)增加。預(yù)先確定的溫度t2a不同于另一預(yù)先確定的溫度t2b。下面，將具體進行描述。此外，關(guān)于校正電流icompi的溫度的增加/減少的比率可以不同。圖6a是對應(yīng)于圖5c、關(guān)于校正電路20-1的曲線圖，并且圖示了校正電流icomp1。校正電流icomp1從閾值溫度t2a向低溫度側(cè)單調(diào)增加。圖6b是對應(yīng)于圖4c、關(guān)于校正電路20-2的曲線圖，并且圖示了校正電流icomp2。校正電流icomp2從閾值溫度t2b向高溫度側(cè)單調(diào)增加。在該實例中，滿足關(guān)系t2a＜t2b。閾值溫度t2的改變可以例如通過改變校正電路20-i中的電壓vbgrc實現(xiàn)。用于生成校正電流icompi的方法不限于圖2d的示例(vbgrc+vbe)。如圖6c所示，最終校正電流icomp是校正電流icomp1和icomp2的總和。校正電流icomp是在閾值溫度t2a或更低溫度下的icomp1，以及在閾值溫度t2b或更高溫度下的icomp2。即，校正電流icomp隨溫度在低溫度側(cè)降低而增加，并且隨溫度在高溫度側(cè)升高而增加。其對應(yīng)于在校正電流icomp被添加之前的參考電壓vbgr(圖2c)向低溫度側(cè)減少并且向高溫度側(cè)減少的實例。通過向圖2b的電壓vbgr添加校正電流icomp，生成圖6d的參考電壓vbgr。在該實例中，如2b的電壓vbgr，并非總是需要將在山形頂峰的溫度t1移至低溫度側(cè)或高溫度側(cè)。相比于圖2b的參考電壓vbgr，圖6d的參考電壓vbgr關(guān)于溫度的改變可以在更廣泛的范圍內(nèi)在低溫度側(cè)和高溫度側(cè)兩者上降低。即，參考電壓vbgr的精度可以被進一步提高。稍后將描述該實例中圖3的電壓生成電路1的詳細電路配置。根據(jù)待獲得的精度，可以在高溫度側(cè)和低溫度側(cè)中的每一側(cè)上提供多個校正電路20-i。校正電路20-i在低溫度側(cè)上的數(shù)目與在高溫度側(cè)上的數(shù)目可以彼此不同。2.實施方式的細節(jié)下文，將描述用于實現(xiàn)實施方式概述中描述的配置和效果的具體示例的細節(jié)。第一實施方式將描述根據(jù)第一實施方式的半導(dǎo)體器件。在第一實施方式中，將描述如下實例，其中校正電路20基于參考電壓vbgr(或電壓vbgrc)以及雙極型晶體管的基極和發(fā)射極之間的電壓vbe生成校正電流icomp并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為一。該實施方式中的電壓生成電路為圖1中所示的電壓生成電路，并且如圖2c至圖2f所示在高溫度側(cè)上執(zhí)行校正。圖7是圖示了根據(jù)第一實施方式電壓生成電路的詳細電路配置的示例的電路圖。雖然不受限制，但是電壓生成電路1通過已知cmos集成電路制造技術(shù)被形成在半導(dǎo)體襯底(諸如單個硅襯底)上。該配置在以下實施方式中是相同的。bgr核心電路10具有電流生成單元101和電壓輸出單元102。電流生成單元101生成通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基極和發(fā)射極之間的電壓的差電壓(δvbe)的電流、根據(jù)雙極型晶體管q2的基射極間電壓vbe2的電流和校正電路20生成的校正電流icomp相加獲得的電流i。電壓輸出單元102將生成的電流轉(zhuǎn)換成參考電壓vbgr并將其輸出。電流生成單元101例如具有npn型雙極型晶體管q1和q2，電阻器r1、r2、r3、r5、r7、r8和rz、電容器cc、差分放大器a1和p溝道類型mos晶體管mp1和mp2。輸出單元102例如具有電阻器r4。雙極型晶體管q1和q2的發(fā)射極端子通常被耦合。雙極型晶體管q1的基極端子被耦合至雙極型晶體管q2的集電極端子。雙極型晶體管q1的發(fā)射極面積是雙極型晶體管q2的發(fā)射極面積的“n”倍(n為二或更大的整數(shù))。即，被設(shè)置使得當(dāng)相同電流通過雙極型晶體管q1和q2時，雙極型晶體管q2的發(fā)射極電流密度是雙極型晶體管q1的發(fā)射極電流密度的“n”倍。在該示圖的示例中，“n”等于20。電阻器r1的一端被耦合至雙極型晶體管q2的基極端子，并且另一端被耦合至雙極型晶體管q1的集電極端子。電阻器r2的一端被耦合至電阻器r1的一端，并且另一端被耦合至雙極型晶體管q1的集電極端子。電阻器r5被提供在通常耦合至雙極型晶體管q1和q2的發(fā)射極端子與接地節(jié)點之間。電阻器r3被提供在雙極型晶體管q2的基極端子與接地節(jié)點之間。向差分放大器a1供應(yīng)在雙極型晶體管q1和q2的每一個的集電極側(cè)上的電勢。pmos晶體管mp1和mp2的每一個具有差分放大器a1的輸出電壓被向其供應(yīng)的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r7或r8與其耦合的源極端子。pmos晶體管mp1的漏極端子被耦合至電阻器r1和r2的連接節(jié)點。通過這種方式，形成反饋環(huán)路。電阻器r4的一端被耦合至pmos晶體管mp2的漏極端子，并且另一端被耦合至接地節(jié)點。因此，電流i從pmos晶體管mp2的漏極端子被供應(yīng)至電阻器r4。pmos晶體管mp2的漏極端子與電阻器r4之間連接節(jié)點處的電壓為參考電壓vbgr。稍后將描述bgr核心電路10的操作原理。電阻器rz和電容器cc以此順序串聯(lián)耦合并且耦合至差分放大器a1的輸出側(cè)以及pmos晶體管mp1的漏極端子。這些元件是用于相位補償?shù)脑苑乐闺娐氛袷?，并且與電流和電壓生成不具有直接關(guān)系。電阻器r7和r8是源電阻器用于降低pmos晶體管mp1和mp2中不匹配的影響，并且可以在可以忽略不匹配的影響的情況下省略。校正電路20根據(jù)如下電壓生成校正電流icomp，該電壓通過將雙極型晶體管q3的基射極間電壓vbe3從輸出電壓vbgr或?qū)?yīng)于輸出電壓vbgr的電壓vbgrc減去而獲得，并且將生成的校正電流icomp反饋至電流生成單元101。校正電路20例如具有差分放大器a2、雙極型晶體管q3、電阻器r6、p溝道類型mos晶體管mp3和mp4。優(yōu)選地，校正電路20具有p溝道類型mos晶體管mp6。差分放大器a2接收bgr核心電路10的輸出電壓vbgr以及對應(yīng)于輸出電壓vbgr的vbgrc并且用作電壓跟隨器。雙極型晶體管q3具有差分放大器a2的輸出端子與其耦合的基極端子。電阻器r6被提供在雙極型晶體管q3的發(fā)射極端子與接地節(jié)點之間。pmos晶體管mp3具有電源節(jié)點vcc與其耦合的源極端子以及具有耦合的柵極端子與漏極端子并且與雙極型晶體管q3的集電極端子耦合。pmos晶體管mp4的源極端子被耦合至電源節(jié)點vcc，并且柵極端子被耦合至pmos晶體管mp3的柵極端子。pmos晶體管mp3和mp4配置如下電流鏡電路，該電流鏡電路根據(jù)雙極型晶體管q3的集電極側(cè)上流動的電流從pmos晶體管mp4輸出校正電流icomp。雖然不受限制，但是該校正電流icomp被反饋至電流生成單元101的電阻器r5與雙極型晶體管q1和q2的通常耦合的發(fā)射極端子之間的節(jié)點。通過采用反饋方法，精度可以被提高而不需要元件電路(諸如差分放大器和用于校正電路20的電流鏡)的高精度，以及不需要添加大面積和電流。差分放大器a2被提供以供應(yīng)雙極型晶體管q3的基極電流。然而，在可以通過直接從pmos晶體管mp2供應(yīng)基極電流而忽略參考電壓vbgr的影響的情況下可以省略差分放大器a2。稍后將描述校正電路20的詳細操作原理。電壓生成電路1的操作原理將關(guān)于bgr核心電路10和校正電路20中的每一個進行描述。(1)bgr核心電路10在圖7中，電阻器r1中流動的電流被表示為i1，電阻器r2中流動的電流被表示為i2，pmos晶體管mp1和mp2中流動的電流被表示為i，以及電阻器r1和r2的連接點處的電壓被表示為v3，并且假設(shè)滿足關(guān)系r1＝r2＝r12。在如下描述中，電流鏡電路與類似物的鏡像比為1:1。然而，本發(fā)明并不限于該比率，并且該鏡像比可以被改變。在如下描述中，為了更容易理解，執(zhí)行計算而不需要考慮雙極型晶體管的基極電流。然而，在仿真或?qū)嶋H設(shè)計中，執(zhí)行包括基極電流的計算。雙極型晶體管的飽和電流密度被表示為js，單位面積被表示為a，熱電壓被表示為vt＝kt/q，玻耳茲曼常量(boltzmannconstant)被表示為k，絕對溫度被表示為t，以及電荷基本量子被表示為q。關(guān)于雙極型晶體管q1的基射極間電壓vbe1和雙極型晶體管q2的基射極間電壓vbe2滿足方程式1。當(dāng)差分放大器a1的反饋操作正常時，滿足如下方程式2。r12i2+vbe1＝vbe2…(2)當(dāng)方程式1被方程式2取代時，滿足如下方程式3。根據(jù)基爾霍夫(kirchhoff)電壓定律，從電勢v3的節(jié)點到差分放大器a1的輸入端子滿足如下方程式4。當(dāng)方程式4被整理，作為電流i1和i2的關(guān)系的如下方程式5被滿足。當(dāng)電流i2從方程式3和方程式5中消除時，方程式可以近似作為如下方程式6。vos表示差分放大器a1的輸入偏移電壓。在方程式6中，假設(shè)滿足vos/i1·r12＜＜1。v3-r12i1+vos＝v3-r12i2…(4)通過解出方程式6中關(guān)于i1的二次方程式，i1被表示為如下方程式7a。方程式7a中的d被表示為如下方程式7b。d＝(vtln(n))2+(2ln(n)-4)vosvt+vos2…(7b)因此，輸出電壓vbgr可以由如下方程式8表示。從該方程式容易看出，通過關(guān)系r4＜r3，輸出電壓vbgr可以被降低(大于1.0v或更少)。當(dāng)基于方程式8獲得vos＝0時的輸出電壓vbgr的誤差δvbgr時，與非專利文獻1和專利文獻1中描述的bgr核心電路的值相比，該實施方式的bgr核心電路10的值可以變得非常小。容易理解，該實施方式的bgr核心電路10的輸出電壓vbgr為1.0v或更少，并且操作可以從大約1.0v作為電源電壓vcc進行操作。其還可以容易地從方程式8理解。即，該實施方式的bgr核心電路10通過將在電阻器r3中流動的、根據(jù)雙極型晶體管q2的vbe的電流(ir3＝vbe2/r3)與和絕對溫度成比例的ptat(與絕對溫度成比例)電流(i＝i1+i2)相加而取消了與溫度成比例的系數(shù)。電阻器r4將通過加法獲得的電流轉(zhuǎn)換成電壓并且輸出該電壓。因此，通過調(diào)節(jié)電阻器r3和r4之間的比例，可以輸出1.0v或更少的低輸出電壓vbgr。如上文所述，在bgr核心電路10中，通過調(diào)節(jié)電阻器r3和r4之間的比率，可以生成更低的輸出電壓vbgr，并且可以實現(xiàn)在更低電源電壓vcc的操作。此外，如圖7所示，通過將電阻器r5插入在雙極型晶體管q1和q2的發(fā)射極端子與接地節(jié)點之間，差分放大器a1的共輸入電壓可以被移至更高，從而促進設(shè)計。(ii)校正電路20首先，將描述雙極型晶體管的基射極間電壓vbe的溫度依賴性。當(dāng)集電極電流ic的溫度依賴性由非專利文獻2中描述的如下方程式9表示時，基射極間電壓的溫度依賴性被表示為如下方程式10。ic∝tm…(9)在該方程式中，tr表示參考溫度。η表示取決于雙極型晶體管的器件結(jié)構(gòu)的常量并且其值為大約3.6至4.0。vg0表示到帶隙電壓的絕對溫度ok的外推(extrapolation)值。如上文所述，當(dāng)集電極電流ic與絕對溫度成比例時，“m”變成“1”。方程式10變形為如下方程式11。在方程式11中，第一項是不取決于溫度的常量，并且第二項與絕對溫度成比例。第三項不與絕對溫度成比例并且表示非線性依賴性。即，基射極間電壓vbe表示對溫度的非線性依賴性。當(dāng)電阻比確定的常量被設(shè)置為k和l時，“(1)bgr核心電路10”中描述的bgr核心電路的一般公式(方程式8)可以由以下方程式12表示。δvbe表示兩個雙極型晶體管q1和q2的基射極間電壓vbe的差電壓。如還可以從方程式12理解，第一項中基射極間電壓vbe的溫度依賴性具有非線性。理論上不可能僅通過與絕對溫度成比例的第二項來校正非線性溫度依賴性。因此，在該實施方式的電壓生成電路1中，輸出電壓vbgr的非線性溫度依賴性由以下方法校正。在圖7中，在電阻器r5和雙極型晶體管q1和q2的發(fā)射極端子的耦合節(jié)點處的電勢被設(shè)置為v2，并且校正電流被設(shè)置為icomp。為了更容易理解，假設(shè)r1＝r2＝r12，并且i1＝i2＝iptat。iptat可以根據(jù)vbe2＝vbe1+r12·iptat由以下方程式13表示。電流i根據(jù)基爾霍夫電流定律由以下方程式14表示，并且在電阻器r2中流動的電流ir3被表示為以下方程式15，使得電流i由以下方程式16表示。i＝2iptat+ir3…(14)因此，輸出電壓vbgr由以下方程式17表示。例如圖3的bgr核心電路10，可以通過調(diào)節(jié)電阻器r3和r4降低輸出電壓vbgr。當(dāng)pmos晶體管mp3和mp4的鏡像比被設(shè)置為1:1時，校正電流icomp可以由以下方程式18表示。如方程式18所示，校正電流icomp基于輸出電壓vbgrc與雙極型晶體管q3的基射極間電壓vbe3之間的差電壓vbe3而生成。由于在低溫度側(cè)上vbgrc小于vbe3，因此校正電流icomp不流動。在高溫度側(cè)上，校正電流icomp從vbgrc變得等于vbe3的溫度處添加。因此，校正電流icomp由如下方程式19表示。因此，在電壓生成電路1中，方程式17中第一項的基射極間電壓vbe(對應(yīng)于圖2a中的vbe)的非線性通過第二項的iptat(對應(yīng)于圖2e的icomp)經(jīng)受線性校正，并且還通過第三項的校正電流icomp(對應(yīng)于圖2e的icomp)經(jīng)受非線性校正。通過根據(jù)具有溫度依賴性的兩個電壓(輸出電壓vbgrc和基射極間電壓vbe3，對應(yīng)于圖2d中的vbgrc和vbe)之間的差生成校正電流icomp，校正電流icomp從vbgrc＝vbe3的溫度處添加。校正電流icomp的傾斜可以由電阻器r6的值控制。因此，通過調(diào)節(jié)vbgr的特性使得在期望的溫度范圍內(nèi)滿足關(guān)系vbgrc≥vbe3以校正溫度特性，非線性溫度特性可以被校正。上述計算是近似計算。實際中，在bgr核心電路10與校正電路20之間形成環(huán)路，并且執(zhí)行反饋。因此，根據(jù)上文計算的略微偏差發(fā)生在如電阻值、校正電流icomp值等中。精確值可以通過仿真獲得。在該示例中，由于電源電壓vcc為大約1.0v并且在假設(shè)輸出電壓vbgr被設(shè)置為大約0.63v的情況下，校正電路20中雙極型晶體管q3的級數(shù)為一。在輸出電壓為大約1.2v的情況下期望將校正電路20中雙極型晶體管q3的級數(shù)設(shè)置為二。是否使用校正電路20可以由控制信號(掉電信號)控制。例如，存在以下方法。pmos晶體管mp6具有電源節(jié)點vcc與其耦合的源極端子并且具有pmos晶體管mp3的柵極端子與其耦合的漏極端子。分別向差分放大器a2的電源開關(guān)(未示出)和pmos晶體管mp6的柵極端子提供掉電信號pd和其反相信號pd_n。掉電信號pd是用于在其處于高電平時減少校正電路20的功率的控制信號。即，在沒有使用校正電路20的情況下，掉電信號pd被設(shè)置為高電平。在該實例中，差分放大器a2的電源開關(guān)被關(guān)斷，至差分放大器a2的電源被停止，pmos晶體管mp6被開啟，以及pmos晶體管mp3和mp4被關(guān)斷。因此，校正電路20的操作可以被停止。該方法還可以用于以下其它實施方式。在電壓生成電路1中，通過使得bgr核心電路10的電阻器r1至r5和電阻器r6可變，可以在電壓生成電路1的制造之后調(diào)節(jié)(修正)參考電壓vbgr。即，為了校正在制造時器件變化的影響，在制造之后向電阻器r1至r6提供調(diào)節(jié)電阻值的功能。例如，通過向電阻器提供抽頭(tap)以及通過半導(dǎo)體開關(guān)、熔斷器等執(zhí)行切換，電阻器可以在制造之后進行調(diào)節(jié)。用于保存抽頭切換信息的位置可以位于半導(dǎo)體芯片的內(nèi)部或外部。然而，信息以非易失性方式保存在熔斷器或非易失性存儲器中以便制造之后可重寫。在制造中受器件變化影響的特性包括輸出的絕對值(參考電壓vbgr)和溫度特性。例如，在圖7的電路中，通過調(diào)節(jié)電阻器r3，即，通過在bgr核心電路10的制造之后改變電阻器r3的大小，可以改進輸出(參考電壓vbgr)的溫度特性。通過改變電阻器r1＝r2＝r12的大小也可以得到類似改進。通過調(diào)節(jié)電阻器r4，可以改進輸出(參考電壓vbgr)的絕對值。通過調(diào)節(jié)電阻器r5和電阻器r6，可以改進輸出(參考電壓vbgr)的非線性效應(yīng)。這些還可以從方程式17、19等容易理解。如電阻器r1至r6，優(yōu)選使用相同器件類型的電阻器(例如，使用多晶硅的電阻器)。該方法還可以用于以下其它實施方式。修改接下來，將描述對第一實施方式的電壓生成電路1的詳細電路配置的修改。圖8是圖示了根據(jù)第一實施方式電壓生成電路1的詳細電路配置的修改的電路圖。圖8的電壓生成電路1不同于圖7的電壓生成電路1，不同點在于2在校正電路20a中沒有使用差分放大器a。在下文中，將主要描述與圖7的電壓生成電路1的不同點。在該實例中，bgr核心電路10向校正電路20a供應(yīng)電流i而非參考電壓vbgr。電流i是如圖7的實例中i1(iptat)+i2(iptat)和ir3的總和，并且是pmos晶體管mp2中流動的電流。校正電路20a通過從對應(yīng)于生成自電流i的參考電壓vbgr的vbgrc中減去雙極型晶體管q3的基射極間電壓vbe3而生成校正電流icomp，并且使得該校正電流icomp反饋至電流生成單元101。校正電路20a例如具有雙極型晶體管q3，電阻器r6、r10和r40，以及p溝道類型mos晶體管mp3和mp4。這里沒有示出圖7中所示的p溝道類型mos晶體管mp6。pmos晶體管mp5具有bgr核心電路10中pmos晶體管mp2的柵極端子與其耦合的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r10與其耦合的源極端子。電阻器r40的一端被耦合至pmos晶體管mp5的漏極并且另一端被耦合至接地節(jié)點。pmos晶體管mp5與電阻器r40之間的耦合節(jié)點被耦合至雙極型晶體管q3的基極端子。另一雙極型晶體管q3，電阻器r6以及pmos晶體管mp3和mp4與圖7的實例類似。在bgr核心電路中省略電阻器r7和r8的情況下，還省略電阻器r10。電流鏡電路包括pmos晶體管mp5和bgr核心電路10中的pmos晶體管mp2。因此，pmos晶體管mp2中流動的電流i還在pmos晶體管mp5中流動。因此，在pmos晶體管mp5與電阻器r40之間的連接節(jié)點處生成對應(yīng)于輸出電壓vbgr的電壓vbgrc。參考電壓vbgrc被供應(yīng)至雙極型晶體管q3的基極端子。因此，圖8的校正電路20a可以執(zhí)行與圖7的校正電路20類似的操作。在該實施方式中，同樣在圖8的電壓生成電路1中，可以獲得類似于圖7的電壓生成電路1的效果。另外，圖8的校正電路20a與圖7的校正電路20不同，其不使用差分放大器a2。因此，與圖7的校正電路20相比電路面積可以被減少。第二實施方式將描述根據(jù)第二實施方式的半導(dǎo)體器件。在第二實施方式中，將描述如下實例，其中校正電路20基于參考電壓vbgr(或電壓vbgrc)以及雙極型晶體管的基射極間電壓vbe生成校正電流icomp并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)。在該實施方式中，提供多個校正電路20。換言之，其中提供多個校正電路20的實施方式不同于其中校正電路20的數(shù)目為一的第一實施方式。在下文，將主要描述與第一實施方式的不同點。第二實施方式中的電壓生成電路為如圖3中所示的電壓生成電路，并且如圖4a至圖4e所示在高溫度側(cè)上執(zhí)行校正。圖9是圖示了根據(jù)第二實施方式電壓生成電路1的詳細電路配置的示例的電路圖。電壓生成電路1不同于圖7的電壓生成電路1，不同點在于校正電路20的數(shù)目為多個，例如，三個。在示圖的示例中，校正電路20并非彼此獨立存在但從電路的實質(zhì)功能的角度被視為三個。該三個校正電路20可以彼此獨立存在。在下文，將主要描述與圖7的電壓生成電路1的不同點。bgr核心電路10的輸出單元102具有四個電阻器r4a、r4b、r4c和r4d。該電阻器r4a、r4b、r4c和r4d在pmos晶體管mp2的漏極端子與接地節(jié)點之間以此順序串聯(lián)耦合。在p溝道類型mos晶體管mp2的漏極端子與電阻器r4a之間連接節(jié)點處的電壓作為參考電壓vbgr。該參考電壓vbgr被電阻器r4a、r4b、r4c和r4d劃分。因此，在電阻器r4a與r4b之間連接節(jié)點的電壓作為vbgrca向校正電路20輸出。類似地，在電阻器r4b與r4c之間連接節(jié)點的電壓作為vbgrcb向校正電路20輸出。另外，在電阻器r4c與r4d之間連接節(jié)點的電壓作為vbgrcc向校正電路20輸出。滿足如下關(guān)系：參考電壓vbgr＞電壓vbgrca＞電壓vbgrcb＞電壓vbgrcc?？梢哉J為電壓vbgrca、vbgrcb和vbgrcc為對應(yīng)于電壓vbgr的電壓vbgrc。校正電路20例如具有差分放大器a2a、a2b和a2c，雙極型晶體管q3a、q3b和q3c，電阻器r6a、r6b和r6c，以及p溝道類型mos晶體管mp3和mp4。在校正電路20中，校正電路20-1包括差分放大器a2a，雙極型晶體管q3a，電阻器r6a，以及p溝道類型mos晶體管mp3和mp4。類似地，另一校正電路20-2包括差分放大器a2b，雙極型晶體管q3b，電阻器r6b，以及p溝道類型mos晶體管mp3和mp4。此外，另一校正電路20-3包括差分放大器a2c，雙極型晶體管q3c，電阻器r6c，以及p溝道類型mos晶體管mp3和mp4。因此，配置電流鏡電路的pmos晶體管mp3和mp4由三個校正電路20-1至20-3共同使用。在示圖中，沒有圖示圖7中所示的p溝道類型mos晶體管mp6。在校正電路20-1中，差分放大器a2a接收bgr核心電路10的輸出電壓vbgrca并且配置為電壓跟隨器。雙極型晶體管q3a具有差分放大器a2a的輸出端子與其耦合的基極端子并且具有pmos晶體管mp3的漏極端子與其耦合的集電極端子。電阻器r6a被提供在雙極型晶體管q3a的發(fā)射極端子與接地節(jié)點之間。校正電路20-1生成與通過從vbgrca減去雙極型晶體管q3a的基射極間電壓vbe3a獲得的電壓對應(yīng)的校正電流icomp1。此時的閾值溫度為圖4a中的t2a。類似地，在校正電路20-2中，差分放大器a2b接收bgr核心電路10的輸出電壓vbgrcb并且配置為電壓跟隨器。雙極型晶體管q3b具有差分放大器a2b的輸出端子與其耦合的基極端子并且具有pmos晶體管mp3的漏極端子與其耦合的集電極端子。電阻器r6b被提供在雙極型晶體管q3b的發(fā)射極端子與接地節(jié)點之間。校正電路20-2生成與通過從vbgrcb減去雙極型晶體管q3b的基射極間電壓vbe3b獲得的電壓對應(yīng)的校正電流icomp2。此時的閾值溫度為圖4b中的t2b。類似地，在校正電路20-3中，差分放大器a2c接收bgr核心電路10的輸出電壓vbgrcc并且作為電壓跟隨器。雙極型晶體管q3c具有差分放大器a2c的輸出端子與其耦合的基極端子并且具有pmos晶體管mp3的漏極端子與其耦合的集電極端子。電阻器r6c被提供在雙極型晶體管q3c的發(fā)射極端子與接地節(jié)點之間。校正電路20-3生成與通過從vbgrcc減去雙極型晶體管q3c的基射極間電壓vbe3c獲得的電壓對應(yīng)的校正電流icomp3。此時的閾值溫度為圖4c中的t2c。pmos晶體管mp3和mp4與圖7的實例類似。pmos晶體管mp3和mp4配置電流鏡電路，其從pmos晶體管mp4輸出在雙極型晶體管q3(q3a、q3b和q3c)的集電極側(cè)上流動的電流。pmos晶體管mp3和mp4由三個校正電路20-1至20-3共同使用。因此，從pmos晶體管mp4輸出的校正電流icomp為校正電流icomp1、icomp2和icomp3的總和。在該實例中，如用于改變每個校正電路20中的閾值溫度t2(t2a、t2b和t2c)的方法，例如，存在用于改變電阻器r4a、r4b、r4c和r4d的值的方法。因此，改變電壓vbgrca、vbgrcb和vbgrcc，使得與電壓vbe3的交叉點被改變(參考圖2d)。因此，改變了閾值溫度t2a、t2b和t2c。另一方面，如用于改變校正電流icomp的增加/減少的溫度依賴性(圖4a、圖4b和圖4c中曲線圖的傾斜)的方法，存在用于改變電阻器r6a、r6b和r6c的大小的方法。電阻器越大，傾斜變得越小。bgr核心電路10和校正電路20的其它配置、操作和原理與圖7的實例類似。同樣在該實施方式中，可以獲得與圖7電壓生成電路1類似的效果。另外，在該實例中，通過增加校正電路20，可以獲得參考圖4a至圖4e描述的效果。修改1現(xiàn)將描述根據(jù)第二實施方式的電壓生成電路1的詳細電路配置的修改。圖10是圖示了根據(jù)第二實施方式電壓生成電路1的詳細電路配置的修改的電路圖。圖10的電壓生成電路1不同于圖9的電壓生成電路1，不同點在于在校正電路20b(20b-1至20b-3)中沒有使用差分放大器a2a至a2c。在下文中，將主要描述與圖9的電壓生成電路1的不同點。差分放大器a2a至a2c被提供用于供應(yīng)雙極型晶體管q3a至q3c的基極電流。其可以在來自pmos晶體管mp2的基極電流的直接供應(yīng)的參考電壓vbgr的影響可以被忽略的情況下被省略。在該實施方式中，同樣在圖10的電壓生成電路1中，可以獲得類似于圖9的電壓生成電路1的實例的效果。另外，與圖9的校正電路20不同，圖10的校正電路20b不使用差分放大器a2a至a2c。因此，與圖9的校正電路20相比，電路面積可以被減小。修改2此外，將描述根據(jù)第二實施方式的電壓生成電路1的詳細電路配置的修改。圖11是圖示了根據(jù)第二實施方式電壓生成電路1的詳細電路配置的修改的電路圖。圖11的電壓生成電路1不同于圖10的電壓生成電路1，不同點在于bgr核心電路10不具有劃分參考電壓vbgr的電阻器r4a至r4d，但校正電路20a具有具備相同功能的電阻器r40a至r40d。在下文中，將主要描述與圖10的電壓生成電路1的不同點。在該實例中，bgr核心電路10向校正電路20a供應(yīng)電流i而不供應(yīng)參考電壓vbgr。電流i是如在圖9的實例中i1(iptat)+i2(iptat)和ir3的總和，并且是pmos晶體管mp2中流動的電流。沒有提供用于劃分參考電壓vbgr的電阻器r4a、r4b、r4c和r4d。校正電路20a通過從對應(yīng)于生成自電流i的參考電壓vbgr的vbgrc中減去雙極型晶體管q3的基射極間電壓vbe3生成校正電流icomp，并且使得該校正電流icomp反饋至電流生成單元101。校正電路20a例如具有雙極型晶體管q3a、q3b和q3c，電阻器r6a、r6b、r6c、r10、r40a、r40b、r40c和r40d，以及p溝道類型mos晶體管mp3、mp4和mp5。在校正電路20a中，校正電路20a-1包括雙極型晶體管q3a，電阻器r6a、r10、r40a、r40b、r40c和r40d，以及p溝道類型mos晶體管mp3、mp4和mp5。類似地，另一校正電路20a-2包括雙極型晶體管q3b，電阻器r6b、r10、r40a、r40b、r40c和r40d，以及p溝道類型mos晶體管mp3、mp4和mp5。此外，另一校正電路20a-3包括雙極型晶體管q3c，電阻器r6c、r10、r40a、r40b、r40c和r40d，以及p溝道類型mos晶體管mp3、mp4和mp5。因此，電阻器r10、r40a、r40b、r40、和r40d，以及配置電流鏡電路的p溝道類型mos晶體管mp5和配置另一電流鏡電路的pmos晶體管mp3和mp4由三個校正電路20a-1至20a-3共同使用。在示圖中，沒有圖示圖7中所示的p溝道類型mos晶體管mp6。電阻器r40a可以被省略。pmos晶體管mp5具有bgr核心電路10中pmos晶體管mp2的柵極端子與其耦合的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r10與其耦合的源極端子。電阻器r40a、r40b、r40c和r40d在pmos晶體管mp5的漏極端子與接地節(jié)點之間以此順序串聯(lián)耦合。在pmos晶體管mp5的漏極端子與電阻器r40a之間連接節(jié)點處的電壓等于參考電壓vbgrc(在該實例中，等于vbgr)。該電壓vbgrc被電阻器r40a、r40b、r40c和r40d劃分。因此，在電阻器r40a與r40b之間連接節(jié)點處的電壓作為vbgrca向雙極型晶體管q3a的基極端子輸出。類似地，在電阻器r40b與r40c之間連接節(jié)點的電壓作為vbgrcb向雙極型晶體管q3b的基極端子輸出。另外，在電阻器r40c與r40d之間連接節(jié)點的電壓作為vbgrcc向雙極型晶體管q3c的基極端子輸出。滿足如下關(guān)系：參考電壓vbgr＞電壓vbgrca＞電壓vbgrcb＞電壓vbgrcc?？梢哉J為電壓vbgrca、vbgrcb和vbgrcc為對應(yīng)于電壓vbgr的電壓vbgrc。雙極型晶體管q3a、q3a和q3c，電阻器r6a、r6b和r6c，以及p溝道類型mos晶體管mp3和mp4之間的關(guān)系與圖10的實例類似。電流鏡電路包括pmos晶體管mp5和bgr核心電路10中的pmos晶體管mp2。因此，pmos晶體管mp2中流動的電流i還在pmos晶體管mp5中流動。因此，在pmos晶體管mp5與電阻器r40之間的連接節(jié)點處生成電壓vbgrc(＝電壓vbgr)。參考電壓vbgrc被電阻器r40a、r40b和r40c劃分并且作為電壓vbgrca、vbgrcb和vbgrcc被供應(yīng)至雙極型晶體管q3a、q3b和q3c的基極端子。因此，圖11的校正電路20a-1至20a-3可以執(zhí)行與圖10的校正電路20a-1至20a-3類似的操作。在該實例中，如用于改變每個校正電路20中的閾值溫度t2(t2a、t2b和t2c)的方法，例如，存在用于改變電阻器r40a、r40b、r40c和r40d的值的方法。因此，改變電壓vbgrca、vbgrcb和vbgrcc，使得與電壓vbe3的交叉點被改變(參考圖2d)。因此，改變了閾值溫度t2a、t2b和t2c。另一方面，如用于改變校正電流icomp的增加/減少的溫度依賴性(圖4a、圖4b和圖4c中曲線圖的傾斜)的方法，存在用于改變電阻器r6a、r6b和r6c的大小的方法。電阻器越大，傾斜變得越小。bgr核心電路10和校正電路20的其它配置、操作和原理與圖9的實例類似。在該實施方式中，同樣在圖11的電壓生成電路1中，可以獲得與圖10電壓生成電路1類似的效果。另外，不同于圖10的bgr核心電路10，圖11的bgr核心電路10不使用電阻器r4進行分壓。因此，可以簡化在bgr核心電路10上的布線。在該實施方式中，是否使用校正電路20可以由第一實施方式中描述的控制信號(掉電信號)控制。例如，其可以通過向pmos晶體管mp6的柵極端子供應(yīng)掉電信號pd執(zhí)行。即，每個實施方式中的電壓生成電路1可以通過掉電信號選擇性地開啟/關(guān)斷多個校正電路20中期望的校正電路20。例如，在無需考慮溫度依賴性的周圍環(huán)境的情況下或者在系統(tǒng)要求的輸出電壓vbgr的精度不高的情況下，可以關(guān)斷多個校正電路20的所有或一部分校正電路。相反，在需要考慮溫度依賴性的周圍環(huán)境的情況下或者在系統(tǒng)要求的輸出電壓vbgr的精度非常高的情況下，可以開啟多個校正電路20的所有校正電路。換言之，在實施方式的電壓生成電路1中，輸出電壓vbgr的溫度依賴性的曲線圖可以預(yù)先或隨后成為期望弧線。通過此方式，校正電路20中不必要消耗的功率可以被抑制，并且可以節(jié)省功率。這還可以類似地應(yīng)用于具有多個校正電路20的以下其它實施方式。第三實施方式將描述根據(jù)第三實施方式的半導(dǎo)體器件。在第三實施方式中，將描述如下實例，其中校正電路20基于參考電壓vbgr(或電壓vbgrc)以及雙極型晶體管的基射極間電壓vbe生成校正電流icomp并且通過該校正電流icomp校正參考電壓vbgr的低溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為一。換言之，該實施方式不同于用于校正參考電壓vbgr的高溫度側(cè)的第一實施方式，不同點在于該實施方式校正的是參考電壓vbgr的低溫度側(cè)。在下文，將主要描述與第一實施方式的不同點。該實施方式的電壓生成電路為圖1中所示的電壓生成電路，并且如圖5a至圖5e(校正電路20的數(shù)目為一)所示在低溫度側(cè)上執(zhí)行校正。圖12是圖示了根據(jù)第三實施方式電壓生成電路1的詳細電路配置的示例的電路圖。電壓生成電路1不同于圖8的電壓生成電路1，不同點在于校正電路20c中沒有使用電阻器r40而使用了二極管d1和d2。在下文，將主要描述與圖8的電壓生成電路1的不同點。校正電路20c通過從與生成自電流i的二極管的正向電壓兩倍高的電壓2vd中減去雙極型晶體管q3的基射極間電壓vbe3而生成校正電流icomp，并且使得該校正電流icomp反饋至電流生成單元101。校正電路20c例如具有雙極型晶體管q3，電阻器r6和r10、二極管d1和d2以及p溝道類型mos晶體管mp3、mp4和mp5。在該實例中，沒有圖示圖7中所示的p溝道類型mos晶體管mp6。pmos晶體管mp5具有bgr核心電路10中pmos晶體管mp2的柵極端子與其耦合的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r10與其耦合的源極端子。二極管d1和d2的一端被耦合至pmos晶體管mp5的漏極，并且另一端被耦合至接地節(jié)點。pmos晶體管mp5與二極管d1和d2之間的連接節(jié)點被耦合至雙極型晶體管q3的基極端子。其它雙極型晶體管q3，電阻器r6和r10，以及pmos晶體管mp3和mp4與圖8的實例類似。電流鏡電路包括pmos晶體管mp5和bgr核心電路10中的pmos晶體管mp2。因此，pmos晶體管mp2中流動的電流i還在pmos晶體管mp5中流動。因此，在pmos晶體管mp5與二極管d1之間的連接節(jié)點處的電壓為與該二極管正向電壓兩倍大的電壓2vd。電壓2vd被提供至雙極型晶體管q3的基極端子。通過操作，校正電流icomp以類似于圖8的實例的方式生成。當(dāng)周圍溫度升高時，二極管d1和d2的正向電壓減少。因此，當(dāng)電流i為常量時，電壓2vd減少，以及雙極型晶體管q3的基極電壓正在減少并且校正電流icomp也在減少。因此，在預(yù)先確定的溫度t2(閾值溫度)或更高溫度下，雙極型晶體管q3的基極電壓變得非常低(閾值電壓或更少)，沒有電流通過雙極型晶體管q3。因此，也沒有電流在包括pmos晶體管mp3和mp4的電流鏡電路中流動。因此，校正電流icomp變?yōu)榱?。即，校正電流icomp隨溫度增加而減少并且在高于閾值溫度t2的溫度下不流動。換言之，校正電流icomp從閾值溫度t2向低溫度側(cè)單調(diào)增加。如上所述，校正電路20c是能夠?qū)崿F(xiàn)如在圖5a至圖5e中所示在低溫度側(cè)上校正的電路。雖然該實施方式涉及校正電路20的數(shù)目為一的實例，但是通過使用如在第二實施方式中的具有不同閾值溫度的多個校正電路，還可以實現(xiàn)更高的精度。在該實例中，如使得多個校正電路20c中閾值溫度t2彼此不同的方法，例如，當(dāng)二極管d1與d2彼此相等時，存在用于改變二極管數(shù)目的方法。數(shù)目越大，閾值溫度t2變得越高。如用于改變校正電流icomp的增加/減少的溫度依賴性(圖5a等中曲線圖的傾斜)的方法，存在用于改變電阻器r6的大小的方法。電阻越大，傾斜變得越小。在該實例中，通過與圖11等實例類似的方式，在多個校正電路20c中，例如多個二極管和pmos晶體管mp3、mp4和mp5還可以被共同使用。bgr核心電路10的其它配置、操作和原理與圖8的實例類似。在該實施方式中，與圖2b中參考電壓vbgr的實例相比，參考電壓vbgr對溫度的改變可以在低溫度側(cè)上的廣泛范圍內(nèi)減少。即，可以增加參考電壓vbgr的精度。修改接下來，將描述根據(jù)第三實施方式的電壓生成電路的詳細電路配置的修改。圖13是圖示了根據(jù)第三實施方式電壓生成電路的詳細電路配置的修改的電路圖。圖13的電壓生成電路1不同于圖12的電壓生成電路1，不同點在于校正電路20d沒有使用雙極型晶體管q3而使用了n溝道類型mos晶體管mn1。在下文中，將主要描述與圖12的電壓生成電路1的不同點。校正電路20d例如具有n溝道類型mos晶體管mn1、mn2和mn3，電阻器r6和r10、以及p溝道類型mos晶體管mp3、mp4和mp5。在該實例中，沒有圖示圖7中所示的p溝道類型mos晶體管mp6。pmos晶體管mp5具有bgr核心電路10中pmos晶體管mp2的柵極端子與其耦合的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r10與其耦合的源極端子。nmos晶體管mn2的漏極端子被耦合至柵極端子和pmos晶體管mp5的漏極端子。nmos晶體管mn3的漏極端子被耦合至柵極端子和nmos晶體管mn2的源極端子，并且nmos晶體管mn3的源極端子被耦合至接地節(jié)點。nmos晶體管mn1具有耦合至nmos晶體管mn2的柵極端子的柵極端子，耦合至電阻器r6一端的源極端子，以及耦合至pmos晶體管mp3的漏極端子的漏極端子。nmos晶體管mn2和mn3二極管耦合。即，它們可以被認為是圖12中的二極管d1和d2。其它，電阻器r6和r10，以及p溝道類型mos晶體管mp3和mp4與圖12的實例相同。電流鏡電路包括pmos晶體管mp5和bgr核心電路10中的pmos晶體管mp2。因此，pmos晶體管mp2中流動的電流i還在pmos晶體管mp5中流動。在pmos晶體管mp5與nmos晶體管mn2之間的連接節(jié)點處的電壓為與該nmos晶體管的閾值電壓兩倍大的電壓2vth。電壓2vth被提供至nmos晶體管mn1的柵極端子。因此，nmos晶體管mn1被關(guān)斷，電流在包括pmos晶體管mp3和mp4的電流鏡電路中流動，并且生成校正電流icomp。然而，當(dāng)周圍溫度升高時，二極管耦合的nmos晶體管mn2和mn3的閾值電壓減少。與其伴隨的是，當(dāng)電流i為常量時，電壓2vth減少，以及nmos晶體管mn1的柵極電壓正在減少并且校正電流icomp也在減少。因此，在預(yù)先確定的溫度t2(閾值溫度)或更高溫度下，nmos晶體管mn1的柵極電壓變得非常低(閾值電壓或更少)，沒有電流通過nmos晶體管mn1。因此，也沒有電流在包括pmos晶體管mp3和mp4的電流鏡電路中流動。因此，校正電流icomp變?yōu)榱?。即，校正電流icomp隨溫度增加而減少并且在高于閾值溫度t2的溫度下不流動。換言之，校正電流icomp從閾值溫度t2向低溫度側(cè)單調(diào)增加。如上所述，校正電路20d是能夠?qū)崿F(xiàn)如在圖5a至圖5e中所示在低溫度側(cè)上校正的電路。雖然該實施方式還涉及校正電路20的數(shù)目為一的實例，但是通過使用如上文所述的具有不同閾值溫度的多個校正電路，還可以實現(xiàn)更高精度的校正。在該實例中，通過增加/減少二極管耦合的nmos晶體管，可以改變閾值溫度t2。bgr核心電路10的其它配置、操作和原理與圖8的實例類似。在該實施方式中，同樣在圖13電壓生成電路1中，可以獲得與圖12電壓生成電路1的實例類似的效果。第二實施方式涉及對高溫度側(cè)的校正，并且第三實施方式涉及對低溫度側(cè)的校正。該校正還可以組合。例如，校正電路20a被用作針對高溫度的校正電路20，并且校正電路20c被用作針對低溫度的校正電路20。通過此方式，可以實現(xiàn)用于校正如圖6a至圖6d中所示參考電壓vbgr的高溫度側(cè)和低溫度側(cè)兩者上的溫度特性的方法。第四實施方式將描述根據(jù)第四實施方式的半導(dǎo)體器件。在第四實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe的電流以及根據(jù)雙極型晶體管基射極間電壓vbe的電流而生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第四實施方式不同于第二實施方式，不同點在于用于生成校正電流icomp的電流種類。在下文，將主要描述與第二實施方式的不同點。第四實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖4a至圖4e所示在高溫度側(cè)上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖14是圖示了根據(jù)第四實施方式電壓生成電路的詳細電路配置的示例的電路圖。bgr核心電路10通過電流生成單元101生成通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓(δvbe)的電流、根據(jù)雙極型晶體管q的基射極間電壓vbe2的電流和校正電路20生成的校正電流icomp相加獲得的電流。生成的電流被轉(zhuǎn)換成參考電壓vbgr并通過電壓輸出單元102輸出該電壓。此外，bgr核心電路10生成如根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流iptat1和iptat2，還根據(jù)雙極型晶體管的基射極間電壓vbe生成電流ivbe，并且向校正電路20輸出生成的電流。稍后將描述bgr核心電路10的詳細配置。校正電路20-1基于電流iptat1和電流ivbe生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat2和電流ivbe生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1例如具有恒流源ivbe，恒流源iptat1，以及p溝道類型mos晶體管mp31和mp32。圖14中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源ivbe的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流ivbe從電源節(jié)點vcc向接地節(jié)點傳送恒流ivbe。恒流源iptat1的一端被耦合至恒流源ivbe的另一端，并且另一端被耦合至接地節(jié)點以便從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat1。pmos晶體管mp31具有電源節(jié)點vcc與其耦合的源極端子并且具有柵極端子以及恒流源ivbe和恒流源iptat1的連接節(jié)點與其耦合的漏極端子。pmos晶體管mp32具有電源節(jié)點vcc與其耦合的源極端子并且具有pmos晶體管mp31的柵極端子與其耦合的柵極端子。pmos晶體管mp31和mp32配置電流鏡電路。電流鏡電路根據(jù)恒流源ivbe和恒流iptat1的連接節(jié)點中流動的差電流(δi1＝iptat1-ivbe)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0(即，iptat1≥ivbe)的情況下，δi1＝icomp1流動。校正電路20-2例如具有恒流源ivbe，恒流源iptat2，以及p溝道類型mos晶體管mp33和mp34。圖14中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源ivbe的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流ivbe從電源節(jié)點vcc向接地節(jié)點傳送恒流ivbe。恒流源iptat2的一端被耦合至恒流源ivbe的另一端，并且另一端被耦合至接地節(jié)點以便從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat2。pmos晶體管mp33具有電源節(jié)點vcc與其耦合的源極端子并且具有柵極端子以及恒流源ivbe和恒流源iptat2的連接節(jié)點與其耦合的漏極端子。pmos晶體管mp34具有電源節(jié)點vcc與其耦合的源極端子并且具有pmos晶體管mp33的柵極端子與其耦合的柵極端子。pmos晶體管mp33和mp34配置電流鏡電路。電流鏡電路根據(jù)恒流源ivbe和恒流iptat2的連接節(jié)點中流動的差電流(δi2＝iptat2-ivbe)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0(即，iptat2≥ivbe)的情況下，δi2＝icomp2流動。圖15a至圖15c是圖示了用于校正在圖14的實例中的電壓生成電路中溫度特性的方法的原理的曲線圖。在每個曲線圖中，縱軸指示電流或電壓，并且橫軸指示溫度。曲線圖旨在圖示概念而不總是在數(shù)值上準(zhǔn)確。如圖15a所示，從bgr核心電路10供應(yīng)電流iptat1、iptat2和ivbe。電流iptat1和iptat2是根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流并且與絕對溫度成比例。電流ivbe是根據(jù)雙極型晶體管的基射極間電壓vbe的電流并且是非線性的。如圖15b所示，校正電路20-1基于恒流ivbe和恒流iptat1生成差電流(δi1＝iptat1-ivbe)，如校正電流icomp1。在該實例中，在δi1≥0的閾值溫度t1或更高溫度下時，即滿足iptat1≥ivbe，生成δi1＝icomp1。類似地，校正電路20-2基于恒流ivbe和恒流iptat2生成差電流(δi2＝iptat2-ivbe)，如校正電流icomp2。在該實例中，在δi2≥0的閾值溫度t2或更高溫度下時，即滿足iptat2≥ivbe，生成δi2＝icomp2。因此，最終校正電流icomp是icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電流iptat1和iptat2。如圖15c所示，bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。即，通過轉(zhuǎn)換通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓(δvbe)的電流與根據(jù)雙極型晶體管q4的基射極間電壓vbe4的電流相加導(dǎo)出的電流獲得相加之前的參考電壓vbgr。最終參考電壓vbgr的曲線圖(圖15c)具有以下形狀，該形狀具有在溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。滿足關(guān)系t1＜t2。即，與圖2b和圖2c中的參考電壓vbgr相比，圖15c的參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的高溫度側(cè))。即，參考電壓vbgr的精度可以被進一步改進。接下來，將描述該實施方式的bgr核心電路10。圖16是圖示了bgr核心電路10的詳細電路配置的示例的電路圖。bgr核心電路10具有電流生成單元101、電壓輸出單元102和第一電流生成單元103。電流生成單元101例如具有npn類型雙極型晶體管q1、q2和q4，電阻器r1、r2、r4、r7、r8和rz，電容器cc，差分放大器a1以及p溝道類型mos晶體管mp1和mp2。電壓輸出單元102例如具有電阻器r3。第一電流生成單元103例如具有電阻器r17和r18，以及p溝道類型mos晶體管mp13和mp14。在電流生成單元101中，雙極型晶體管q1和q2的發(fā)射極端子共同耦合至接地節(jié)點。雙極型晶體管q1的基極端子被耦合至雙極型晶體管q2的集電極端子。雙極型晶體管q1的發(fā)射極面積是雙極型晶體管q2的發(fā)射極面積的n倍大(n是整數(shù)2或更大)。即，設(shè)置使得當(dāng)相同電流通過雙極型晶體管q1和q2時，雙極型晶體管q2的發(fā)射極電流密度是晶體管q1的的發(fā)射極電流密度的“n”倍高。在示圖的示例中，“n”等于20。電阻器r1的一端被耦合至雙極型晶體管q2的基極端子，并且另一端被耦合至雙極型晶體管q1的集電極端子。電阻器r2的一端被耦合至電阻器r1的一端，并且另一端被耦合至雙極型晶體管q2的集電極端子。對于差分放大器a1，供應(yīng)雙極型晶體管q1和q2的每個的集電極側(cè)上的電勢。pmos晶體管mp1和mp2的每個具有向其供應(yīng)差分放大器a1的輸出電壓的柵極端子，并且具有電源節(jié)點vcc經(jīng)由電阻器r7或r8與其耦合的源極端子。pmos晶體管mp1的漏極端子被耦合至電阻器r1和r2的連接節(jié)點。通過此方式，形成反饋環(huán)路。雙極型晶體管q4的集電極端子和基極端子被耦合至pmos晶體管mp2的漏極端子。電阻器r4的一端被耦合至雙極型晶體管q4的發(fā)射極端子并且另一端被耦合至接地節(jié)點。電阻器rz和電容器cc以此順序串聯(lián)耦合并且耦合至差分放大器a1的輸出側(cè)以及pmos晶體管mp1的漏極端子。那些元件是用于相位補償?shù)脑苑乐闺娐氛袷幉⑶遗c電流和電壓的生成沒有直接關(guān)系。在輸出單元102中，電阻器r3的一端被耦合至pmos晶體管mp2的漏極端子并且另一端被耦合至接地節(jié)點。來自校正電路20的校正電流icomp被供應(yīng)至電阻器r3與pmos晶體管mp2的漏極端子之間的連接節(jié)點。連接節(jié)點處的電壓作為參考電壓vbgr被輸出。在連接節(jié)點處，滿足以下方程式20。當(dāng)方程式被整理時，獲得方程式21。vbe表示雙極型晶體管q4的基射極間電壓vbe4，2iptat表示根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的電流(i＝i1+i2)。icomp表示來自校正電路20的校正電流。因此，三個電流被供應(yīng)至連接節(jié)點。具體地，三個電流是根據(jù)雙極型晶體管q4的基射極間電壓vbe4的電流，根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓的電流，以及來自校正電路20的校正電流icomp。通過將該三個電流(或電壓)相加，如圖15c所示，參考電壓vbgr的精度可以在相對廣泛范圍內(nèi)變高。在第一電流生成單元103中，pmos晶體管mp13具有pmos晶體管mp2的柵極端子與其耦合的柵極端子并且具有電源節(jié)點vcc經(jīng)由電阻器r17與其耦合的源極端子。pmos晶體管mp14具有pmos晶體管mp2的柵極端子與其耦合的柵極端子并且具有電源節(jié)點vcc經(jīng)由電阻器r18與其耦合的源極端子。pmos晶體管mp13和mp14與pmos晶體管mp2一起配置電流鏡電路。根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓的電流i(＝i1+i2＝2iptat)流向pmos晶體管mp2。因此，根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓的電流(∝iptat)也可以向pmos晶體管mp13和mp14傳送。通過使得pmos晶體管mp13和mp14的電流鏡像比不同，可以生成不同的電流iptat1和iptat2。在一個電流iptat1足夠的情況下，可以省略pmos晶體管mp14。在電壓vptat必要的情況下，足以通過使用電阻器等將電流iptat轉(zhuǎn)換成電壓。圖17a是圖示了bgr核心電路10的第二電流生成電路104的詳細電路配置的示例的電路圖。第二電流生成電路104具有雙極型晶體管q11，電阻器r14，p溝道類型mos晶體管mp21、mp22、mp23和mp24，以及差分放大器apm10。第二電流生成電路104生成根據(jù)雙極型晶體管q11的基射極間電壓vbe11的電流。pmos晶體管mp21和mp22的源極端子被耦合至電源節(jié)點，并且柵極端子被共同耦合。差分放大器apm10具有耦合至pmos晶體管mp21和mp22的漏極端子的兩個輸入端子，并且具有耦合至pmos晶體管mp21和mp22的柵極端子的兩個輸出端子。雙極型晶體管q11具有耦合至pmos晶體管mp21的漏極端子的基極端子和集電極端子并且具有耦合至接地節(jié)點的發(fā)射極端子。電阻器r14的一端被耦合至pmos晶體管mp22的漏極端子，并且另一端被耦合至接地節(jié)點。pmos晶體管mp21和mp22配置電流鏡電路。因此，在pmos晶體管mp21中流動的根據(jù)雙極型晶體管q11的基射極間電壓vbe11的電流也在pmos晶體管mp22中流動。pmos晶體管mp23具有pmos晶體管mp22的柵極端子與其耦合的柵極端子并且具有電源節(jié)點與其耦合的源極端子。pmos晶體管mp24具有pmos晶體管mp22的柵極端子與其耦合的柵極端子并且具有電源節(jié)點與其耦合的源極端子。pmos晶體管mp23和mp24與pmos晶體管mp22一起配置電流鏡電路。根據(jù)雙極型晶體管q11的基射極間電壓vbe11的電流流向pmos晶體管mp22并且對應(yīng)于該電流的電流還向pmos晶體管mp23和mp24。通過使得pmos晶體管mp23和mp24的電流鏡像比不同，可以生成不同的電流ivbe1和ivbe2。在一個電流ivbe足夠的情況下，可以省略pmos晶體管mp24。在電壓vvbe必要的情況下，足以通過使用電阻器等將電流ivbe轉(zhuǎn)換成電壓。圖17b是圖示了bgr核心電路10的第二電流生成電路104的詳細電路配置的另一示例的電路圖。圖17b的實例不同于圖17a的實例，不同點在于沒有使用差分放大器。在下文，將描述該不同點。第二電流生成電路104具有雙極型晶體管q11，電阻器r14，p溝道類型mos晶體管mp21、mp22、mp23和mp24，以及n溝道類型mos晶體管mn11和mn12。第二電流生成電路104生成根據(jù)雙極型晶體管q11的基射極間電壓vbe11的電流。pmos晶體管mp21和mp22的源極端子被耦合至電源節(jié)點，并且柵極端子被共同耦合。pmos晶體管mp22的柵極端子被耦合至漏極端子。nmos晶體管mn11的漏極端子和柵極端子被耦合至pmos晶體管mp21的漏極端子，并且源極端子被耦合至雙極型晶體管q11的集電極端子。nmos晶體管mn12具有耦合至pmos晶體管mp22的漏極端子的漏極端子，耦合至nmos晶體管mn11的柵極端子的柵極端子，以及耦合至電阻器r14一端的源極端子。還在該實例中，pmos晶體管mp21和mp22配置電流鏡電路。pmos晶體管mp23和mp24與pmos晶體管mp22一起配置電流鏡電路。因此，還在該實例中，通過與圖17a類似的方式，可以生成電流ivbe1和ivbe2。圖18是圖示了根據(jù)第四實施方式電壓生成電路1的詳細電路配置的示例的局部電路圖。在示圖的示例中，如圖14的電壓生成電路1的詳細電路配置，如bgr核心電路10，圖示了通過組合圖16和圖17a獲得的電路。如bgr核心電路10，僅圖示了與通過組合圖16和圖17獲得的電路中輸出有關(guān)的pmos晶體管mp13和mp23以及nmos晶體管mn15。如校正電路20，僅圖示了校正電路20-1。沒有圖示pmos晶體管mp13的源極端子中插入的電阻器r17。在校正電路20-1中，恒流源ivbe被實現(xiàn)為pmos晶體管mp33。pmos晶體管mp33具有耦合至電源節(jié)點的源極端子，以及耦合至恒流源iptat1的漏極端子。此外，pmos晶體管mp33的柵極端子被耦合至第二電流生成電路104中pmos晶體管mp23的漏極端子和柵極端子。通過配置，pmos晶體管mp33和mp23配置電流鏡電路。因此，pmos晶體管mp23中生成的電流ivbe被反映在pmos晶體管mp33中。即，可以認為電流ivbe實質(zhì)上從bgr核心電路10(在第二電流生成單元104中)向恒流源ivbe(pmos晶體管mp33)供應(yīng)。在校正電路20-1中，恒流源iptat1被實現(xiàn)為nmos晶體管mn31。nmos晶體管mn31具有耦合至接地節(jié)點的源極端子，以及耦合至恒流源ivbe的漏極端子。此外，nmos晶體管mn31的柵極端子被耦合至第一電流生成單元103中nmos晶體管mn15的柵極端子和漏極端子。nmos晶體管mn15具有耦合至接地節(jié)點的源極端子并且具有耦合至pmos晶體管mp13的漏極的柵極端子和漏極端子。pmos晶體管mp13中流動的電流iptat1類似地在nmos晶體管mn15中流動。nmos晶體管mn31和mn15配置電流鏡電路。因此，在pmos晶體管mp13中生成并且還在nmos晶體管mn15中流動的電流iptat1被反映在nmos晶體管mn31中。即，可以認為電流iptat1實質(zhì)上從bgr核心電路10(在第一電流生成單元103中)向恒流源iptat1(nmos晶體管mn31)供應(yīng)。通過此方式，實現(xiàn)圖14中所示的電壓生成電路1。圖16至圖18中所示的電路配置是例示性的并且可以使用具有類似功能的其它電路配置。修改接下來，將描述對根據(jù)第四實施方式電壓生成電路的詳細電路配置的修改。圖19是圖示了根據(jù)第四實施方式電壓生成電路1的詳細電路配置的修改的電路圖。在圖14的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流ivbe并且不同電流被用作電流iptat。然而，在圖19的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流ivbe并且相同電流被用作電流iptat。在下文，將主要描述與圖14的實例不同的點。bgr核心電路10生成iptat作為根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流，還生成根據(jù)雙極型晶體管的基射極間電壓vbe的電流ivbe1和ivbe2，并且向校正電路20輸出生成的電流。bgr核心電路10的其它功能和配置與圖14的實例類似。bgr核心電路10的詳細配置如圖16至圖18中所示。校正電路20-1基于電流iptat和電流ivbe1生成校正電流icomp1并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電流ivbe2生成校正電流icomp2并且使得校正電流icomp2反饋至電流生成單元101。與圖14的實例相反，校正電路20-1和20-2使用彼此不同的恒流ivbe1和ivbe2，以及相同的恒流源iptat。其它與圖14的實例類似。因此，在校正電路20-1中，包括pmos晶體管mp31和mp32的電流鏡電路根據(jù)恒流源ivbe1和恒流源iptat的連接節(jié)點中流動的差電流(δi1＝iptat-ivbe1)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0的情況下，即，iptat≥ivbe1，δi1＝icomp1流動。另一方面，在校正電路20-2中，包括pmos晶體管mp33和mp34的電流鏡電路根據(jù)恒流源ivbe2和恒流源iptat的連接節(jié)點中流動的差電流(δi2＝iptat-ivbe2)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0的情況下，即，iptat≥ivbe2，δi2＝icomp2流動。圖20a至圖20c是圖示了用于校正在圖19的實例中的電壓生成電路中非線性溫度特性的方法的原理的曲線圖。在每個曲線圖中，縱軸指示電流或電壓，并且橫軸指示溫度。曲線圖旨在圖示概念而不總是在數(shù)值上準(zhǔn)確。如圖20a所示，從bgr核心電路10供應(yīng)電流iptat、ivbe1和ivbe2。電流iptat是根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流并且與絕對溫度成比例。電流ivbe1和ivbe2是根據(jù)雙極型晶體管的基射極間電壓vbe的電流并且是非線性的。如圖20b所示，校正電路20-1基于恒流ivbe1和恒流iptat生成差電流(δi1＝iptat-ivbe1)，如校正電流icomp1。在該實例中，在δi1≥0的閾值溫度t1或更高溫度下時，即滿足iptat≥ivbe1，生成δi1＝icomp1。類似地，校正電路20-2基于恒流ivbe2和恒流iptat生成差電流(δi2＝iptat-ivbe2)，如校正電流icomp2。在該實例中，在δi2≥0的閾值溫度t2或更高溫度下時，即滿足iptat≥ivbe2，生成δi2＝icomp2。因此，最終校正電流icomp是icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電流ivbe1和ivbe2。如圖20c所示，bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。即，通過轉(zhuǎn)換通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓(δvbe)的電流與根據(jù)雙極型晶體管q4的基射極間電壓vbe4的電流相加導(dǎo)出的電流獲得相加之前的參考電壓vbgr。最終參考電壓vbgr的曲線圖(圖20)具有以下形狀，該形狀具有在溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。滿足關(guān)系t1＜t2。即，與圖2b和圖2c中的參考電壓vbgr相比，圖20c的參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的高溫度側(cè))。即，參考電壓vbgr的精度可以被進一步改進。第五實施方式將描述根據(jù)第五實施方式的半導(dǎo)體器件。在第五實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe的電流以及預(yù)先確定的恒流生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第五實施方式不同于第四實施方式，不同點在于用于生成校正電流icomp的電流種類。在下文，將主要描述與第四實施方式的不同點。第五實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖4a至圖4e所示在高溫度側(cè)上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖21是圖示了根據(jù)第五實施方式電壓生成電路1的詳細電路配置的示例的電路圖。bgr核心電路10通過電流生成單元101生成通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管q1和q2的基射極間電壓的差電壓(δvbe)的電流、根據(jù)雙極型晶體管q4的基射極間電壓vbe4的電流和校正電路20生成的校正電流icomp相加獲得的電流。生成的電流被轉(zhuǎn)換成參考電壓vbgr并且通過電壓輸出單元102輸出該電壓。此外，bgr核心電路10生成如根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流iptat，并且向校正電路20輸出生成的電流。圖16至圖18中圖示了bgr核心電路10的詳細配置。校正電路20-1基于電流iptat和電阻器r31生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電阻器r32生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1例如具有電阻器r31，恒流源iptat，以及p溝道類型mos晶體管mp31。圖21中未示出圖7中所示的p溝道類型mos晶體管mp6。電阻器r31的一端被耦合至電源節(jié)點vcc并且另一端被耦合至恒流源iptat，該電阻器r31傳送根據(jù)所供應(yīng)的電壓的電流。恒流源iptat的一端被耦合至電阻器r31的另一端，并且另一端被耦合至接地節(jié)點以便基于來自bgr核心電路10的電流iptat從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat。pmos晶體管mp31具有電源節(jié)點vcc與其耦合的源極端子并且具有電阻器r31與恒流源iptat的連接節(jié)點與其耦合的柵極端子。pmos晶體管mp31的柵極電壓由根據(jù)電阻器r31和恒流源iptat的電壓控制，并且pmos晶體管mp31從漏極端子輸出校正電流icomp1。在iptat·r31≥pmos晶體管mp31的閾值電壓的絕對值的情況下，icomp1流動。校正電路20-2例如具有電阻器r32，恒流源iptat，以及p溝道類型mos晶體管mp32。圖21中未示出圖7中所示的p溝道類型mos晶體管mp6。電阻器r32的一端被耦合至電源節(jié)點vcc并且另一端被耦合至恒流源iptat，該電阻器r32傳送根據(jù)所供應(yīng)的電壓的電流。恒流源iptat的一端被耦合至電阻器r32的另一端，并且另一端被耦合至接地節(jié)點以便基于來自bgr核心電路10的電流iptat從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat。pmos晶體管mp32具有電源節(jié)點vcc與其耦合的源極端子并且具有電阻器r32與恒流源iptat的連接節(jié)點與其耦合的柵極端子。pmos晶體管mp32的柵極電壓由根據(jù)電阻器r32和恒流源iptat的電壓控制，并且pmos晶體管mp32從漏極端子輸出校正電流icomp2。在iptat·r32≥pmos晶體管mp32的閾值電壓的絕對值的情況下，icomp2流動。在校正電路20-1中，在滿足關(guān)系iptat·r31≥pmos晶體管mp31的閾值電壓的絕對值的閾值溫度t1或更高溫度下，生成icomp1。類似地，在校正電路20-2中，在滿足關(guān)系iptat·r32≥pmos晶體管mp32的閾值電壓的絕對值的閾值溫度t2或更高溫度下，生成icomp2。因此，最終校正電流icomp是icomp1和icomp2的總和。最終校正電流icomp與圖15b和圖20b的實例類似。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同的r31和r32。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。最終參考電壓vbgr的曲線圖與圖15c和圖20c的實例類似。具體地，該曲線圖具有以下形狀，該形狀具有溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。即，通過與圖15c和圖20c的實例類似的方式，與圖2b和圖2c中的參考電壓vbgr相比，參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的高溫度側(cè))。即，參考電壓vbgr的精度可以被進一步改進。與第四實施方式的實例相比，電路配置可以被簡化。修改接下來，將描述對根據(jù)第五實施方式的電壓生成電路的詳細電路配置的修改。圖22是圖示了根據(jù)第五實施方式電壓生成電路1的詳細電路配置的修改的電路圖。在圖21的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流iptat并且不同電阻器被用作電阻器r3。然而，在圖22的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流iptat并且相同電阻器被用作電阻器r3。在下文，將主要描述與圖21的實例不同的點。bgr核心電路10生成iptat1和iptat2作為根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓(δvbe)的電流，并且向校正電路20輸出生成的電流。bgr核心電路10的其它功能和配置與圖21的實例類似。bgr核心電路10的詳細配置如圖16至圖18中所示。校正電路20-1基于電流iptat1和電阻器r生成校正電流icomp1并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat2和電阻器r生成校正電流icomp2并且使得校正電流icomp2反饋至電流生成單元101。與圖21的實例相反，校正電路20-1和20-2使用彼此不同的恒流iptat1和iptat2，以及相同的電阻器r31。其它與圖21的實例類似。因此，在校正電路20-1中，pmos晶體管mp31的柵極電壓由根據(jù)電阻器r31和恒流源iptat1的電壓控制，并且從漏極端子輸出校正電流icomp1。在iptat1·r31≥pmos晶體管mp31的閾值電壓的絕對值的情況下，icomp1流動。在校正電路20-2中，pmos晶體管mp32的柵極電壓由根據(jù)電阻器r31和恒流源iptat2的電壓控制，并且從漏極端子輸出校正電流icomp2。在iptat2·r32≥pmos晶體管mp32的閾值電壓的絕對值的情況下，icomp2流動。在校正電路20-1中，在滿足關(guān)系iptat1·r31≥pmos晶體管mp31的閾值電壓的絕對值的閾值溫度t1或更高溫度下，生成icomp1。在校正電路20-2中，在滿足關(guān)系iptat2·r31≥pmos晶體管mp32的閾值電壓的絕對值的閾值溫度t2或更高溫度下，生成icomp2。因此，最終校正電流icomp是icomp1和icomp2的總和。最終校正電流icomp與圖15b和圖20b的實例類似。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同的電流iptat1和iptat2。通過與圖21的實例類似的方式，bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。最終參考電壓vbgr的曲線圖與圖15c和圖20c的實例類似。在該實施方式中，同樣在圖22的電壓生成電路1中，可以獲得與在圖21的實例類似的效果。第六實施方式將描述根據(jù)第六實施方式的半導(dǎo)體器件。在第六實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe的電流以及根據(jù)雙極型晶體管的基射極間電壓vbe的電流(預(yù)先確定的恒流)生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的低溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第六實施方式不同于第四實施方式，不同點在于低溫度側(cè)被校正。在下文，將主要描述與第四實施方式的不同點。第六實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖5a至圖5e所示在低溫度側(cè)上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖23是圖示了根據(jù)第六實施方式電壓生成電路1的詳細電路配置的示例的電路圖。bgr核心電路10與圖14的實例中的bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電流iptat1和電流ivbe生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat2和電流ivbe生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1例如具有恒流源iptat1，恒流源ivbe，以及p溝道類型mos晶體管mp31和mp32。圖23中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源iptat1的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流iptat1從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat1。恒流源ivbe的一端被耦合至恒流源iptat1的另一端，并且另一端被耦合至接地節(jié)點以便基于來自bgr核心電路10的電流ivbe從電源節(jié)點vcc向接地節(jié)點傳送恒流ivbe。pmos晶體管mp31具有電源節(jié)點vcc與其耦合的源極端子并且具有柵極端子以及恒流源iptat1和恒流源ivbe的連接節(jié)點與其耦合的漏極端子。pmos晶體管mp32具有電源節(jié)點vcc與其耦合的源極端子并且具有pmos晶體管mp31的柵極端子與其耦合的柵極端子。pmos晶體管mp31和mp32配置電流鏡電路。電流鏡電路根據(jù)恒流源iptat1和恒流ivbe之間連接節(jié)點中流動的差電流(δi1＝ivbe-iptat1)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0(即，ivbe≥iptat1)的情況下，δi1＝icomp1流動。校正電路20-2例如具有恒流源iptat2，恒流源ivbe，以及p溝道類型mos晶體管mp33和mp34。圖23中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源iptat2的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流iptat2從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat2。恒流源ivbe的一端被耦合至恒流源iptat2的另一端，并且另一端被耦合至接地節(jié)點以便基于來自bgr核心電路10的電流ivbe從電源節(jié)點vcc向接地節(jié)點傳送恒流ivbe。pmos晶體管mp33具有電源節(jié)點vcc與其耦合的源極端子并且具有柵極端子以及恒流源iptat2和恒流源ivbe的連接節(jié)點與其耦合的漏極端子。pmos晶體管mp34具有電源節(jié)點vcc與其耦合的源極端子并且具有pmos晶體管mp33的柵極端子與其耦合的柵極端子。pmos晶體管mp33和mp34配置電流鏡電路。電流鏡電路根據(jù)恒流源iptat2和恒流ivbe之間連接節(jié)點中流動的差電流(δi2＝ivbe-iptat2)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0(即，ivbe≥iptat2)的情況下，δi2＝icomp2流動。將描述用于校正圖23的實例中的電壓生成電路1中非線性溫度特性的方法的原理。向校正電路20-1和20-2供應(yīng)的電流iptat1、iptat2和ivbe2的關(guān)系如圖15所示。圖23的實例中的電壓生成電路1的恒流源iptat2/iptat1和恒流源ivbe的位置關(guān)系與圖14的實例中的電壓生成電路1的上述位置關(guān)系相反。因此，如上文所述，在校正電路20-1中，在低于δi1≥0(即，ivbe≥iptat1)的閾值溫度t1的溫度范圍內(nèi)，δi1＝icomp1流動。此時，icomp1從閾值溫度t1向低溫度側(cè)單調(diào)增加。類似地，在校正電路20-2中，在低于δi2≥0(即，ivbe≥iptat2)的閾值溫度t2的溫度范圍內(nèi)，δi2＝icomp2流動。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電流ivbe1和ivbe2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。最終參考電壓vbgr的曲線圖具有以下形狀，該形狀具有在溫度t1和t2周圍的兩個位置中的山谷以及夾住山谷的三個位置中的山的頂峰。即，與圖2b和圖2c中的參考電壓vbgr相比，參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的低溫度側(cè))。即，參考電壓vbgr的精度可以被進一步改進。修改接下來，將描述對根據(jù)第五實施方式的電壓生成電路的詳細電路配置的修改。圖24是圖示了根據(jù)第六實施方式電壓生成電路1的詳細電路配置的修改的電路圖。在圖23的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流ivbe并且不同電流被用作電流iptat。然而，在圖24的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流ivbe并且相同電流被用作電流iptat。在下文，將主要描述與圖23的實例不同的點。bgr核心電路10與圖19的實例中bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電流iptat和電流ivbe1生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電流ivbe2生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。與圖23的實例相反，校正電路20-1和20-2使用彼此不同的恒流ivbe1和ivbe2，以及相同的恒流源iptat。其它與圖23中的實例類似。因此，在校正電路20-1中，包括pmos晶體管mp31和mp32的電流鏡電路根據(jù)恒流源iptat與恒流源ivbe1之間連接節(jié)點中流動的差電流(δi1＝ivbe1-iptat)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0(即，ivbe1≥iptat)的情況下，δi1＝icomp1流動。另一方面，在校正電路20-2中，包括pmos晶體管mp33和mp34的電流鏡電路根據(jù)恒流源iptat與恒流源ivbe2之間連接節(jié)點中流動的差電流(δi2＝ivbe2-iptat)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0(即，ivbe2≥iptat)的情況下，δi2＝icomp2流動。接下來，將描述用于校正圖24的實例中的電壓生成電路1中非線性溫度特性的方法的原理。向校正電路20-1和20-2供應(yīng)的電流iptat、ivbe1和ivbe2的關(guān)系如圖20a所示。圖24的實例中的電壓生成電路1的恒流源iptat和ivbe1/ivbe2的位置關(guān)系與圖19的實例中的電壓生成電路1的相反。因此，如上文所述，在校正電路20-1中，在低于δi1≥0(即，ivbe1≥iptat)的閾值溫度t1的溫度范圍內(nèi)，δi1＝icomp1流動。此時，icomp1從閾值溫度t1向低溫度側(cè)單調(diào)增加。類似地，在校正電路20-2中，在低于δi2≥0(即，ivbe2≥iptat)的閾值溫度t2的溫度范圍內(nèi)，δi2＝icomp2流動。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電流ivbe1和ivbe2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。同樣在第六實施方式中的圖24的電壓生成電路1中，可以獲得與圖23電壓生成電路1類似的效果。第七實施方式將描述根據(jù)第七實施方式的半導(dǎo)體器件。在第七實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe的電流以及電阻生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的低溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第七實施方式不同于第五實施方式，不同點在于低溫度側(cè)被校正。在下文，將主要描述與第五實施方式的不同點。第七實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖5a至圖5e所示在低溫度側(cè)上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖25是圖示了根據(jù)第七實施方式電壓生成電路1的詳細電路配置的示例的電路圖。bgr核心電路10與圖21的實例中bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電阻r和電流iptat生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電阻r生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1例如具有恒流源iptat，電阻器r31，以及p溝道類型mos晶體管mp31。圖25中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源iptat的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流iptat從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat，并且另一端被耦合至電阻器r31。電阻器r31的一端被耦合至恒流源iptat的另一端，并且另一端被耦合至接地節(jié)點以便傳送根據(jù)所供應(yīng)的電壓的電流。pmos晶體管mp31具有電源節(jié)點vcc與其耦合的源極端子并且具有恒流源iptat和電阻器r31的連接節(jié)點與其耦合的柵極端子。pmos晶體管mp31的柵極電壓由根據(jù)恒流源iptat和電阻器r31的電壓控制，并且pmos晶體管mp31從漏極端子輸出校正電流icomp1。在pmos晶體管mp31的閾值電壓的絕對值≥vcc-iptat·r31的情況下，icomp1流動。校正電路20-2例如具有恒流源iptat，電阻器r32，以及p溝道類型mos晶體管mp32。圖25中未示出圖7中所示的p溝道類型mos晶體管mp6。恒流源iptat的一端被耦合至電源節(jié)點vcc以便基于來自bgr核心電路10的電流iptat從電源節(jié)點vcc向接地節(jié)點傳送恒流iptat，并且另一端被耦合至電阻器r32。電阻器r32的一端被耦合至恒流源iptat的另一端，并且另一端被耦合至接地節(jié)點以便傳送根據(jù)所供應(yīng)的電壓的電流。pmos晶體管mp32具有電源節(jié)點vcc與其耦合的源極端子并且具有恒流源iptat和電阻器r32的連接節(jié)點與其耦合的柵極端子。pmos晶體管mp32的柵極電壓由根據(jù)恒流源iptat和電阻器r32的電壓控制，并且pmos晶體管mp32從漏極端子輸出校正電流icomp2。在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat·r32的情況下，icomp2流動。在校正電路20-1中，在pmos晶體管mp31的閾值電壓的絕對值≥vcc-iptat·r31的閾值溫度t1或更低溫度下，生成icomp1。此時，icomp1從閾值溫度t1向低溫度側(cè)單調(diào)增加。類似地，在校正電路20-2中，在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat·r32的閾值溫度t2或更低溫度下，生成icomp2。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2使用不同電阻器r31和r32。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。最終參考電壓vbgr的曲線圖具有以下形狀，該形狀具有溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。滿足關(guān)系t1＜t2。即，與圖2b和圖2c中的參考電壓vbgr相比，參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的低溫度側(cè))。即，參考電壓vbgr的精度可以被進一步改進。修改接下來，將描述對根據(jù)第七實施方式的電壓生成電路的詳細電路配置的修改。圖26是圖示了根據(jù)第七實施方式電壓生成電路1的詳細電路配置的修改的電路圖。在圖25的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流iptat并且不同電阻器被用作電阻器r3。然而，在圖26的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流iptat并且相同電阻器被用作電阻器r3。在下文，將主要描述與圖24的實例不同的點。bgr核心電路10與圖22的實例中的bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電阻r和電流iptat1生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電阻r和電流iptat2生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。與圖25的實例相反，校正電路20-1和20-2使用彼此不同的恒流iptat1和iptat12，以及相同的電阻器r31。其它與圖25的實例類似。因此，在校正電路20-1中，pmos晶體管mp31的柵極電壓由根據(jù)恒流源iptat1和電阻器r31的電壓控制，并且pmos晶體管mp31從漏極端子輸出校正電流icomp1。在pmos晶體管mp31的閾值電壓的絕對值≥vcc-iptat1·r31的情況下，icomp1流動。在校正電路20-2中，pmos晶體管mp32的柵極電壓由根據(jù)恒流源iptat2和電阻器r31的電壓控制，并且pmos晶體管mp32從漏極端子輸出校正電流icomp2。在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat2·r31的情況下，icomp2流動。在校正電路20-1中，在pmos晶體管mp31的閾值電壓的絕對值≥vcc-iptat1·r31的閾值溫度t1或更低溫度下，生成icomp1。此時，icomp1從閾值溫度t1向低溫度側(cè)單調(diào)增加。類似地，在校正電路20-2中，在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat2·r31的閾值溫度t2或更低溫度下，生成icomp2。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為icomp1和icomp2的總和。為了將閾值溫度t1和t2設(shè)置為不同的值，在校正電路20-1和20-2中使用不同恒流源iptat1和iptat2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。在該實施方式中，同樣在圖26電壓生成電路1中，可以獲得與圖25電壓生成電路類似的效果。第八實施方式將描述根據(jù)第八實施方式的半導(dǎo)體器件。在第八實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe以及雙極型晶體管的基射極間電壓vbe的電流生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)和低溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第八實施方式不同于第四實施方式至第六實施方式，不同點在于在高溫度側(cè)和低溫度側(cè)兩者上執(zhí)行校正。在下文，將主要描述與第四實施方式的不同點。第八實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖6a至圖6e所示在高溫度側(cè)和低溫度側(cè)兩者上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖27是圖示了根據(jù)第八實施方式電壓生成電路1的詳細電路配置的示例的電路圖。bgr核心電路10與圖14的實例中的bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電流ivbe和電流iptat1生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat2和電流ivbe生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1與圖14的實例中的校正電路20-1類似。包括pmos晶體管mp31和mp32的電流鏡電路根據(jù)恒流源ivbe與iptat1之間連接節(jié)點中流動的差電流(δi1＝iptat1-ivbe)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0(即，iptat1≥ivbe)的情況下，δi1＝icomp1流動。另一方面，校正電路20-2與圖23的實例中的校正電路20-2類似。包括pmos晶體管mp33和mp34的電流鏡電路根據(jù)恒流源iptat2與ivbe之間連接節(jié)點中流動的差電流(δi2＝ivbe-iptat2)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0(即，ivbe≥iptat2)的情況下，δi2＝icomp2流動。接下來，將描述用于校正圖27的實例中的電壓生成電路1中非線性溫度特性的方法的原理。向校正電路20-1和20-2供應(yīng)的電流iptat1、iptat2和ivbe的關(guān)系如圖15所示。為了便于解釋，假設(shè)圖15a中所示的電流iptat2和閾值溫度t2對應(yīng)于圖27中所示的電流iptat1和閾值溫度t1，并且圖15a中所示的電流iptat1和閾值溫度t1對應(yīng)于圖27中所示的電流iptat2和閾值溫度t2(后綴“1”和“2”被替換)。在圖27中，在校正電路20-1中，在高于滿足iptat1≥ivbe的閾值溫度t1的溫度范圍內(nèi)，δi1＝icomp1流動。此時，icomp1從閾值溫度t1向高溫度側(cè)單調(diào)增加。另一方面，在圖27中，在校正電路20-2中，在低于滿足ivbe≥iptat2的閾值溫度t2的溫度范圍內(nèi)，δi2＝icomp2流動。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為高溫度側(cè)上icomp1和低溫度側(cè)上icomp2的總和。即，icomp2在低于閾值溫度t2的溫度范圍內(nèi)流動，沒有校正電流在閾值溫度t2和t1的溫度范圍內(nèi)流動，并且icomp1在高于閾值溫度t1的溫度范圍內(nèi)流動。為了將閾值溫度t2和t1設(shè)置為不同的值，在校正電路20-1和20-2使用不同電流iptat1和iptat2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。最終參考電壓vbgr的曲線圖具有以下形狀，該形狀具有在溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。滿足關(guān)系t2＜t1。即，與圖2b和圖2c中的參考電壓vbgr相比，參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的高溫度側(cè)和低溫度側(cè)兩者)。即，參考電壓vbgr的精度可以被進一步改進。修改接下來，將描述對根據(jù)第八實施方式的電壓生成電路的詳細電路配置的修改。圖28是圖示了根據(jù)第八實施方式電壓生成電路1的詳細電路配置的另一示例的電路圖。在圖27的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流ivbe并且不同電流被用作電流iptat。然而，在圖28的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流ivbe并且相同電流被用作電流iptat。在下文，將主要描述與圖27的實例不同的點。bgr核心電路10與圖19的實例中的bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電流ivbe1和電流iptat生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電流ivbe2生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。與圖27的實例相反，校正電路20-1和20-2使用彼此不同的恒流源ivbe1和ivbe2，以及相同的恒流源iptat。其它與圖27的實例類似。即，校正電路20-1和20-2分別與圖19和圖24中的類似。因此，在校正電路20-1中，包括pmos晶體管mp31和mp32的電流鏡電路根據(jù)恒流源ivbe1與恒流源iptat之間連接節(jié)點中流動的差電流(δi1＝iptat-ivbe1)從pmos晶體管mp32的漏極端子輸出校正電流icomp1。在δi1≥0(即，iptat≥ivbe1)的情況下，δi1＝icomp1流動。另一方面，在校正電路20-2中，包括pmos晶體管mp33和mp34的電流鏡電路根據(jù)恒流源iptat與ivbe2之間連接節(jié)點中流動的差電流(δi2＝ivbe2-iptat)從pmos晶體管mp34的漏極端子輸出校正電流icomp2。在δi2≥0的情況下，即，ivbe2≥iptat，δi2＝icomp2流動。接下來，將描述用于校正圖28的實例中的電壓生成電路1中非線性溫度特性的方法的原理。向校正電路20-1和20-2供應(yīng)的電流iptat、ivbe1和ivbe2的關(guān)系如圖20a所示。為了便于解釋，假設(shè)圖20a中所示的電流ivbe2和閾值溫度t2對應(yīng)于圖28中所示的電流ivbe1和閾值溫度t1，并且圖20a中所示的電流ivbe1和閾值溫度t1對應(yīng)于圖28中所示的電流ivbe2和閾值溫度t2(后綴“1”和“2”被替換)。在圖28中，在校正電路20-1中，在高于滿足iptat≥ivbe1的閾值溫度t1的溫度范圍內(nèi)，δi1＝icomp1流動。此時，icomp1從閾值溫度t1向高溫度側(cè)單調(diào)增加。另一方面，在圖28中，在校正電路20-2中，在低于滿足ivbe2≥iptat的閾值溫度t2的溫度范圍內(nèi)，δi2＝icomp2流動。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為高溫度側(cè)上icomp1和低溫度側(cè)上icomp2的總和。即，icomp2在低于閾值溫度t2的溫度范圍內(nèi)流動，沒有校正電流在閾值溫度t2和t1的溫度范圍內(nèi)流動，并且icomp1在高于閾值溫度t1的溫度范圍內(nèi)流動。為了將閾值溫度t2和t1設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電流ivbe1和ivbe2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添在該實施方式中，同樣在圖28的電壓生成電路1中，可以獲得類似于圖27的電壓生成電路1的效果。第九實施方式將描述根據(jù)第九實施方式的半導(dǎo)體器件。在第九實施方式中，將描述如下實例，其中校正電路20基于根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管基射極間電壓的差電壓δvbe的電流以及電阻生成校正電流icomp，并且通過該校正電流icomp校正參考電壓vbgr的高溫度側(cè)和低溫度側(cè)。在該實施方式中，校正電路20的數(shù)目為多個。換言之，第九實施方式不同于第八實施方式，不同點在于用于生成校正電流icomp的電流種類。在下文，將主要描述與第八實施方式的不同點。第九實施方式的電壓生成電路為圖3中所示的電壓生成電路，并且如圖6a至圖6d所示在高溫度側(cè)和低溫度側(cè)兩者上執(zhí)行校正。顯然，其還可以應(yīng)用于其中校正電路20的數(shù)目為一的實例，只要不出現(xiàn)技術(shù)矛盾。圖29是圖示了根據(jù)第九實施方式電壓生成電路1的詳細電路配置的另一示例的電路圖。bgr核心電路10與圖21的實例類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電阻r和電流iptat生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat和電阻r生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。校正電路20-1與圖21的實例中的校正電路20-1類似。pmos晶體管mp31的柵極電壓由根據(jù)恒流源iptat和電阻器r31的電壓控制，并且pmos晶體管mp31從漏極端子輸出校正電流icomp1。在iptat·r31≥pmos晶體管mp31的閾值電壓的絕對值的情況下，icomp1流動。另一方面，校正電路20-2與圖25的實例中的校正電路20-1類似。pmos晶體管mp32的柵極電壓由根據(jù)恒流源iptat和電阻器r32的電壓控制，并且pmos晶體管mp32從漏極端子輸出校正電流icomp2。在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat·r32的情況下，icomp2流動。接下來，將描述用于校正圖29的實例中的電壓生成電路1中非線性溫度特性的方法的原理。在圖29中，在校正電路20-1中，在高于滿足iptat·r31≥pmos晶體管mp31的閾值電壓的絕對值的閾值溫度t1的溫度范圍內(nèi)，生成icomp1。此時，icomp1從閾值溫度t1向高溫度側(cè)單調(diào)增加。另一方面，在圖29中，在校正電路20-2中，在低于滿足pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat·r32的閾值溫度t2的溫度范圍內(nèi)，生成icomp2。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為高溫度側(cè)上icomp1和低溫度側(cè)上icomp2的總和。即，icomp2在低于閾值溫度t2的溫度范圍內(nèi)流動，沒有校正電流在閾值溫度t2和t1的溫度范圍內(nèi)流動，并且icomp1在高于閾值溫度t1的溫度范圍內(nèi)流動。為了將閾值溫度t2和t1設(shè)置為不同的值，在校正電路20-1和20-2中使用不同電阻器r31和r32。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。最終參考電壓vbgr的曲線圖具有以下形狀，該形狀具有在溫度t1和t2周圍兩個位置中的山谷以及在夾住山谷的三個位置中的山的頂峰。滿足關(guān)系t2＜t1。即，與圖2b和圖2c中的參考電壓vbgr相比，參考電壓vbgr關(guān)于溫度的改變可以在相對廣泛的范圍內(nèi)減少(具體地，在原始參考電壓vbgr的山峰的高溫度側(cè)和低溫度側(cè)兩者)。即，參考電壓vbgr的精度可以被進一步改進。修改接下來，將描述對根據(jù)第九實施方式的電壓生成電路的詳細電路配置的修改。圖30是圖示了根據(jù)第九實施方式電壓生成電路1的詳細電路配置的另一示例的電路圖。在圖29的電壓生成電路1中，在校正電路20-1和20-2中，相同電流被用作電流iptat并且不同電阻器被用作電阻器r3。然而，在圖30的電壓生成電路1中，在校正電路20-1和20-2中，不同電流被用作電流iptat并且相同電阻器被用作電阻器r3。在下文，將主要描述與圖29的實例不同的點。bgr核心電路10與圖22的實例中的bgr核心電路10類似。例如可以使用圖16至圖18中的電路作為bgr核心電路10。校正電路20-1基于電阻r和電流iptat1生成校正電流icomp1，并且使得校正電流icomp1反饋至電流生成單元101。類似地，校正電路20-2基于電流iptat2和電阻r生成校正電流icomp2，并且使得校正電流icomp2反饋至電流生成單元101。與圖29的實例相反，校正電路20-1和20-2使用彼此不同的恒流iptat1和iptat2，以及相同的電阻器r31。其它與圖29的實例下的類似。即，校正電路20-1和20-2分別與圖22和圖26中的類似。因此，在校正電路20-1中，pmos晶體管mp31的柵極電壓由根據(jù)電阻器r31和恒流源iptat1的電壓控制，并且pmos晶體管mp31從漏極端子輸出校正電流icomp1。在iptat1·r31≥pmos晶體管mp31的閾值電壓的絕對值的情況下，icomp1流動。另一方面，在校正電路20-2中，pmos晶體管mp32的柵極電壓由根據(jù)恒流源iptat2和電阻器r31的電壓控制，并且pmos晶體管mp32從漏極端子輸出校正電流icomp2。在pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat2·r31的情況下，icomp2流動。接下來，將描述用于校正圖30的實例中的電壓生成電路1中非線性溫度特性的方法的原理。在圖30中，在校正電路20-1中，在高于滿足iptat1·r31≥pmos晶體管mp31的閾值電壓的絕對值的閾值溫度t1的溫度范圍內(nèi)，生成icomp1。此時，icomp1從閾值溫度t1向高溫度側(cè)單調(diào)增加。另一方面，在校正電路20-2中，在低于滿足pmos晶體管mp32的閾值電壓的絕對值≥vcc-iptat2·r31的閾值溫度t2的溫度范圍內(nèi)，生成icomp2。此時，icomp2從閾值溫度t2向低溫度側(cè)單調(diào)增加。因此，最終校正電流icomp成為高溫度側(cè)上icomp1和低溫度側(cè)上icomp2的總和。即，icomp2在低于閾值溫度t2的溫度范圍內(nèi)流動，沒有校正電流在閾值溫度t2和t1的溫度范圍內(nèi)流動，并且icomp1在高于閾值溫度t1的溫度范圍內(nèi)流動。為了將閾值溫度t2和t1設(shè)置為不同的值，在校正電路20-1和20-2中使用不同恒流源iptat1和iptat2。bgr核心電路10將最終校正電流icomp與對應(yīng)于參考電壓vbgr的電流相加以生成最終參考電壓vbgr。在校正電流icomp被添加之前的參考電壓vbgr是圖2b和圖2c狀態(tài)中的參考電壓vbgr。在該實施方式中，同樣在圖30的電壓生成電路1中，可以獲得類似于圖29的電壓生成電路1的效果。iptat生成電路在前述實施方式中的每個實施方式中，使用圖16中所示的bgr核心電路10中的第一電流生成單元103作為用于生成應(yīng)用至每個電流生成電路1的電流iptat的電路。然而，用于生成電流iptat的電路不限于該示例。如另一示例，可以使用將要描述的bgr核心電路10。圖31是圖示了bgr核心電路10的詳細電路配置的另一示例的電路圖。bgr核心電路10具有電流生成單元101、輸出單元102和第一電流生成單元103。在電流生成單元101和輸出單元102中，沒有圖示待輸出的電壓vbgrc和待反饋的校正電流icomp。然而，電流生成單元101和輸出單元102與圖7的實例相同。第一電流生成單元103例如具有npn類型雙極型晶體管q3，電阻器rx，以及p溝道類型mos晶體管mp7和mp8。雙極型晶體管q3的發(fā)射極端子被耦合至接地節(jié)點，并且基極端子被耦合至雙極型晶體管q1的集電極端子。雙極型晶體管q3的發(fā)射極面積與雙極型晶體管q1的相同。電阻器rx的一端被耦合至雙極型晶體管q3的集電極端子。pmos晶體管mp8的源極端子被耦合至電源節(jié)點，并且柵極端子和漏極端子被耦合至電阻器rx的另一端。pmos晶體管mp7的源極端子被耦合至電源節(jié)點，并且柵極端子被耦合至pmos晶體管mp8的柵極端子。pmos晶體管mp7和mp8配置電流鏡電路。在pmos晶體管mp8、電阻器rx和雙極型晶體管q3的路徑中，對應(yīng)于通過電阻器r1和雙極型晶體管q1路徑的電流i1(iptat)的電流iptat流動。因此，電流iptat在作為與pmos晶體管mp8一起配置的電流鏡電路中部件的pmos晶體管mp7中生成并且從漏極端子輸出。bgr核心電路在前述實施方式的每個實施方式中應(yīng)用于電壓生成電路1的bgr核心電路10(具體地，電流生成單元101和輸出單元102)不限于前述實施方式。如另一示例，可以采用以下bgr核心電路10。(a-1)bgr核心電路(no.1)圖32是圖示了bgr核心電路10的詳細電路配置的另一示例的電路圖。在該示圖中，相同的參考標(biāo)號被指定用于與圖7的bgr核心電路10類似的部件，并且其細節(jié)描述將不再重復(fù)。圖32中所示的bgr核心電路10不同于圖7的bgr核心電路10，不同點在于電阻器r5沒有被提供并且校正電流icomp被反饋至電阻器r3。在下文，將主要描述該不同點。雖然待輸出的電壓vbgrc，電阻器r7、r8和rz，以及電容器cc沒有被示出，但是其與圖7的實例類似。在bgr核心電路10中，校正電流icomp被反饋至電阻器r3。雖然不被限制，但在示圖的示例中，電阻器r3被分成電阻器r31和r32，并且校正電流被反饋至電阻器r31和r32之間的連接節(jié)點。在該實例中，bgr核心電路10的輸出電壓vbgr由以下方程式22表示。在方程式22中，第一項涉及基射極間電壓vbe，第二項涉及具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓vptat，以及第三項涉及校正電流icomp。(a-2)bgr核心電路(no.2)圖33是圖示了bgr核心電路10的詳細電路配置的另一示例的電路圖。在該示圖中，相同的參考標(biāo)號被指定用于與圖7的bgr核心電路10類似的部件，并且其細節(jié)描述將不再重復(fù)。圖33中所示的bgr核心電路10不同于圖7的bgr核心電路10，不同點在于電阻器r3沒有被提供并且校正電流icomp被反饋至電阻器r2和雙極型晶體管q2的集電極端子。在下文，將主要描述該不同點。雖然待輸出的電壓vbgrc，電阻器r7、r8和rz，以及電容器cc沒有被示出，但是其與圖7的實例類似。在bgr核心電路10中，校正電流icomp被反饋至電阻器r2與雙極型晶體管q2的集電極端子之間的連接節(jié)點。參考電壓生成電路4的輸出電壓vbgr表示如下。雖然不被限制，但是為了簡化起見，校正電流icomp的鏡像比為1:1。在該實例中，bgr核心電路10的輸出電壓vbgr由以下方程式23表示。在方程式23中，第一項涉及基射極間電壓vbe，第二項涉及具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓vptat，以及第三項涉及校正電流icomp。(a-3)bgr核心電路(no.3)圖34是圖示了bgr核心電路10的詳細電路配置的另一示例的電路圖。在該示圖中，相同的參考標(biāo)號被指定用于與圖7的bgr核心電路10類似的部件，并且其細節(jié)描述將不再重復(fù)。圖34中所示的bgr核心電路10不同于圖7的bgr核心電路10，不同點在于電阻器r5沒有被提供并且校正電流icomp被反饋至電阻器r4。在下文，將主要描述該不同點。雖然待輸出的電壓vbgrc，電阻器r7、r8和rz，以及電容器cc沒有被示出，但是其與圖7的實例類似。在bgr核心電路10中，校正電流icomp被反饋至電阻器r4。雖然不被限制，但在示圖的示例中，電阻器r4被分成電阻器r41和r42，并且校正電流被反饋至電阻器r41和r42之間的連接節(jié)點。在該實例中，bgr核心電路10的輸出電壓vbgr由以下方程式24表示。在方程式24中，第一項涉及基射極間電壓vbe，第二項涉及具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓vptat，以及第三項涉及校正電流icomp。差分放大器將描述在前述實施方式中應(yīng)用于電壓生成電路1的bgr核心電路10的差分放大器a1的詳細示例。(b-1)差分放大器a1(no.1)圖35a是圖示了電壓生成電路1中差分放大器a1的示例的電路圖。圖35a圖示了使用n溝道類型mos晶體管作為輸入級的差分放大器a1的示例。該放大器包括第一級31和輸出級32。第一級31具有n溝道類型mos晶體管m1和m2，電流源i1以及p溝道類型mos晶體管m4和m5。nmos晶體管m1和m2配置差分輸入級。電流源i1被提供在源極端子與接地節(jié)點之間。pmos晶體管m4和m5被提供在nmos晶體管m1和m2的漏極端子與電源電壓vcc之間，并且有源負載包括電流鏡電路。輸出級32是具有p溝道類型mos晶體管m3的反相放大電路。pmos晶體管m3通過其柵極端子接收第一級31的輸出信號，并且具有耦合至電源電壓vcc的節(jié)點的源極端子。反相放大電路使用提供在其漏極端子與接地端子之間的電流源i3作為負載。在pmos晶體管m3的柵極端子與漏極端子之間，提供電容器cf和電阻器rf作為相位補償電路。(b-2)差分放大器a1(no.2)圖35b是圖示了電壓生成電路1中差分放大器a1的示例的電路圖。圖35b圖示了使用n溝道類型mos晶體管作為輸入級的差分放大器a1的另一示例。該放大器包括第一級31、輸出級32和電流源33。在配置電壓生成電路10的實例中，必須減少功耗。作為負面影響，放大器的增益變得遠高出需要，并且可能變得難于執(zhí)行相位補償。示圖中所示的放大器具有旨在降低功耗的電路配置并且包括通過n溝道類型mos晶體管制成的第一級放大單元，包括由p溝道類型mos晶體管制成的源極接地反相放大電路的輸出單元，以及用于驅(qū)動上述單元的電流源。為了穩(wěn)定供應(yīng)分鐘電流，電流源通過電阻器rref將n溝道類型mos晶體管m12和m13的柵源極間電壓之間的差電壓轉(zhuǎn)換成電流并且生成結(jié)果電流iref。電流iref確定mos晶體管m14和m15的電流鏡形式中第一級單元與輸出級中的偏置電流i1和i3。在將電流i1的電流值設(shè)置為小的情況下，為了防止第一級中放大器的增益變高并且變得難于執(zhí)行相位補償?shù)那闆r，用于向配置電流鏡(作為用于確定增益的因子)的mos晶體管m4和m5傳送恒流i2的電流源m6和m7被并聯(lián)耦合。恒流iref在mos晶體管m13和m11中流動，并且向二極管耦合的mos晶體管m9流動。通過mos晶體管m6和m9制成的電流鏡形式，可以生成恒流i2。因此，促進了相位補償。即，除了常規(guī)使用的鏡像補償，還可以執(zhí)行容易設(shè)計的零極點補償(串聯(lián)耦合的rf和cf被耦合至輸出級)。電壓生成電路的其它配置1在前述實施方式中，圖示了不包括啟動電路的電路配置以促進對電壓生成電路1的操作原理的理解。電壓生成電路1還可以具有啟動電路。圖36是圖示了具有啟動電路的電壓生成電路1的示例的電路圖。電壓生成電路1具有參考電壓生成電路(bgr核心電路)10、校正電路20和啟動電路30。在某些實例中，電壓生成電路1的輸出電壓vbgr在應(yīng)用電源電壓的開始時間穩(wěn)定在0v。作為對策，向電壓生成電路1提供啟動電路30，并且通過強制傳送電流執(zhí)行啟動。啟動電路30例如具有pmos晶體管mp7和nmos晶體管mn1和mn2。pmos晶體管mp7的源極端子被耦合至電源節(jié)點vcc。nmos晶體管mn1的源極端子被耦合至接地節(jié)點，漏極端子被耦合至pmos晶體管mp7的漏極端子，以及柵極端子被耦合至pmos晶體管mp2的漏極端子(vbgr的輸出端子)。nmos晶體管mn2的源極端子被耦合至接地節(jié)點，漏極端子被耦合至pmos晶體管mp2的漏極端子，以及柵極端子被耦合至nmos晶體管mn1的漏極端子。在下文，將描述啟動電路30的操作。例如，當(dāng)pmos晶體管mp1的柵極電勢v1為vcc時，pmos晶體管mp1為關(guān)斷并且沒有電流流動。由于pmos晶體管mp2此時為關(guān)斷，因此輸出電壓vbgr變成接地電勢，并且nmos晶體管mn1為關(guān)斷。當(dāng)pmos晶體管mp7的閾值電壓被表示為vthp時，nmos晶體管mn1的漏極端子與其耦合的節(jié)點的電勢v4變成vcc-|vthp|，nmos晶體管mn2被開啟。pmos晶體管mp1的柵極電勢v1從vcc減少，并且bgr核心電路10可以在正常偏置操作。通過啟動電路30，輸出電壓vbgr可以在通電、取消休眠模式等時無誤差生成。在正常操作中出現(xiàn)干擾的情況下，迅速恢復(fù)并且穩(wěn)定生成輸出電壓vbgr。此外，在啟動電路30的電路配置中，通過正確選擇pmos晶體管mp7和nmos晶體管mn1和mn2的大小，nmos晶體管mn2的柵極電勢v4可以被設(shè)置成nmos晶體管mn2的閾值電壓vthp或更少。因此，nmos晶體管mn2中的電流變得可忽略，并且在bgr核心電路10的操作過程中沒有影響。啟動電路30是一個示例。可以為電壓生成電路1提供具有另一電路配置的啟動電路。電壓生成電路的另一配置2圖37是圖示了其中低通濾波器(lpf)被插入電源vcc線的電壓生成電路的電路配置的示例的框圖。前述實施方式中的bgr核心電路10和校正電路20具有小電路規(guī)模以及低功耗。因此，低通濾波器60可以被插入電源vcc線以向bgr核心電路10、校正電路20、調(diào)節(jié)器電路70等供應(yīng)低通濾波器60的輸出電壓vcc_lpf。通過該配置，可以降低psrr(電源抑制比)，并且可以增加對電源電壓波動的抗性。低通濾波器60例如由電阻性元件和電容性元件實現(xiàn)，并且可以具有另一電路配置只要可以獲得低通特性。應(yīng)用電壓生成電路的系統(tǒng)現(xiàn)將描述應(yīng)用前述實施方式中每個實施方式的電壓生成電路1的系統(tǒng)。(c-1)ad轉(zhuǎn)換器圖38a圖示了向ad轉(zhuǎn)換器51應(yīng)用電壓生成電路1的示例。ad轉(zhuǎn)換器51基于電壓生成電路1生成的電壓vbgr或基于電壓vbgr生成的電壓將模擬輸入信號轉(zhuǎn)換成數(shù)字信號，并且輸出該數(shù)字信號。(c-2)da轉(zhuǎn)換器圖38b圖示了向da轉(zhuǎn)換器52應(yīng)用電壓生成電路1的示例。da轉(zhuǎn)換器52基于電壓生成電路1生成的電壓vbgr或基于電壓vbgr生成的電壓將數(shù)字輸入信號轉(zhuǎn)換成模擬信號，并且輸出該模擬信號。(c-3)參考電流源圖38c圖示了向參考電流源53應(yīng)用電壓生成電路1的示例。基于電壓生成電路1生成的電壓vbgr或基于電壓vbgr生成的電壓，參考電流源53生成并且輸出參考電流iref。(c-4)溫度傳感器圖38d圖示了向溫度傳感器54應(yīng)用電壓生成電路1(其可以輸出vptat)的示例。溫度傳感器54基于與溫度成比例的電壓vptat和具有低溫度依賴性的電壓vbgr而測量溫度，并且輸出該測量結(jié)果。(c-5)半導(dǎo)體集成電路器件(no.1)圖39是圖示向其應(yīng)用電壓生成電路1的半導(dǎo)體集成電路器件的示例的框圖。雖然沒被限制，但是半導(dǎo)體集成電路器件100例如為其中具有電源電路的系統(tǒng)lsi。半導(dǎo)體集成電路器件100例如包括電源電路50、cpu(中央處理單元)45、寄存器46、非易失性存儲元件47、其它外圍電路48和輸入/輸出電路49。電源電路50例如包括電源控制器41、電壓生成電路1、參考電壓緩沖器42、作為主電源的主調(diào)節(jié)器43和作為備用電源的子調(diào)節(jié)器44。這些電路在接收到從外部端子供應(yīng)的電源電壓vcc時進行操作。電源控制器41基于經(jīng)由輸入/輸出電路49或cpu45供應(yīng)的控制信號輸出控制信號cnt1、cnt2和cnt3?；诳刂菩盘朿nt1，電壓生成電路1輸出參考電壓vbgr。參考電壓緩沖器42基于參考電壓vbgr輸出參考電壓vbuf。主調(diào)節(jié)器43或子調(diào)節(jié)器44基于控制信號cnt2和cnt3以及參考電壓vbug輸出內(nèi)電壓vint。在供應(yīng)內(nèi)電壓vint作為操作電壓時，配置系統(tǒng)lsi的cpu45、寄存器46、非易失性存儲元件47和其它外圍電路48進行操作。例如，在半導(dǎo)體集成電路器件(系統(tǒng)lsi)100依靠電池驅(qū)動的情況下，需要低電源電壓和低功耗。然而，當(dāng)電源電壓變低時，電路變得無法保證足夠的余地。因此，期望更高精度特性。當(dāng)該實施方式的電壓生成電路1應(yīng)用于系統(tǒng)lsi時，低電源電壓操作和低輸出電壓變得可能并且有效。為了更高精度，優(yōu)選以cmos工藝配置電壓生成電路1。具體地，當(dāng)器件被裝配在soc(片上系統(tǒng))存儲器或微處理器上時，差分放大器a1的偏移的較小影響(相當(dāng)于電流的失配)是適當(dāng)?shù)?。此外，可以采用斬波器來減少差分放大器a1的失配，或者可以采用dem(動態(tài)元件匹配)來改進mos晶體管的匹配。(c-6)半導(dǎo)體集成電路器件(no.2)圖40是圖示向其應(yīng)用電壓生成電路1的半導(dǎo)體集成電路器件的另一示例的框圖。雖然沒被限制，但是半導(dǎo)體集成電路器件100a例如為其中具有電源電路的系統(tǒng)lsi。半導(dǎo)體集成電路器件100a具有通過向圖39的半導(dǎo)體集成電路器件(系統(tǒng)lsi)100添加溫度傳感器54獲得的配置。溫度傳感器54具有電壓生成電路1和ad轉(zhuǎn)換器56。電壓生成電路1與主調(diào)節(jié)器43、子調(diào)節(jié)器44等一起使用。電壓生成電路1例如具有bgr核心電路10(其可以輸出vptat)和校正電路20。在向其應(yīng)用該實施方式的電壓生成電路的系統(tǒng)中，低電壓輸出和低電源電壓操作在該電壓生成電路中成為可能，以及輸出電壓vbgr的精度在廣泛溫度范圍內(nèi)改進。因此，可以保證低功耗和高可靠性。芯片布局圖41是圖示向其應(yīng)用電壓生成電路1的半導(dǎo)體集成電路器件的芯片布局的示例的框圖。雖然沒被限制，但是半導(dǎo)體集成電路器件100b例如為其中具有電源電路的系統(tǒng)lsi。半導(dǎo)體集成電路器件100b具有閃存rom、多個模擬ip、pmu(功率管理單元)、dvc(電源電路)、pll-vdc(專用pll的電源電路)、sram和bgr(電壓生成電路1)，以便圍繞核心部分作為中心。作為與用于向這些元件供電的布線相關(guān)的配置，設(shè)備100b具有多個端子81、i/o環(huán)形循環(huán)電源干線82、核心循環(huán)電源干線83、主vdc線區(qū)域84、核心電源干線網(wǎng)85、端子電源干線86和模擬電源干線87。多個端子81以預(yù)先確定的間隔沿半導(dǎo)體集成電路器件100b的外圍提供。i/o環(huán)形循環(huán)電源干線82是沿半導(dǎo)體集成電路器件100b的外圍循環(huán)提供的電源干線。主vdc線區(qū)域84是具有用于向核心部分提供vdc(功率)的線的區(qū)域。主vdc線區(qū)域84中的核心電源干線網(wǎng)85是核心部分中提供的網(wǎng)形電源干線。主vdc線區(qū)域84中的核心循環(huán)電源干線83是被提供以便圍繞核心電源干線網(wǎng)85的電源干線。端子電源干線86是耦合端子81和vdc(電源)的電源干線。模擬電源干線87是耦合模擬ip和vdc(電源)的電源干線。圖42是圖示了在半導(dǎo)體襯底上制造電壓生成電路1的實例中的一部分的截面。在該示例中，深n阱被提供在p類型半導(dǎo)體襯底中的較深位置。在深n阱上(比深n阱淺的位置)，n阱被沿該深n阱的外圍提供，并且p阱被提供在該n阱的內(nèi)部。提供n阱和p阱以便具有幾乎相同的深度。在深n阱上的p阱上，沿該p阱的外圍提供p+層，并且提供n+層以便將絕緣層夾在p+層的內(nèi)部。n+層被提供在深n阱外圍上的n阱上。該深n阱是雙極型晶體管的集電極層，并且在深n阱外圍上的n阱上提供的n+層是集電極端子。深n阱上的p阱是雙極型晶體管的基極層，并且p阱上的p+層是基極端子。深n阱上p阱上的n+層是雙極型晶體管的發(fā)射極層并且還作為發(fā)射極端子。p阱上的p+層是基極端子。即，在該區(qū)域中形成雙極型晶體管。還在深n阱外圍上的n阱的側(cè)部提供p阱。在p阱上，n+層彼此相對以便間隔預(yù)先確定的距離。預(yù)先確定距離的區(qū)域?qū)?yīng)于mos晶體管的溝道，并且經(jīng)由絕緣層在上方提供柵極電極。相對的n+層對應(yīng)于源極端子和漏極端子。即，在p阱中，形成mos晶體管。該p阱、上文所述的n阱和p阱被提供以便具有幾乎相同的深度。如上文所述，雙極型晶體管和mos晶體管以相同制造工藝形成在相同半導(dǎo)體襯底上。在每個實施方式的電壓生成電路1中，通過采用上文描述的bgr核心電路10的電路配置，可以實現(xiàn)低電壓輸出和低電源電壓操作。校正電流icomp由校正電路20生成并且被反饋至bgr核心電路10，由此進一步降低輸出電壓vbgr的溫度依賴性。因此，輸出電壓vbgr的精度在廣泛溫度范圍內(nèi)被改進。每個實施方式中的電壓生成電路1包括具有不同操作溫度(閾值溫度)、級聯(lián)至bgr核心電路的多個校正電路20。因此，校正電路可以在不同溫度下校正輸出電壓vbgr。因此，輸出電壓vbgr的溫度依賴性在更廣泛溫度范圍內(nèi)被改進。因此，輸出電壓vbgr的精度在更廣泛溫度范圍內(nèi)被改進。每個實施方式中的電壓生成電路1可以通過控制信號(掉電信號)選擇性開啟/關(guān)斷多個校正電路20中所期望的校正電路20。因此，根據(jù)周圍環(huán)境(溫度、濕度等)以及系統(tǒng)所需輸出電壓vbgr的精度，多個校正電路20中的某些校正電路20可以被關(guān)斷。因此，輸出電壓vbgr的溫度依賴性的曲線可以形成期望的弧線。非必要校正電路20的功耗可以被抑制，以便節(jié)省功率。上文已經(jīng)基于實施方式詳細描述了本發(fā)明人在此實現(xiàn)的本發(fā)明。顯然，本發(fā)明不限于上述實施方式并且可以在不脫離本發(fā)明主旨的前提下進行各種改變。還可以在以下補充說明中描述部分或所有實施方式和示例。本發(fā)明同樣不限于以下內(nèi)容。補充說明1一種具有電壓生成電路的半導(dǎo)體器件，其中所述電壓生成電路包括：參考電壓生成電路，其輸出參考電壓；以及多個校正電路，其生成校正電流并將其反饋至所述參考電壓生成電路，其中所述多個校正電路中的每個校正電路生成子校正電流，所述子校正電流從在所述多個校正電路之間變化的預(yù)先確定的溫度向低溫度側(cè)或高溫度側(cè)單調(diào)增加，以及其中所述校正電流是由所述多個校正電路生成的多個所述子校正電流的總和。補充說明2根據(jù)補充說明1中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路基于所述參考電壓或與所述參考電壓成比例的電壓或與所述參考電壓對應(yīng)的電流以及p-n結(jié)的正向電壓或與所述正向電壓對應(yīng)的電流生成所述子校正電流。補充說明3根據(jù)補充說明2中所述的半導(dǎo)體器件，其中所述多個校正電路的所述多個子校正電流從所述預(yù)先確定的溫度向高溫度側(cè)單調(diào)增加。補充說明4根據(jù)補充說明3中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第一pmos晶體管，其源極被耦合至第一電源并且其漏極被耦合至其柵極；第二pmos晶體管，其源極被耦合至所說第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；雙極型晶體管，其集電極被耦合至所述pmos晶體管的所述漏極并且具有與生成自所述參考電壓的電壓耦合的基極；以及電阻器，其一端被耦合至所述雙極型晶體管的發(fā)射極并且其另一端被耦合至第二電源，其中與所述參考電壓對應(yīng)的電壓是通過由電阻器劃分所述參考電壓獲得的電壓并且在所述多個校正電路之間變化，以及其中所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明5根據(jù)補充說明4中所述的半導(dǎo)體器件，其中所述多個校正電路的每個校正電路進一步包括：放大器，具有與所述參考電壓對應(yīng)的所述電壓與其耦合的輸入端子以及具有耦合至所述雙極型晶體管的所述基極的輸出端子和另一輸入端子。補充說明6根據(jù)補充說明2中所述的半導(dǎo)體器件，其中所述多個校正電路的所述多個子校正電流從所述預(yù)先確定的溫度向低溫度側(cè)單調(diào)增加。補充說明7根據(jù)補充說明6中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第三pmos晶體管，其源極被耦合至第一電源并且其柵極被耦合至所述參考電壓生成電路中的參考電流在其中流動的晶體管的柵極；第一pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至其漏極；第二pmos晶體管，其源極被耦合至第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；雙極型晶體管，其集電極被耦合至所述pmos晶體管的所述漏極并且其基極被耦合至所述第三pmos晶體管的所述漏極；二極管，其一端被耦合至所述雙極型晶體管的所述基極并且其另一端被耦合至第二電源；以及電阻器，其一端被耦合至所述雙極型晶體管的發(fā)射極并且其另一端被耦合至所述第二電源，其中電流鏡電路包括用于在所述參考電壓生成電路中傳送所述參考電流的晶體管和所述第三pmos晶體管，以及其中所述電流鏡電路的電流鏡像比在所述多個校正電流之間變化，并且所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明8根據(jù)補充說明1中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路基于具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓、與所述差電壓對應(yīng)的電流、p-n結(jié)的正向電壓和與所述正向電壓對應(yīng)的電流中的至少一個生成所述子校正電流。補充說明9根據(jù)補充說明8中所述的半導(dǎo)體器件，其中所述多個校正電路的所述多個子校正電流從所述預(yù)先確定的溫度向高溫度側(cè)單調(diào)增加。補充說明10根據(jù)補充說明9中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第一pmos晶體管，其源極被耦合至第一電源并且其漏極被耦合至其柵極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，其耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的電流，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流，并且在所述多個校正電路之間變化，以及其中所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明11根據(jù)補充說明9中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第一pmos晶體管，其源極被耦合至第一電源并且其漏極被耦合至其柵極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的電流，并且在多個校正電路之間變化，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流，以及其中所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明12根據(jù)補充說明9中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：電阻器，具有與第一電源耦合的一端；pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述電阻器的另一端；以及恒流源，耦合在所述電阻器的所述另一端與第二電源之間，其中所述恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的電流，其中所述電阻器在所述多個校正電路之間變化，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明13根據(jù)補充說明9中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：電阻器，具有與第一電源耦合的一端；pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述電阻器的另一端；以及恒流源，耦合在所述電阻器的所述另一端與第二電源之間，其中所述恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的電流并且在所述多個校正電路之間變化，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明14根據(jù)補充說明8中所述的半導(dǎo)體器件，其中所述多個校正電路的所述多個子校正電流從所述預(yù)先確定的溫度向低溫度側(cè)單調(diào)增加。補充說明15根據(jù)補充說明14中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第一pmos晶體管，其源極被耦合至第一電源并且其柵極被耦合至其漏極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的電流，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流，并且在所述多個校正電路之間變化，以及其中所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明16根據(jù)補充說明14中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：第一pmos晶體管，其源極被耦合至第一電源并且其柵極被耦合至其漏極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的電流，并且在所述多個校正電路之間變化，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流，以及其中所述第二pmos晶體管從所述漏極輸出所述子校正電流。補充說明17根據(jù)補充說明14中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：恒流源，具有與第一電源耦合的一端；pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述恒流源的另一端；以及電阻器，其耦合在所述恒流源的所述另一端與第二電源之間，其中所述恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的電流，其中所述電阻器在所述多個校正電路之間變化，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明18根據(jù)補充說明14中所述的半導(dǎo)體器件，其中所述多個校正電路中的每個校正電路包括：恒流源，具有與第一電源耦合的一端；pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述恒流源的另一端；以及電阻器，其耦合在所述恒流源的所述另一端與第二電源之間，其中所述恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的電流并且在所述多個校正電路之間變化，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明19根據(jù)補充說明8中所述的半導(dǎo)體器件，其中所述多個校正電路中的第一校正電路的所述子校正電流從第一預(yù)先確定的溫度向高溫度側(cè)單調(diào)增加，以及其中所述多個校正電路中的第二校正電路的所述子校正電流從低于所述第一預(yù)先確定的溫度的第二預(yù)先確定的溫度向低溫度側(cè)單調(diào)增加。補充說明20根據(jù)補充說明19中所述的半導(dǎo)體器件，其中所述第一校正電路包括：第一pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至其漏極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的第一電流，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第二電流，其中所述第二pmos晶體管從所述漏極輸出所述子校正電流，以及其中所述第二校正電路包括：第三pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至其漏極；第四pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第三pmos晶體管的所述柵極；第三恒流源，耦合在所述第一電源與所述第三pmos晶體管的所述漏極之間；以及第四恒流源，耦合在所述第一pmos晶體管的所述漏極與所述第二電源之間，其中所述第三恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第三電流，所述第三電流不同于所述第二電流，其中所述第四恒流源生成根據(jù)p-n結(jié)的正向電壓的第四電流，所述第四電流與所述第二電流相同，以及其中所述第四pmos晶體管從所述漏極輸出所述子校正電流。補充說明21根據(jù)補充說明19中所述的半導(dǎo)體器件，其中所述第一校正電路包括：第一pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至其漏極；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一pmos晶體管的所述柵極；第一恒流源，耦合在所述第一電源與所述第一pmos晶體管的所述漏極之間；以及第二恒流源，耦合在所述第一pmos晶體管的所述漏極與第二電源之間，其中所述第一恒流源生成根據(jù)p-n結(jié)的正向電壓的第一電流，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第二電流，其中所述第二pmos晶體管從所述漏極輸出所述子校正電流，以及其中所述第二校正電路包括：第三pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至其漏極；第四pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第三pmos晶體管的所述柵極；第三恒流源，耦合在所述第一電源與所述第三pmos晶體管的所述漏極之間；以及第四恒流源，耦合在所述第一pmos晶體管的所述漏極與所述第二電源之間，其中所述第三恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第三電流，所述第三電流與所述第二電流相同，其中所述第四恒流源生成根據(jù)p-n結(jié)的正向電壓的第四電流，所述第四電流不同于所述第二電流，以及其中所述第四pmos晶體管從所述漏極輸出所述子校正電流。補充說明22根據(jù)補充說明19中所述的半導(dǎo)體器件，其中所述第一校正電路包括：第一電阻器，具有與第一電源耦合的一端；第一pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一電阻器的另一端；以及第一恒流源，耦合在所述第一電阻器的所述另一端與第二電源之間，其中所述第一恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的第一電流，其中所述第一pmos晶體管從所述漏極輸出所述子校正電流，其中所述第二校正電路包括：第二恒流源，具有與第一電源耦合的一端；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第二恒流源的另一端；以及第二電阻器，耦合在所述第二恒流源的所述另一端與第二電源之間，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第二電流，所述第二電流不同于所述第一電流，其中所述第二電阻器與所述第一電阻器相同，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明23根據(jù)補充說明19中所述的半導(dǎo)體器件，其中所述第一校正電路包括：第一電阻器，具有與第一電源耦合的一端；第一pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第一電阻器的另一端；以及第一恒流源，耦合在所述第一電阻器的所述另一端與第二電源之間，其中所述第一恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓的差電壓的第一電流，其中所述第一pmos晶體管從所述漏極輸出所述子校正電流，其中所述第二校正電路包括：第二恒流源，具有與第一電源耦合的一端；第二pmos晶體管，其源極被耦合至所述第一電源并且其柵極被耦合至所述第二恒流源的另一端；以及第二電阻器，耦合在所述第二恒流源的所述另一端與第二電源之間，其中所述第二恒流源生成根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的第二電流，所述第二電流與所述第一電流相同，其中所述第二電阻器不同于所述第一電阻器，以及其中所述pmos晶體管從所述漏極輸出所述子校正電流。補充說明24根據(jù)補充說明1中所述的半導(dǎo)體器件，其中所述多個校正電路的每個校正電路由控制信號選擇性地開啟/關(guān)斷。補充說明25根據(jù)補充說明1中所述的半導(dǎo)體器件，其中所述參考電壓生成電路通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流、根據(jù)p-n結(jié)的正向電壓的電流和所述校正電流相加生成參考電流，將所述參考電流轉(zhuǎn)換成電壓，并且輸出所述電壓作為所述參考電壓。補充說明26根據(jù)補充說明5中所述的半導(dǎo)體器件，其中所述參考電壓生成電路包括電流生成單元，其通過將根據(jù)具有不同發(fā)射極面積的兩個雙極型晶體管的基射極間電壓之間的差電壓的電流、根據(jù)p-n結(jié)的正向電壓的電流和所述校正電流相加生成參考電流；以及輸出單元，其將所述參考電流轉(zhuǎn)換成電壓，并且輸出所述電壓，其中所述電流生成單元包括：第一雙極型晶體管，其發(fā)射極端子布置于第一電勢節(jié)點側(cè)；第二雙極型晶體管，具有大于所述第一雙極型晶體管的發(fā)射極面積的發(fā)射極面積，其發(fā)射極端子被耦合至所述第一雙極型晶體管的發(fā)射極端子，并且其基極端子被耦合至所述第一雙極型晶體管的集電極端子；第一電阻性元件，其一端被耦合至所述第一雙極型晶體管的集電極端子并且其另一端被耦合至所述第一雙極型晶體管的基極端子；第二電阻性元件，其一端被耦合至所述第二雙極型晶體管的集電極端子并且其另一端被耦合至所述第一電阻性元件的另一端；第三電阻性元件，其一端被耦合至所述第一雙極型晶體管的基極端子并且其另一端被耦合至所述第一電勢節(jié)點；第四電阻性元件，其一端被耦合至所述第一雙極型晶體管的發(fā)射極端子并且其另一端被耦合至所述第一電勢節(jié)點；放大器，其輸出根據(jù)所述第一雙極型晶體管的集電極側(cè)上的電壓與所述第二雙極型晶體管的集電極側(cè)上的電壓之間的差電壓的第一電壓；以及電壓-電流轉(zhuǎn)換器，其將所述第一電壓轉(zhuǎn)換成第二參考電流，向所述第一電阻性元件和第二電阻性元件與其耦合的節(jié)點供應(yīng)所述第二參考電流，以及向所述輸出單元供應(yīng)所述電流作為所述參考電流，其中所述輸出單元具有第五電阻性元件，其一端被耦合至所述電壓-電流轉(zhuǎn)換器并且其另一端被耦合至所述第一電勢節(jié)點，其中所述第五電阻性元件輸出當(dāng)所述參考電流流動時在所述電壓-電流轉(zhuǎn)換器側(cè)生成的電壓作為所述輸出電壓，并且包括串聯(lián)耦合的多個子電阻性元件，其中所述輸出電壓的溫度特性可以由所述第三電阻性元件調(diào)節(jié)，其中所述輸出電壓的所述絕對值可以由所述第五電阻性元件調(diào)節(jié)，以及其中所述輸出電壓的非線性效應(yīng)可以由所述第四電阻性元件調(diào)節(jié)。當(dāng)前第1頁12當(dāng)前第1頁12