本發(fā)明涉及半導(dǎo)體技術(shù)，尤其涉及一種vdmos器件的制作方法。

背景技術(shù)：

隨著半導(dǎo)體工藝的發(fā)展，帶有溝槽結(jié)構(gòu)的器件，例如vdmos((verticaldouble-diffusedmetallicoxidesemiconductorfieldeffecttransistor，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管)器件的應(yīng)用越來越廣泛。以vdmos器件為例的許多超結(jié)器件目前的結(jié)構(gòu)中會(huì)使用到不同深度的溝槽結(jié)構(gòu)，用以實(shí)現(xiàn)更好的終端電場分布以及更好的終端耐壓。

現(xiàn)有技術(shù)中，通常采用如下方式來形成不同深度的溝槽：

如圖1a所示，在硅片101上形成掩膜材料層102；

如圖1b所示，刻蝕掩膜材料層102，形成具有圖案的掩膜層103；

如圖1c所示，以掩膜層103為掩膜，刻蝕硅片102，形成溝槽104a、104b、104c和104d。

如圖1d所示，在溝槽104d中填充光刻膠110。

如圖1e所示，需刻蝕溝槽104a、104b、104c以加深溝槽104a、104b、104c的深度，形成溝槽105a、105b和105c。

如此，重復(fù)上述工藝，直至形成如圖1f所示的結(jié)構(gòu)，即在硅片101中形成4個(gè)不同深度的溝槽106a、106b、105c和104d，其中溝槽104d的深度最淺，溝槽106a的深度最深。

但是，采用上述工藝形成多個(gè)不同深度的溝槽需要多次刻蝕，每次刻蝕之后均需要對溝槽內(nèi)部的聚合物進(jìn)行清洗操作，如果聚合物清洗不干凈，則殘留的聚合物會(huì)阻擋下次刻蝕，甚至有可能會(huì)造成溝槽的形貌遭到嚴(yán)重破壞，影響半導(dǎo)體器件的性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種vdmos器件的制作方法，以解決現(xiàn)有技術(shù)中形成深度不同的溝槽需要多次刻蝕而造成溝槽的形貌遭到嚴(yán)重破壞的缺陷。

本發(fā)明提供一種vdmos器件的制作方法，包括：

在半導(dǎo)體基底上自下而上依次形成n層阻擋層，第m層的阻擋層的寬度小于下方相鄰的第m-1層的阻擋層的寬度，其中n為大于或等于2的正整數(shù)，m大于或等于2且小于或等于n；

在各阻擋層上形成具有圖案的掩膜層；

以所述掩膜層為掩膜，刻蝕各所述阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在所述半導(dǎo)體基底中形成不同深度的溝槽。

根據(jù)如上所述的vdmos器件的制作方法，可選地，在各阻擋層上形成具有圖案的掩膜層包括：

在所述半導(dǎo)體基底和各阻擋層上形成具有圖案的掩膜層；

所述以所述掩膜層為掩膜，刻蝕各所述阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在所述半導(dǎo)體基底中形成不同深度的溝槽包括：

以所述掩膜層為掩膜，刻蝕未被阻擋層覆蓋的半導(dǎo)體基底、各阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在所述半導(dǎo)體基底中形成不同深度的溝槽。

根據(jù)如上所述的vdmos器件的制作方法，可選地，在半導(dǎo)體基底上形成自下而成依次形成的n層阻擋層之前，還包括：

獲取所述阻擋層與所述半導(dǎo)體基底的刻蝕速率比s；

確定需形成的各溝槽的深度，將最深的溝槽的深度作為目標(biāo)深度，各深度中除了目標(biāo)深度的其它深度作為比較深度；

獲取各比較深度與所述目標(biāo)深度的深度差；

各比較深度對應(yīng)的溝槽所對應(yīng)的阻擋層的厚度等于所對應(yīng)的深度差與s的乘積。

根據(jù)如上所述的vdmos器件的制作方法，可選地，所述阻擋層的材料為基于所述半導(dǎo)體基底的材料的化合物。

根據(jù)如上所述的vdmos器件的制作方法，可選地，所述半導(dǎo)體基底的材料是硅，所述阻擋層的材料是多晶硅，或者所述半導(dǎo)體基底的材料是gan，所述阻擋層的材料是氮化硅。

根據(jù)如上所述的vdmos器件的制作方法，可選地，所述n為4，且各阻擋層的一端在垂直于半導(dǎo)體基底的方向上齊平。

根據(jù)如上所述的vdmos器件的制作方法，可選地，在半導(dǎo)體基底上形成自下而成依次形成的n層阻擋層包括：

在所述半導(dǎo)體基底上形成第一阻擋層；

在所述第一阻擋層上形成第二阻擋層，所述第二阻擋層的寬度小于第一阻擋層；

在所述第二阻擋層上形成第三阻擋層，所述第三阻擋層的寬度小于第二阻擋層；

所述第一阻擋層、第二阻擋層和第三阻擋層的第一端齊平。

根據(jù)如上所述的vdmos器件的制作方法，可選地，在形成所述阻擋層的半導(dǎo)體基底上形成具有圖案的掩膜層包括：

在形成所述阻擋層的半導(dǎo)體基底上沉積掩膜材料層；

刻蝕所述掩膜材料層，形成具有圖案的掩膜層；

其中，位于各阻擋層上的掩膜層的側(cè)面與所述各阻擋層的第二端齊平。

根據(jù)如上所述的vdmos器件的制作方法，可選地，所述掩膜層包括以下材料層中的至少一種：氧化硅層、氧化鋁層、氮化硅層。

根據(jù)如上所述的vdmos器件的制作方法，可選地，在所述半導(dǎo)體基底中形成不同深度的溝槽之后，還包括：

去除剩余的所述掩膜層和所述阻擋層。

由上述技術(shù)方案可知，本發(fā)明提供的vdmos器件的制作方法，通過在半導(dǎo)體基底上形成不同寬度多層阻擋層，并在該多層阻擋層形成掩膜層，再以掩膜層為掩膜同時(shí)刻蝕各阻擋層以及各阻擋層下方的半導(dǎo)體基底，就能夠在半導(dǎo)體基底中形成不同深度的溝槽，即通過一次刻蝕就能夠在半導(dǎo)體基底上形成不同深度的溝槽，大大簡化了vdmos器件的制作工藝，減少了清洗操作，進(jìn)而能夠盡量避免溝槽的形貌遭到破壞，保證vdmos器件的良品率，此外深度差能夠?qū)崿F(xiàn)精確控制。而且，刻蝕工藝的均勻性容易控制，并且能夠盡量避免多次溝槽刻蝕后由于需要涂覆光刻膠而造成的涂膠容易出現(xiàn)偏差以及去光刻膠困難等問題。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí) 施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a至圖1f為現(xiàn)有技術(shù)中vdmos器件的不同深度的溝槽的制作方法中各個(gè)步驟的剖面結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明一實(shí)施例的vdmos器件的制作方法的流程示意圖；

圖3a至圖3f為根據(jù)本發(fā)明另一實(shí)施例的vdmos器件的制作方法的各個(gè)步驟的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例一

本實(shí)施例提供一種vdmos器件的制作方法，用于制作vdmos器件。

如圖2所示，為根據(jù)本實(shí)施例的vdmos器件的制作方法的流程示意圖。該vdmos器件的制作方法包括：

步驟201，在半導(dǎo)體基底上自下而上依次形成的n層阻擋層，第m層的阻擋層的寬度小于下方相鄰的第m-1層的阻擋層的寬度，其中n為大于或等于2的正整數(shù)，m大于或等于2且小于或等于n。

本實(shí)施例的半導(dǎo)體基底可以為si片或gan襯底，具體可以根據(jù)實(shí)際需要選擇，在此不再贅述。可選地，本實(shí)施例的阻擋層為基于半導(dǎo)體基底的材料的化合物。例如，若半導(dǎo)體基底為si片，則阻擋層的材料是多晶硅，若半導(dǎo)體基底為gan，則阻擋層的材料是氮化硅。

本實(shí)施例，以接觸半導(dǎo)體基底的阻擋層作為第1層阻擋層，位于第1層阻擋層上方且與該第1層阻擋層相鄰的是第2層阻擋層，位于第2層阻擋層上方且與第2層阻擋層相鄰的是第3層阻擋層，以此類推，最上方的是第n層阻擋層。

第m層的阻擋層的寬度小于下方相鄰的第m-1層的阻擋層的寬度表示，每一層阻擋層的寬度均比位于其上方的各阻擋層的寬度寬。舉例來說，第1層阻擋層比第2層阻擋層寬，第2層阻擋層比第3層阻擋層寬，以此類推，第m層阻擋層的寬度是各阻擋層中最小的。即，相當(dāng)于n層阻擋層的整體厚度呈階梯狀。

本實(shí)施例中，n層阻擋層的整體厚度指的是，將n層阻擋層看作一個(gè)整體，該n層阻擋層呈階梯狀，厚度各階梯處有所不同。

步驟202，在各阻擋層上形成具有圖案的掩膜層。

具體地，可以在步驟201所形成的半導(dǎo)體器件上沉積形成一層掩膜材料層，然后刻蝕該掩膜材料層，以形成具有圖案的掩膜層，該掩膜層位于各阻擋層上。由于各阻擋層的上表面的高度不同，因此各掩膜層的頂部的高度也不同。

步驟203，以掩膜層為掩膜，刻蝕各阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在半導(dǎo)體基底中形成不同深度的溝槽。

由于n層阻擋層的整體厚度在不同半導(dǎo)體基底上不同位置有所不同，因此，以掩膜層為掩膜刻蝕各阻擋層進(jìn)而刻蝕位于各阻擋層下方的半導(dǎo)體基底，可以形成不同深度的溝槽。

需要指出的是，為了簡化工藝，可以采用如下方式行駛不同深度的溝槽，例如，在各阻擋層上形成具有圖案的掩膜層包括：

在半導(dǎo)體基底和各阻擋層上形成具有圖案的掩膜層；

以掩膜層為掩膜，刻蝕各阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在半導(dǎo)體基底中形成不同深度的溝槽包括：

以掩膜層為掩膜，刻蝕未被阻擋層覆蓋的半導(dǎo)體基底、各阻擋層以及各阻擋層下方的半導(dǎo)體基底，以在半導(dǎo)體基底中形成不同深度的溝槽。

即，在半導(dǎo)體基底上也形成具有圖案的掩膜層，進(jìn)而可以刻蝕半導(dǎo)體基底以及各阻擋層，這樣可以在半導(dǎo)體基底中形成深度最深的溝槽。

相應(yīng)地，本實(shí)施例在形成各阻擋層之前，可以首先需確定所形成的各阻擋層的厚度，具體可以通過如下方式獲取各阻擋層的厚度：

獲取阻擋層與半導(dǎo)體基底的刻蝕速率比s；

確定需形成的各溝槽的深度，將最深的溝槽的深度作為目標(biāo)深度，各深度中除 了目標(biāo)深度的其它深度作為比較深度；

獲取各比較深度與目標(biāo)深度的深度差；

各比較深度對應(yīng)的溝槽所對應(yīng)的阻擋層的厚度等于所對應(yīng)的深度差與s的乘積。

該最深的溝槽即直接刻蝕未被阻擋層遮擋的半導(dǎo)體基底形成的溝槽，將其作為目標(biāo)溝槽，其深度作為目標(biāo)深度，其它的溝槽作為比較溝槽，對應(yīng)的深度作為比較深度。確定出各目標(biāo)深度與比較深度的深度差，并且根據(jù)刻蝕速率比s以及各深度差確定各阻擋層的厚度，這樣，能夠?qū)崿F(xiàn)對各溝槽深度差的精確控制。

根據(jù)本實(shí)施例的vdmos器件的制作方法，通過在半導(dǎo)體基底上形成不同寬度多層阻擋層，并在該多層阻擋層形成掩膜層，再以掩膜層為掩膜同時(shí)刻蝕各阻擋層以及各阻擋層下方的半導(dǎo)體基底，就能夠在半導(dǎo)體基底中形成不同深度的溝槽，即通過一次刻蝕就能夠在半導(dǎo)體基底上形成不同深度的溝槽，大大簡化了vdmos器件的制作工藝，減少了清洗操作，進(jìn)而能夠盡量避免溝槽的形貌遭到破壞，保證vdmos器件的良品率，此外深度差能夠?qū)崿F(xiàn)精確控制。而且，刻蝕工藝的均勻性容易控制，并且能夠盡量避免多次溝槽刻蝕后由于需要涂覆光刻膠而造成的涂膠容易出現(xiàn)偏差以及去光刻膠困難等問題。

實(shí)施例二

本實(shí)施例對實(shí)施例一的vdmos器件的制作方法做進(jìn)一步補(bǔ)充說明。

如圖3a至3f所示，為根據(jù)本實(shí)施例的vdmos器件的制作方法各個(gè)步驟的剖面結(jié)構(gòu)示意圖。本實(shí)施例以形成4個(gè)不同深度的溝槽為例進(jìn)行說明。本實(shí)施例中，半導(dǎo)體基底的材料是硅片，各阻擋層的材料是多晶硅，多晶硅與硅片的刻蝕速率比為2:1。

首先，需要確定各阻擋層的厚度，以直接刻蝕半導(dǎo)體基底所形成的溝槽作為目標(biāo)溝槽，其深度作為目標(biāo)深度，其它溝槽作為比較溝槽，分別為第一比較溝槽、第二比較溝槽和第三比較溝槽，其中，第一比較溝槽與目標(biāo)溝槽的深度差為1微米，第二比較溝槽與目標(biāo)溝槽的深度差為1.5微米，第三比較溝槽與目標(biāo)溝槽的深度差為2微米，則第一比較溝槽對應(yīng)的第一阻擋層的厚度為2微米，第二比較溝槽對應(yīng)的第二阻擋層的厚度為3微米，第三比較溝槽對應(yīng)的第三阻擋層的厚度為4微米。

如圖3a所示，在半導(dǎo)體基底301上形成第一阻擋材料層302。

本實(shí)施例的半導(dǎo)體基底301為si片，第一阻擋材料層302為多晶硅。

如圖3b所示，進(jìn)行光刻工藝，并刻蝕第一阻擋材料層302，形成第一阻擋層303。

需指出的是，圖3a中示出的是剖面結(jié)構(gòu)，實(shí)際上該第一阻擋層303為環(huán)形結(jié)構(gòu)，即從俯視半導(dǎo)體基底301的方向上看，該第一阻擋層303為環(huán)形結(jié)構(gòu)。該第一阻擋層303的厚度為2微米。

如圖3c所示，在第一阻擋層303上形成第二阻擋層304，第二阻擋層304的寬度小于第一阻擋層303。

具體地，可以采用前述方式形成第二阻擋層304，即在第一阻擋層303的上方沉積第二阻擋材料層，然后進(jìn)行光刻工藝，并刻蝕第二阻擋材料層形成第二阻擋層304。該第二阻擋層304的材料為多晶硅。同理，從半導(dǎo)體基底301的方向上看，該第二阻擋層304的為環(huán)形結(jié)構(gòu)。該第二阻擋層的厚度為3微米。

如圖3d所示，在第二阻擋層304上形成第三阻擋層305，第三阻擋層305的寬度小于第二阻擋層304。

該第三阻擋層305的厚度為4微米。且同理，從半導(dǎo)體基底301的方向上看，該第三阻擋層305的為環(huán)形結(jié)構(gòu)。

本實(shí)施例中，第一阻擋層303、第二阻擋層304和第三阻擋層的第一端齊平，即第一阻擋層303的第一端3031、第二阻擋層304的第一端3041和第三阻擋層305的第一端3051齊平。即，各阻擋層的第一端在垂直于半導(dǎo)體基底301的方向上齊平。

圖3d所示的是半導(dǎo)體器件320。

如圖3e所示，在半導(dǎo)體器件320上形成掩膜層307。

該掩膜層307位于半導(dǎo)體基底301以及各阻擋層上。具體地，在在形成阻擋層的半導(dǎo)體基底上沉積掩膜材料層，即在半導(dǎo)體器件320上沉積掩膜材料層，并刻蝕掩膜材料層，形成具有圖案的掩膜層307，其中，位于各阻擋層上的掩膜層的側(cè)面與各阻擋層的第二端齊平。即位于第一阻擋層303上的掩膜層307的側(cè)面與第一阻擋層303的第二端3032齊平，位于第二阻擋層304上的掩膜層307的側(cè)面與第二阻擋層304的第二端3042齊平，位于第三阻擋層305上的掩膜層307的側(cè)面與第三阻擋層305的第二端3052齊平。

本實(shí)施例的掩膜層307包括以下材料層中的至少一種：氧化硅層、氧化 鋁層、氮化硅層。

如圖3f所示，以掩膜層307為掩膜，同時(shí)刻蝕半導(dǎo)體基底301和各阻擋層，在半導(dǎo)體基底301中形成不同深度的溝槽，并去除剩余的掩膜層307和各阻擋層。

如圖3f所示，在半導(dǎo)體基底301中，通過一次刻蝕就能夠形成目標(biāo)溝槽308、第一比較溝槽309、第二比較溝槽310和第三比較溝槽311。

本實(shí)施例中，阻擋層的個(gè)數(shù)＝溝槽個(gè)數(shù)-1。

根據(jù)本實(shí)施例的vdmos器件的制作方法，通過在半導(dǎo)體基底上形成不同寬度多層阻擋層，并在該多層阻擋層和半導(dǎo)體基底上形成掩膜層，再以掩膜層為掩膜同時(shí)刻蝕半導(dǎo)體基底和各阻擋層，就能夠在半導(dǎo)體基底中形成不同深度的溝槽，即通過一次刻蝕就能夠在半導(dǎo)體基底上形成不同深度的溝槽，大大簡化了vdmos器件的制作工藝，減少了清洗操作，進(jìn)而能夠盡量避免溝槽的形貌遭到破壞，保證vdmos器件的良品率，并且通過阻擋層的厚度就能夠?qū)崿F(xiàn)各溝槽的深度差的精確控制，工藝簡單，精確度高。而且，刻蝕工藝的均勻性容易控制，并且能夠盡量避免多次溝槽刻蝕后由于需要涂覆光刻膠而造成的涂膠容易出現(xiàn)偏差以及去光刻膠困難等問題。

最后應(yīng)說明的是：以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。