国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種存儲單元的制作方法與流程

      文檔序號:12478477閱讀:410來源:國知局
      一種存儲單元的制作方法與流程

      本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其涉及一種存儲單元的制作方法。



      背景技術(shù):

      閃存的存儲單元的控制柵(Control Gate,CG)與浮柵(Floating Gate,F(xiàn)G)的耦合率(coupling ratio)直接影響浮柵型閃存的寫入和擦除效率,提高CG到FG的coupling ratio對于浮柵型閃存的工作效率至關(guān)重要。

      隨著制造技術(shù)的改進,F(xiàn)G的尺寸已減小到亞微米級別,通過隧穿氧化物勢壘,電子(或空穴)注入到FG內(nèi),存儲在FG中的電荷改變了器件的閾值電壓,依次方式,存儲了數(shù)據(jù),CG利用該電容控制FG的電位。FG與CG之間的耦合率與FG和CG之間的重疊面積有關(guān),重疊面積越大,耦合率越大,然而增加重疊面積時會限制縮減單元尺寸的能力,從而阻礙了器件密度的提高。

      以現(xiàn)有的閃存的儲存單元制作方法為例,現(xiàn)有的做法是在FG做完之后沉積SiO2/SIN/SiO2即ONO介質(zhì)層,然后在ONO上再沉積CG,利用ONO作為介質(zhì)形成電容,具體的,利ONO介質(zhì)層來實現(xiàn)CG到FG的隔離,并且在垂直于FG溝道的方向用CG包裹FG來增大CG到FG的Coupling ratio,從而實現(xiàn)CG對FG更強的控制。

      基于目前的工藝流程,要增大CG到FG的coupling ratio,勢必要減薄ONO厚度,減薄ONO的同時會降低電荷的存儲時間。



      技術(shù)實現(xiàn)要素:

      針對現(xiàn)有技術(shù)中存在的問題,本發(fā)明提供了一種通過提高浮柵與控制柵之間的耦合率從而提高存儲單元的寫入和擦出效率的存儲單元制作方法。

      本發(fā)明采用如下技術(shù)方案:

      一種存儲單元的制作方法,所述方法包括:

      步驟S1、提供一定義有預(yù)設(shè)柵極預(yù)制備區(qū)及源漏預(yù)制備區(qū)的半導(dǎo)體襯底,并于所述半導(dǎo)體襯底表面依次形成一浮柵隧穿氧化層、一浮柵多晶硅層以及一浮柵二氧化硅層;

      步驟S2、于所述柵極預(yù)制備區(qū)上方的所述浮柵二氧化硅層形成一第一凹槽;

      步驟S3、去除所述浮柵二氧化硅層,且于所述浮柵多晶硅層形成一第二凹槽;

      步驟S4、在所述浮柵多晶硅層上方沉積一ONO層,使所述ONO層覆蓋所述浮柵多晶硅層以及所述第二凹槽的槽壁及槽底;

      步驟S5、于所述ONO層表面形成一控制柵層,并使所述控制柵層填充所述第二凹槽;

      步驟S6、去除所述源漏預(yù)制備區(qū)上方的所述控制柵層、所述ONO層以及所述浮柵多晶硅層;

      步驟S7、于所述源漏預(yù)制備區(qū)實施離子注入工藝后進行退火處理以形成源漏極。

      優(yōu)選的,在所述半導(dǎo)體襯底上通過淺槽隔離工藝定義一P阱區(qū),并于所述P阱區(qū)中定義形成所述柵極預(yù)制備區(qū),以及于所述柵極預(yù)制備區(qū)兩側(cè)定義形成所述源漏預(yù)制備區(qū)。

      優(yōu)選的,所述步驟S2中通過一刻蝕工藝,形成所述第一凹槽。

      優(yōu)選的,所述步驟S3中通過一刻蝕工藝,利用所述第一凹槽,于去除所述浮柵二氧化硅層的同時,于所述柵極預(yù)制備區(qū)上方的所述浮柵多晶硅層形成一第二凹槽。

      優(yōu)選的,所述步驟S6通過一刻蝕工藝,去除所述浮柵多晶硅層、所述ONO層以及所述控制柵層。

      優(yōu)選的,所述步驟S2包括:

      步驟S21、于所述浮柵二氧化硅層上涂布光刻膠層;

      步驟S22、圖案化所述光刻膠層;

      步驟S23、以圖案化的所述光刻膠層為掩膜,刻蝕位于所述柵極制備區(qū)上方的所述浮柵二氧化硅層以形成所述第一凹槽;

      步驟S24、去除所述光刻膠層。

      優(yōu)選的,所述步驟S23中,采用濕法刻蝕的方式刻蝕所述浮柵二氧化硅層,所述第一凹槽為倒梯形結(jié)構(gòu)。

      優(yōu)選的,所述步驟S3中,采用干法刻蝕的方式刻蝕所述浮柵多晶硅層,所述第二凹槽為倒梯形結(jié)構(gòu)。

      優(yōu)選的,所述步驟S2中的濕法刻蝕和所述步驟S3中的干法刻蝕的刻蝕率相同。

      優(yōu)選的,所述步驟S5中,采用干法刻蝕的方式刻蝕所述浮柵多晶硅層、所述ONO層以及所述控制柵層。

      本發(fā)明的有益效果是:通過在所述浮柵多晶硅層上形成第二凹槽,實現(xiàn)浮柵與控制柵之間更大的接觸面積,無需減薄ONO層厚度,在不影響單元尺寸,無需降低單元密度的情況下,提高浮柵與控制柵之間的耦合率,從而提高存儲單元的寫入和擦除效率。

      附圖說明

      圖1為本發(fā)明的一種優(yōu)選實施例中,步驟S1的示意圖;

      圖2為本發(fā)明的一種優(yōu)選實施例中,步驟S2的示意圖;

      圖3為本發(fā)明的一種優(yōu)選實施例中,步驟S2的示意圖;

      圖4為本發(fā)明的一種優(yōu)選實施例中,步驟S3的示意圖;

      圖5為本發(fā)明的一種優(yōu)選實施例中,步驟S4和步驟S5的示意圖;

      圖6為本發(fā)明的一種優(yōu)選實施例中,步驟S6的示意圖;

      圖7為本發(fā)明的一種優(yōu)選實施例中,步驟S7的示意圖;

      圖8為本發(fā)明的一種優(yōu)選實施例中,存儲單元的制作方法的流程圖;

      圖9為本發(fā)明的一種優(yōu)選實施例中,步驟S2的流程圖。

      具體實施方式

      需要說明的是,在不沖突的情況下,下述技術(shù)方案,技術(shù)特征之間可以相互組合。

      下面結(jié)合附圖對本發(fā)明的具體實施方式作進一步的說明:

      如圖1-8所示,一種存儲單元的制作方法,上述方法包括:

      步驟S1、提供一定義有柵極預(yù)制備區(qū)及源漏預(yù)制備區(qū)的半導(dǎo)體襯底1,并于上述半導(dǎo)體襯底1表面依次形成一浮柵隧穿氧化層2、一浮柵多晶硅層3以及一浮柵二氧化硅層4;

      步驟S2、于上述柵極預(yù)制備區(qū)上方的上述浮柵二氧化硅層4形成一第一凹槽5;

      步驟S3、去除上述浮柵二氧化硅層4,且于上述柵極預(yù)制備區(qū)上方的上述浮柵多晶硅層3形成一第二凹槽6;

      步驟S4、在上述浮柵多晶硅層3上方沉積一ONO層7,使上述ONO層7覆蓋上述浮柵多晶硅層3表面以及上述第二凹槽6的槽壁及槽底;

      步驟S5、于上述ONO層7表面形成一控制柵層8,并使上述控制柵層8填充上述第二凹槽6;

      步驟S6、去除上述源漏預(yù)制備區(qū)上方的上述控制柵層8、上述ONO層7以及上述浮柵多晶硅層3;

      步驟S7、于上述源漏預(yù)制備區(qū)實施離子注入工藝后進行退火處理以形成源漏極。

      在本實施例中,于半導(dǎo)體襯底1(圖1中的P Sub)上形成依次隧穿氧化層2(圖1中的Tunnel oxide)、浮柵多晶硅層3(圖1中的FG)、浮柵二氧化硅層4(圖1中的oxide),圖1虛線框G處為柵極預(yù)制備區(qū),虛線框S和虛線框D處為源漏極與制備區(qū)。

      對浮柵二氧化硅層4進行刻蝕形成第一凹槽5,同時刻蝕浮柵二氧化硅層4以及浮柵多晶硅層3,以在去除浮柵二氧化硅層4的同時于刻蝕浮柵多晶硅層3形成第二凹槽6。在浮柵多晶硅層3上沉積ONO層7以及控制柵層8(圖5中的CG)。去除柵極預(yù)制備區(qū)兩側(cè)的上述浮柵多晶硅層3、上述ONO層7以及上述控制柵層8,以形成器件的基本結(jié)構(gòu)。于上述柵極預(yù)制備區(qū)兩側(cè)的源漏極預(yù)制備區(qū)實施離子注入工藝后進行退火處理以形成源漏極,以形成器件的電極即圖7中的N+(source)和N+(Drain),即圖7中的源極9和漏極10。

      通過在上述浮柵多晶硅層3上形成第二凹槽6,實現(xiàn)浮柵多晶硅層3與控制柵層8之間更大的接觸面積,無需減薄ONO層7厚度,在不影響單元尺寸,無需降低單元密度的情況下,提高浮柵與控制柵之間的耦合率,從而提高存儲單元的寫入和擦除效率。

      本發(fā)明較佳的實施例中,在上述半導(dǎo)體襯底上通過淺槽隔離工藝定義一P阱區(qū),并于上述P阱區(qū)中定義形成上述柵極預(yù)制備區(qū),以及于上述柵極預(yù)制備區(qū)兩側(cè)定義形成上述源漏預(yù)制備區(qū)。

      本發(fā)明較佳的實施例中,上述步驟S2中通過一刻蝕工藝,形成上述第一凹槽5。

      本發(fā)明較佳的實施例中,上述步驟S3中通過一刻蝕工藝,利用上述第一凹槽5,于去除上述浮柵二氧化硅層4的同時,于上述柵極預(yù)制備區(qū)上方的上述浮柵多晶硅層3形成一第二凹槽6。

      本發(fā)明較佳的實施例中,上述步驟S2包括:

      步驟S21、于上述浮柵二氧化硅層4上涂布光刻膠層11(圖2中的PR);

      步驟S22、圖案化上述光刻膠層11;

      步驟S23、以圖案化的上述光刻膠層11為掩膜,刻蝕位于上述柵極制備區(qū)上方的上述浮柵二氧化硅層4以形成上述第一凹槽5;

      步驟S24、去除上述光刻膠層11。

      在本實施例中,也可通過其他形式的掩膜進行刻蝕以形成第一上述第一凹槽5。

      本發(fā)明較佳的實施例中,上述步驟S23中,采用濕法刻蝕的方式刻蝕上述浮柵二氧化硅層4,上述第一凹槽5為倒梯形結(jié)構(gòu)。

      在本實施例中,具體實現(xiàn)方法不限于上述的濕法刻蝕的方式。第一凹槽5的槽壁6沿第二凹槽的槽底至槽壁方向逐漸張大。

      本發(fā)明較佳的實施例中,上述步驟S3中,采用干法刻蝕的方式刻蝕上述浮柵多晶硅層3,上述第二凹槽6為倒梯形結(jié)構(gòu)。在本實施例中,具體實現(xiàn)方法不限于上述的干法刻蝕的方式。第二凹槽6的槽壁6沿第二凹槽的槽底至槽壁方向逐漸張大。

      本發(fā)明較佳的實施例中,上述步驟S23中的濕法刻蝕和上述步驟S3中的干法刻蝕的刻蝕率相同。

      在本實施例中,于去除浮柵二氧化硅層4的同時,于柵極預(yù)制備區(qū)上方的浮柵多晶硅層3形成一第二凹槽5.

      本發(fā)明較佳的實施例中,上述步驟S5中,采用干法刻蝕的方式刻蝕上述浮柵多晶硅層3、上述ONO層7以及上述控制柵層8。

      對于本領(lǐng)域的技術(shù)人員而言,閱讀上述說明后,各種變化和修正無疑將顯而易見。因此,所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容,都應(yīng)認為仍屬本發(fā)明的意圖和范圍內(nèi)。

      當前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1