本實(shí)用新型涉及半導(dǎo)體芯片領(lǐng)域，尤其涉及一種低壓VDMOS器件。

背景技術(shù)：

VDMOS是垂直雙擴(kuò)散氧化物半導(dǎo)體場(chǎng)效應(yīng)管，具有輸入阻抗高、驅(qū)動(dòng)功率低，優(yōu)越的頻率特性，開(kāi)關(guān)速度快以及良好的熱穩(wěn)定性的特點(diǎn)，是第三代電力電子功率器件的代表。

目前VDMOS的結(jié)構(gòu)和工藝都比較復(fù)雜，存在著芯片面積比較大，單位芯片成本較高等缺點(diǎn)，從而限制了它的市場(chǎng)前景。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型在于提出一種低壓VDMOS器件，通過(guò)降低外延層的電阻率、外延層厚度、減小元胞尺寸等方法，從而達(dá)到減少工藝步驟和生產(chǎn)成本，同時(shí)滿(mǎn)足設(shè)計(jì)要求。

為達(dá)到此目的，本實(shí)用新型采用以下技術(shù)方案：

一種低壓VDMOS器件，包括N型襯底、外延層、P體區(qū)、N⁺源區(qū)、源極金屬、柵氧化層和多晶硅層；

所述N型襯底位于所述器件最底部，所述N型襯底設(shè)置有連接漏極的接口；

所述外延層為“凹”型，且其設(shè)于所述N型襯底的上部，所述外延層的厚度為3.5μm，所述外延層的電阻率為0.1437Ω·cm；

所述P體區(qū)設(shè)置于所述外延層的凹部的上表面；

所述N⁺源區(qū)設(shè)于所述P體區(qū)的上部；

所述源極金屬位于所述N⁺源區(qū)的上部，所述源極金屬設(shè)有連接源極的接口；

所述多晶硅層設(shè)置于所述外延層凸部的上表面，所述多晶硅層設(shè)有連接?xùn)艠O的接口；

所述柵氧化層設(shè)于所述多晶硅層的下端。

所述柵氧化層的材料為二氧化硅。

所述P體區(qū)含有硼離子。

所述N⁺源區(qū)含有砷離子。

所述低壓VDMOS器件為一個(gè)元胞結(jié)構(gòu)。

所述元胞的長(zhǎng)度為3μm，寬度為1μm，厚度為6.5μm，面積為3μm²。

本實(shí)用新型通過(guò)降低外延層的電阻率、外延層厚度、減小元胞尺寸等方法，從而達(dá)到減少工藝步驟和生產(chǎn)成本，同時(shí)滿(mǎn)足設(shè)計(jì)要求。

附圖說(shuō)明

圖1為本實(shí)用新型實(shí)施例中的VOMOS器件的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例中的仿真工藝得到的轉(zhuǎn)移曲線示意圖；

圖3為本實(shí)用新型是合理中的仿真工藝得到的擊穿曲線示意圖；

其中：1為N型襯底；2為外延層；3為P體區(qū)；4為N⁺源區(qū)；5為多晶硅層；6為柵氧化層；7為源極金屬。

具體實(shí)施方式

下面結(jié)合附圖并通過(guò)具體實(shí)施例方式來(lái)進(jìn)一步說(shuō)明本實(shí)用新型的技術(shù)方案。

如圖1，一種低壓VDMOS器件，其特征在于：包括N型襯底1、外延層2、P體區(qū)3、N⁺源區(qū)4、源極金屬7、柵氧化層6和多晶硅層5；所述N型襯底1位于所述器件最底部，所述N型襯底1設(shè)置有連接漏極的接口；所述外延層2為“凹”型，且其設(shè)于所述N型襯底1的上部，所述外延層2的厚度為3.5μm，所述外延層2的電阻率為0.1437Ω·cm；所述P體區(qū)3設(shè)置于所述外延層2的凹部的上表面；所述N⁺源區(qū)4設(shè)于所述P體區(qū)3的上部；所述源極金屬7位于所述N⁺源區(qū)4的上部，所述源極金屬7設(shè)有連接源極的接口；所述多晶硅層5設(shè)置于所述外延層2凸部的上表面，所述多晶硅層5設(shè)有連接?xùn)艠O的接口；所述柵氧化層6設(shè)于所述多晶硅層5的下端。

如圖1所示，VDOMS是從傳統(tǒng)的MOS管演變而來(lái)，它的基本結(jié)構(gòu)如圖1所示，本例中設(shè)計(jì)的VDMOS以用于手機(jī)適配器方面的器件，為了解決如何在保證產(chǎn)品的擊穿電壓下盡量減小芯片的面積問(wèn)題，本例提出的方案為在滿(mǎn)足源漏電壓要求的前提下，盡量降低外延層電阻率和外延層厚度，減小外延層的電阻。

擊穿電壓來(lái)是由外延層的電阻率來(lái)確定。外延層摻雜濃度N_B越大，外延層的電阻率ρ越小，器件的擊穿電壓越小。由于N區(qū)的濃度小于P區(qū)的濃度PN^-結(jié)的耗盡層主要向N^-側(cè)擴(kuò)展，可以將PN^-結(jié)近似為單邊突變結(jié)，所以對(duì)于Si器件,理想情況下外延層摻雜濃度為：由于設(shè)計(jì)要求規(guī)定擊穿電壓BV_DS＝20V，代入上述公式，可以得到外延層摻雜濃度N_B＝4.3*10¹⁶cm^-3。在實(shí)際的結(jié)構(gòu)中，由于不可避免的邊緣效應(yīng)，PN結(jié)并不可能是理想的平板結(jié)，所以在設(shè)計(jì)中必須留出充分的裕量，因此設(shè)置外延層摻雜濃度N_B＝3*10¹⁶cm^-3。

電阻率與摻雜濃度的關(guān)系：其中外延層摻雜濃度N_B＝3*10¹⁶cm^-3，電子遷移率μ＝1450cm²/(V·s)，電子電量q＝1.6*10^-19C，因此可以得到電阻率ρ＝0.1437Ω·cm。

外延層厚度的最小值由擊穿電壓決定。通常為了滿(mǎn)足擊穿電壓的要求，外延層We厚度必須大于擊穿電壓時(shí)的耗盡層寬度X_pn，(X_pn即是外延層臨界擊穿時(shí)的耗盡層寬度)。對(duì)于高壓器件，在擊穿電壓附近，PN結(jié)可用突變結(jié)耗盡層近似，因而主要考慮這個(gè)限制因素：實(shí)際上外延厚度不可能制作的十分精確，另外外延層厚度的最大值會(huì)受到串聯(lián)電阻r_cs的限制，增大外延層的厚度會(huì)使串聯(lián)電阻r_cs增加，增大導(dǎo)通電阻。本方案設(shè)定的外延層厚度為3.5μm。

更進(jìn)一步的說(shuō)明，所述柵氧化層6的材料為二氧化硅。在氧化爐通過(guò)干氧熱氧化方法生長(zhǎng)50nm厚的氧化層薄膜作為柵氧化層6。先將清洗后的硅片裝入石英舟，打開(kāi)總閘、水開(kāi)關(guān)和抽風(fēng)機(jī)。打開(kāi)氧化爐，設(shè)定溫度，設(shè)定升溫步驟，氧化爐開(kāi)始升溫，達(dá)到825℃，打開(kāi)氮?dú)饬髁坑?jì)，調(diào)整氮?dú)饬髁繛?L/min，開(kāi)始通氮?dú)釴₂，將石英舟推入恒溫區(qū)，并繼續(xù)升溫；10min后溫度達(dá)到980℃時(shí)，關(guān)氮?dú)饬髁坑?jì)，打開(kāi)干氧流量計(jì)，調(diào)整氧氣流量5L/min，通干氧O₂并開(kāi)始計(jì)時(shí)，氧化時(shí)間為5min；打開(kāi)氯化氫HCl流量計(jì)，調(diào)整氯化氫流量為0.05L/min，進(jìn)入摻氯氧化，氧化時(shí)間為40min；摻氯氧化完成后，關(guān)閉氯化氫流量計(jì)，并開(kāi)始計(jì)時(shí)，干氧時(shí)間5min；干氧完成后，關(guān)閉干氧流量計(jì)，打開(kāi)氮?dú)饬髁坑?jì)，并開(kāi)始降溫；繼續(xù)通過(guò)氮?dú)庵钡焦芾鋮s到700℃，關(guān)氧化爐，水開(kāi)關(guān)，抽風(fēng)機(jī)，總閘，氣體流量計(jì)，熱氧化工藝結(jié)束；將石英舟拉出，并在凈化臺(tái)內(nèi)將硅片取出，同時(shí)檢測(cè)氧化層的厚度為42.951nm。

柵氧化條件選擇要求嚴(yán)格,例如柵氧的厚度,致密性以及均勻性等。如果存在缺陷就會(huì)使柵源擊穿電壓降低,從而造成柵源穿通。在腐蝕的時(shí)間和腐蝕速度上也要嚴(yán)密關(guān)注,否則很容易因?yàn)楦g造成柵源短路。此外,還要注意清冼液的選擇,去掉表面的可動(dòng)電荷。

干氧氧化的氧化速度相對(duì)較慢，但其氧化層的質(zhì)量高，一般MOSFET的柵氧化層就是用干氧氧化形成的。選用摻氯氧化,這些氯離子主要集中分布在靠近二氧化硅和硅的界面附近,能占據(jù)氧空位,從而降低了二氧化硅和硅界面中的固定氧化物電荷密度和界面陷阱電荷密度。此外,界面處的氯離子還對(duì)鈉離子有俘獲作用。界面處的氯在界面附近的硅中形成大量的硅空位,還可以吸收因?yàn)闊嵫趸鸬墓柚袑渝e(cuò)內(nèi)過(guò)多的硅原子,使層錯(cuò)減少以至消失。

光刻主要實(shí)現(xiàn)方式是在硅片是涂上一層帶光敏感特性的光刻膠，然后在放上帶有特定圖形的光刻版，光源通過(guò)光刻版對(duì)光刻膠進(jìn)行一定程度的選擇性曝光處理，去除光刻版再用顯影液對(duì)已經(jīng)曝光的光刻膠做顯影處理，這樣光刻版上的圖形信息就轉(zhuǎn)移到光刻膠上，相當(dāng)于轉(zhuǎn)移到光刻膠下面的原材料當(dāng)中。光刻當(dāng)中的主要工藝步驟有：硅片的預(yù)處理、涂膠、前烘、對(duì)準(zhǔn)曝光、后烘、顯影、堅(jiān)膜、圖形檢測(cè)。

更進(jìn)一步的說(shuō)明，所述P體區(qū)3含有硼離子。注入所述硼離子的能量為120KeV，注入的劑量為1.8*10¹⁴cm^-2。所述硼離子束注入的縱向角度為7°，注入的所述硼離子束與所述器件剖面的角度為30°，所述硼離子注入后去掉所述光刻膠。注入的能量控制著離子注入硅晶體的深度，摻雜劑量控制著注入硅晶體內(nèi)雜質(zhì)的濃度。通過(guò)控制上面兩個(gè)參數(shù)，我們可以準(zhǔn)確的保證注入硅晶體內(nèi)雜質(zhì)離子的濃度和結(jié)深，可以獨(dú)立的控制結(jié)深和濃度。這也是離子注入優(yōu)于高溫?cái)U(kuò)散的一個(gè)重要特點(diǎn)。對(duì)于有序的晶格排列,離子注入會(huì)產(chǎn)生隧道效應(yīng),工藝上采用7°偏角注入,這樣可以得到正態(tài)分布,避免隧道效應(yīng)。

更進(jìn)一步的說(shuō)明，所述N⁺源區(qū)4含有砷離子。注入所述砷離子的能量為80KeV，注入的劑量為1.0*10¹⁵cm^-2。所述砷離子束注入的縱向角度為7°，注入的所述砷離子束與所述器件剖面的角度為30°。此處所述砷離子注入的能量比較小，所以在所述P體區(qū)3形成淺的N⁺源區(qū)4。同時(shí)也在多晶硅中摻入所述砷離子，此處用于提高柵極多晶硅的導(dǎo)電性。

更進(jìn)一步的說(shuō)明，所述低壓VDMOS器件為一個(gè)元胞結(jié)構(gòu)。影響VDMOS器件的電流容量的因素很多，主要包括并聯(lián)元胞個(gè)數(shù)、元胞尺寸、襯底厚度、襯底摻雜濃度、外延層厚度、外延層摻雜濃度以及結(jié)深和結(jié)的摻雜濃度，本例中對(duì)元胞尺寸進(jìn)行討論，通過(guò)改變?cè)某叽缣岣遃DMOS器件的電流容量。

更進(jìn)一步的說(shuō)明，所述元胞的長(zhǎng)度為3μm，寬度為1μm，厚度為6.5μm，面積為3μm²。本例中采用SILVACO的中ATLAS器件仿真系統(tǒng)，具體步驟為：首先仿真漏源的擊穿電壓，確定外延層濃度和厚度；然后仿真閾值電壓，確定柵氧化層厚度，P區(qū)雜質(zhì)濃度和結(jié)深；最后仿真導(dǎo)通電阻，確定元胞的基本結(jié)構(gòu)以及完成動(dòng)態(tài)參數(shù)的仿真，提取參數(shù)結(jié)果。

在優(yōu)化擊穿電壓過(guò)程中，首先在已經(jīng)確定的P區(qū)濃度下，保證器件有足夠的溝道長(zhǎng)度，防止耐壓過(guò)程中發(fā)生溝道穿通擊穿；然后通過(guò)調(diào)整外延的厚度和濃度來(lái)達(dá)到要求的擊穿電壓。在導(dǎo)通電阻的優(yōu)化過(guò)程中，通過(guò)優(yōu)化漂移區(qū)的厚度和濃度降低電阻。

最后通過(guò)工藝模擬軟件ATHENA，主要使用控制變量法，來(lái)調(diào)整參數(shù)得到最優(yōu)化的參數(shù)，如退火時(shí)間、溫度、氧化時(shí)間等，將結(jié)果輸出到ATLAS器件仿真軟件，不斷仿真優(yōu)化，達(dá)到設(shè)計(jì)的參數(shù)要求。

根據(jù)工藝模擬得到VDMOS元胞的模型，長(zhǎng)度為3μm，寬度為1μm，厚度為6.5μm，面積為3μm²。

本例使用了8*10⁵個(gè)元胞器件進(jìn)行并聯(lián)仿真。如圖2所示，根據(jù)曲線可以獲知，閾值電壓V_TH＝1.0V，設(shè)置柵源電壓為V_GS＝4.5V，在漏極進(jìn)行0-8V的電壓掃描，提取漏極電流的變化曲線，可以發(fā)現(xiàn)在漏極電流為I_D＝6A時(shí)，漏電壓V_DS＝0.12V，故導(dǎo)通電阻為R＝20mΩ，符合設(shè)計(jì)要求。

它的擊穿曲線如圖3所示，從擊穿曲線可以得知，該器件的擊穿電壓為27V，滿(mǎn)足設(shè)計(jì)的要求。

以上結(jié)合具體實(shí)施例描述了本實(shí)用新型的技術(shù)原理。這些描述只是為了解釋本實(shí)用新型的原理，而不能以任何方式解釋為對(duì)本實(shí)用新型保護(hù)范圍的限制?；诖颂幍慕忉?zhuān)绢I(lǐng)域的技術(shù)人員不需要付出創(chuàng)造性的勞動(dòng)即可聯(lián)想到本實(shí)用新型的其它具體實(shí)施方式，這些方式都將落入本實(shí)用新型的保護(hù)范圍之內(nèi)。