技術(shù)領(lǐng)域

本申請涉及邊緣圓化的場效應(yīng)晶體管及制造方法。

背景技術(shù)：

數(shù)據(jù)存儲器件是多種電子器件(諸如計(jì)算機(jī)、智能手機(jī)、數(shù)字內(nèi)容播放器(如，MP3播放器)、游戲機(jī)、控制系統(tǒng)等)中的重要部分。許多電子器件包含非揮發(fā)固態(tài)存儲器器件，諸如快閃存儲器(flash memory)。一種常見的快閃存儲器器件類型是電荷捕獲(charge trapping，CT)與非(NAND)集成電路(IC)。圖1顯示例示性CT-與非系快閃存儲器IC。快閃存儲器IC100包含制造在單塊半導(dǎo)體襯底上的CT-與非存儲器單元陣列110、控制電路120、列譯碼器(column decoder)130、行譯碼器(row decoder)140、輸入/輸出(I/0)緩沖器150等。根據(jù)多種由快閃存儲器IC100內(nèi)部及/或從快閃存儲器IC100輸出所接收的控制信號180，在存儲器單元陣列110中的地址170、175操作控制電路120、列譯碼器130、行譯碼器140、I/O緩沖器150等以讀及寫數(shù)據(jù)160?？扉W存儲器IC100的電路是本技術(shù)領(lǐng)域中現(xiàn)有的，因此那些快閃存儲器IC100中不特別于本發(fā)明實(shí)施例的態(tài)樣將不會被進(jìn)一步討論。

現(xiàn)在參考圖2，顯示例示性存儲器單元陣列。CT-與非存儲器單元陣列110包含多個(gè)CT場效應(yīng)晶體管(FET)210、多個(gè)漏極選擇柵220、多個(gè)源極選擇柵230、多個(gè)位線(bit line)240、多個(gè)字線250、多個(gè)漏極選擇信號線260及多個(gè)源極選擇信號線270。陣列110的各個(gè)列包含漏極選擇柵220、多個(gè)CT-FET 210及在相對的位線240及接地電位(ground potential)280之間串聯(lián)連接源極至漏極的源極選擇柵230。各個(gè)多個(gè)CT-FET 210的柵極在陣列110的各個(gè)行中耦接至對應(yīng)字線250。各個(gè)漏極選擇柵220的柵極連接至對應(yīng)的漏極選擇信號線260。各個(gè)源極選擇柵230的柵極連接至對應(yīng)漏極選擇信號線270。在一個(gè)實(shí)例中，CT-FET可為硅-氧化物-氮化物-氧化物-硅(SONOS)FET等。CT-與非存儲器單元陣列110是本技術(shù)領(lǐng)域中現(xiàn)有的，因此那些CT-與非存儲器單元陣列110中不特別于本發(fā)明實(shí)施例的態(tài)樣將不會被進(jìn)一步討論。

在CT-與非存儲器單元陣列110中給定的存儲器單元是由注入(inject)電荷至橫跨CT-FET 210的穿隧介電層的電荷捕獲層(charge trapping layer)而編程(program)。給定存儲器單元借由移除橫跨穿隧介電層的電荷捕獲層的電荷而擦除(erase)。在一個(gè)實(shí)例中，使用富爾-諾罕(Fowler-Nordheim，F(xiàn)-N)隧道將CT-FET 210編程及擦除。編程及擦除CT-FET存儲器單元210的工藝傷害了穿隧介電層，而導(dǎo)致可表現(xiàn)在快閃存儲器IC100上的有限次數(shù)的編程-擦除循環(huán)。因此，CT-FET存儲器單元210等仍有需要改善。

技術(shù)實(shí)現(xiàn)要素：

參考下列用于說明直接涉及場效應(yīng)晶體管柵極工程的本發(fā)明的實(shí)施例的說明及附圖可良好地知道本發(fā)明。

于一個(gè)實(shí)施例中，提供了：

(1)一種制造方法，所述方法包含在襯底上形成穿隧介電區(qū)(tunneling dielectric region)。在穿隧介電區(qū)上形成電荷捕獲區(qū)。在電荷捕獲區(qū)上形成區(qū)塊介電區(qū)(blocking dielectric region)。氮化區(qū)塊介電區(qū)的表面且之后在被氮化的區(qū)塊介電區(qū)的表面上形成柵極區(qū)。之后氧化柵極區(qū)，其中，圓化柵極區(qū)的邊緣且借由被氮化的區(qū)塊介電區(qū)而抑制區(qū)塊介電區(qū)侵蝕進(jìn)該柵極區(qū)。

(2)根據(jù)(1)所述的方法，進(jìn)一步包括：沿著該柵極區(qū)氧化該電荷捕獲區(qū)。

(3)根據(jù)(1)所述的方法，其特征在于，形成該電荷捕獲區(qū)包括沉積富硅氮化物層。

(4)根據(jù)(3)所述的方法，其特征在于，形成該電荷捕獲區(qū)包括從該富硅氮化物層的部分形成硅氧氮化物層。

于另一個(gè)實(shí)施例中，提供了：

(5)一種方法，其特征在于，包括：

在電荷捕獲區(qū)上形成區(qū)塊介電區(qū)；

氮化該區(qū)塊介電區(qū)的表面；

在該被氮化區(qū)塊介電區(qū)上形成柵極區(qū)；以及

氧化該柵極區(qū)及電荷捕獲區(qū)的側(cè)壁。

(6)根據(jù)(5)所述的方法，其特征在于，形成該電荷捕獲區(qū)包括沉積富硅氮化物層。

(7)根據(jù)(6)所述的方法，其特征在于，形成該區(qū)塊介電區(qū)包括從該富硅氮化物層的部分形成硅氧氮化物層。

(8)根據(jù)(7)所述的方法，其特征在于，氮化該區(qū)塊介電區(qū)的表面包括在爐退火中將該區(qū)塊介電區(qū)的表面曝露于氮。

(9)根據(jù)(5)所述的方法，其特征在于，借由該區(qū)塊介電區(qū)的氮化而抑制該柵極區(qū)的邊緣侵蝕。

(10)根據(jù)(5)所述的方法，其特征在于，借由氧化物植入該柵極區(qū)的該側(cè)壁而抑制該柵極區(qū)的邊緣侵蝕。

于另一個(gè)實(shí)施例中，提供了：

(11)一種集成電路存儲器單元，其特征在于，包括：

漏極區(qū)；

源極區(qū)；

信道區(qū)，其置在該源極區(qū)及漏極區(qū)之間；

穿隧介電區(qū)，其置在該信道區(qū)及電荷捕獲區(qū)之間；

區(qū)塊介電區(qū)，其置在該電荷捕獲區(qū)及柵極區(qū)之間，其中，該區(qū)塊介電區(qū)鄰接該柵極區(qū)的表面被氮化；

氧化物，其置在該電荷捕獲區(qū)及該柵極區(qū)的側(cè)壁上，其中，借由該被氮化的區(qū)塊介電區(qū)的表面而抑制從該氧化物邊緣侵蝕進(jìn)該柵極區(qū)。

(12)根據(jù)(11)所述的集成電路存儲器單元，其特征在于：

該漏極區(qū)包括經(jīng)第一類型摻雜物重?fù)诫s的硅；

該源極區(qū)包括經(jīng)該第一類型摻雜物重?fù)诫s的硅；以及

該信道區(qū)包括經(jīng)第二類型摻雜物適當(dāng)摻雜的硅。

(13)根據(jù)(12)所述的集成電路存儲器單元，其特征在于：

該第一類型摻雜物包括磷或砷；以及

該第二類型摻雜物包括硼。

(14)根據(jù)(11)所述的集成電路存儲器單元，其特征在于，該穿隧介電區(qū)包括硅氧化物。

(15)根據(jù)(14)所述的集成電路存儲器單元，其特征在于，該電荷捕獲區(qū)包括富硅氮化物。

(16)根據(jù)(15)所述的集成電路存儲器單元，其特征在于，該區(qū)塊介電區(qū)包括硅氧氮化物。

(17)根據(jù)(16)所述的集成電路存儲器單元，其特征在于，該柵極區(qū)包括多晶硅。

(18)根據(jù)(11)所述的集成電路存儲器單元，其特征在于，該柵極區(qū)及該信道區(qū)之間的等效介電厚度在該柵極區(qū)的中心及邊緣是實(shí)質(zhì)相同的。

(19)根據(jù)(18)所述的集成電路存儲器單元，其特征在于，該集成電路存儲器單元的編程-擦除速度借由該柵極區(qū)抑制的邊緣侵蝕及在該柵極區(qū)及該信道區(qū)之間在該柵極區(qū)的中心及邊緣實(shí)質(zhì)上相同的該等效介電厚度而增加。

(20)根據(jù)(18)所述的集成電路存儲器單元，其特征在于，該集成電路存儲器單元的容受力借由該柵極區(qū)抑制的邊緣侵蝕及在該柵極區(qū)及該信道區(qū)之間在該柵極區(qū)的中心及邊緣實(shí)質(zhì)上相同的該等效介電厚度而增加。

附圖說明

本發(fā)明的實(shí)施例由范例圖示說明，且不因此而受限，隨附的附圖及相似的符號代表相似的組件，其中：

圖1顯示根據(jù)傳統(tǒng)技術(shù)的例示性CT-與非系快閃存儲器IC的方塊圖；

圖2顯示根據(jù)傳統(tǒng)技術(shù)的例示性存儲器單元陣列的方塊圖；

圖3顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器單元陣列結(jié)構(gòu)的方塊圖；

圖4顯示根據(jù)本發(fā)明的實(shí)施例的CT-FET的放大剖面圖的方塊圖；

圖5A及圖5B顯示根據(jù)傳統(tǒng)技術(shù)的CT-FET的方塊圖；

圖6A及圖6B顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的制造存儲器單元陣列的方法的流程圖；以及

圖7A至圖7E顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的制造存儲器單元陣列的方塊圖。

具體實(shí)施方式

以下為參照隨附圖式說明的范例詳述合乎本發(fā)明的實(shí)施例。然而本發(fā)明將以下述實(shí)施例而說明，將了解本發(fā)明不以下列實(shí)施例為限。相反地，本發(fā)明想要包含于借由隨附的權(quán)利要求所定義的本發(fā)明的取代、修改及等效的范疇。而且，于本發(fā)明下列的詳述說明中，說明多數(shù)具體細(xì)節(jié)用以了解本發(fā)明。然而，應(yīng)了解本發(fā)明無需具體細(xì)節(jié)也可實(shí)行。換句話說，未詳述揭露現(xiàn)有的方法、程序、組件及電路以免模糊本發(fā)明的態(tài)樣。

于本申請中，「分離性(disjunctive)」的使用想要包含「結(jié)合性(conjunctive)」。「定冠詞」或「不定冠詞」的使用不想要指基數(shù)(cardinality)。具體而言，參考「該」物或「一」物想要標(biāo)示多個(gè)所述可能的物中的一者。

參考圖3，其顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器單元陣列結(jié)構(gòu)。于一實(shí)例中，存儲器單元陣列可為CT-與非存儲器單元陣列110。然而，所欲為本發(fā)明的實(shí)施例可應(yīng)用至任何場效應(yīng)晶體管器件。于一實(shí)例中，各個(gè)CT-FET的列可由淺溝槽隔(STI)區(qū)305隔開。各個(gè)CT-FET可包含漏極區(qū)310、源極區(qū)315、信道區(qū)320、穿隧介電區(qū)325(也通常意指底介電區(qū))、電荷捕獲區(qū)330、區(qū)塊介電區(qū)335(也通常意指頂介電區(qū))及柵極區(qū)340。源極及漏極區(qū)310、315可為襯底345中具有第一類型雜質(zhì)重?fù)诫s濃度的半導(dǎo)體區(qū)。于一實(shí)例中，源極及漏極區(qū)310、315可為以磷或砷重?fù)诫s的硅。信道區(qū)320可為置(dispose)在橫向源極及漏極區(qū)310、315之間，于襯底345中具有第二類型雜質(zhì)適當(dāng)摻雜濃度的半導(dǎo)體區(qū)。于一實(shí)例中，信道區(qū)320可為適當(dāng)經(jīng)硼摻雜的硅。穿隧介電區(qū)325可為置在信道區(qū)320及源極及漏極區(qū)310、315鄰接部分上方的介電層。于一實(shí)例中，穿隧介電區(qū)325可為硅氧化物、氧氮化物、硅氧氮化物等層。電荷捕獲區(qū)330可為置在穿隧介電區(qū)325及區(qū)塊介電區(qū)335之間的介電層、半導(dǎo)體層等層。于一實(shí)例中，電荷捕獲區(qū)330可為氮化物、富硅氮化物(silicon-rich-nitride)等層。區(qū)塊介電區(qū)335可為置在電荷捕獲區(qū)330及柵極區(qū)340之間的介電層。于一實(shí)例中，區(qū)塊介電區(qū)335可為硅氧化物、氧氮化物、硅氧氮化物等層。柵極區(qū)340可為半導(dǎo)體或置在相對于電荷捕獲區(qū)330的區(qū)塊介電區(qū)335上的導(dǎo)電層。于一實(shí)例中，柵極區(qū)340可為具有第一類型雜質(zhì)重?fù)诫s濃度的多晶硅層。

區(qū)塊介電區(qū)335的表面在柵極區(qū)340形成前被氮化。區(qū)塊介電區(qū)335的表面的氮化物抑制在區(qū)塊介電區(qū)335接口氧化侵蝕入柵極區(qū)340。因此，當(dāng)柵極邊緣在下列氧化步驟圓化時(shí)，區(qū)塊介電335的厚度在柵極區(qū)340在中心及邊緣為實(shí)質(zhì)相同。

現(xiàn)在參考圖4，顯示根據(jù)本發(fā)明的實(shí)施例的CT-FET的放大剖面圖。區(qū)塊介電區(qū)335的氮化物410減少氧化侵蝕至柵極區(qū)340。減少的侵蝕導(dǎo)致在邊緣的區(qū)塊介電厚度420是實(shí)質(zhì)與在柵極區(qū)340中心的有效介電厚度425相同，其增加了編程-擦除容受力(endurance)。相比之下，圖5A顯示根據(jù)傳統(tǒng)技術(shù)的柵極區(qū)340不具有明顯圓化的邊緣510的CT-FET。當(dāng)CT-FET的柵極區(qū)340不具有任何明顯圓化的邊緣510，擦除時(shí)在柵極區(qū)340邊緣的電場實(shí)質(zhì)較高。因?yàn)閬碜詵艠O邊緣的電子注入，在邊緣實(shí)質(zhì)上較高的電場減少了CT-FET編程-擦除容受力。在圖5B中，說明借由根據(jù)傳統(tǒng)技術(shù)氧化而制造具有柵極區(qū)圓化邊緣520的CT-FET。柵極側(cè)壁氧化至圓柵極角520制造使得成在柵極邊緣的區(qū)塊介電530比在柵極中心的區(qū)塊介電540的厚的侵蝕。起因于氧化的區(qū)塊介電區(qū)335侵蝕至柵極區(qū)340，減少了有效的電場橫跨區(qū)塊介電區(qū)335。因?yàn)閰^(qū)塊介電區(qū)335侵蝕至柵極區(qū)340減少了快閃存儲器IC的編程-擦除速度，區(qū)塊介電335的有效厚度增加。因此，使用區(qū)塊介電氮化物抑制在柵極區(qū)邊緣的氧化侵蝕的柵極側(cè)壁工程相較于傳統(tǒng)技術(shù)改善了快閃存儲器IC中CT-FET的性能。也可以使用區(qū)塊介電氮化物抑制在柵極區(qū)邊緣的氧化侵蝕的柵極側(cè)壁工程可施用以改善其它集成電路(包含F(xiàn)ET)的性能。

現(xiàn)在參考圖6A-6B，顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造存儲器單元陣列的方法。制造存儲器單元陣列的方法將進(jìn)一步參考圖7A-7E來說明，其說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲器單元陣列的制造。如圖6A及圖7A所描繪，在605的工藝于半導(dǎo)體晶圓襯底702上以多種初始工藝，諸如清潔、沉積、摻雜、蝕刻及/或其它等開始。襯底702可為以第一摻雜類型于第一濃度摻雜的半導(dǎo)體。于一實(shí)例中，襯底702可為適當(dāng)摻雜硼(P)的硅。

在610，穿隧介電區(qū)706形成在襯底702上。于一實(shí)例中，穿隧介電區(qū)706可借由在存儲器單元陣列區(qū)中的襯底702的經(jīng)氧化曝露的表面以任何現(xiàn)有熱干式氧化工藝而形成。于其它實(shí)例中，穿隧介電區(qū)706可借由由任何現(xiàn)有化學(xué)氣相沉積工藝沉積硅氧氮化物薄膜而形成。于一實(shí)例中，可形成厚度約3至8納米的穿隧介電區(qū)706。

現(xiàn)在參考圖7B，在615，電荷捕獲區(qū)708形成在穿隧介電區(qū)706上。在620，區(qū)塊介電區(qū)710形成在電荷捕獲區(qū)708上。于一實(shí)例中，電荷捕獲區(qū)及區(qū)塊介電區(qū)可由任何現(xiàn)有工藝如化學(xué)氣相沉積(CVD)或原子層沉積(ALD)，在穿隧介電區(qū)706上由第一沉積氮化物層708而形成。氮化物層可包含具有硅對氮的原子比約為3：4或更大的富硅氮化物。電荷捕獲區(qū)可借由沉積多層，例如在富硅氮化物層上的氮化物層而形成。此外，一或多層可具有實(shí)質(zhì)上固定及/或分級的濃度輪廓。之后可由任何現(xiàn)有工藝將犧牲氧化物形成在硅氮化物層上。之后在部分的剩余氮化物層氧化形成氧氮化物或硅氧氮化物層710前可回蝕刻(etch back)犧牲氧化物及部分的氮化物層。于一實(shí)例中，所得電荷捕獲區(qū)708可形成約4至15納米的厚度及所得區(qū)塊介電區(qū)710可形成約3至8納米的厚度。

在625，經(jīng)曝露的區(qū)塊介電區(qū)710的表面是被氮化的氮化物712。于一實(shí)例中，氧氮化物或硅氧氮化物層710經(jīng)曝露的表面是在爐退火(furnace anneal)中等工藝曝露于氮。

現(xiàn)在參考圖7C，在630，柵極區(qū)714形成在區(qū)塊介電區(qū)710上。于一實(shí)例中，多晶硅層714借由任何現(xiàn)有工藝諸如化學(xué)氣相沉積在氮化氧氮化物層712、710上而沉積。將光刻膠(photo resist)沉積在多晶硅層714上及由任何現(xiàn)有光刻工藝圖案化以形成柵極/電荷捕獲掩模716?，F(xiàn)在參考圖7D，多晶硅層714、被氮化氧氮化物層712、710及透過柵極/電荷捕獲掩模716曝照的氮化物層708之后由任何現(xiàn)有各向異性蝕刻工藝選擇性蝕刻。柵極/電荷捕獲掩模716之后可由任何現(xiàn)有工藝諸如刻膠剝除或刻膠灰化所移除。

現(xiàn)在參考圖6B及圖7E，在635，將柵極區(qū)714及視需要的電荷捕獲區(qū)708氧化，其中，在借由氮化區(qū)塊介電區(qū)712、710而抑制侵蝕時(shí)，完成柵極區(qū)714中的柵極角圓化邊緣718。于一實(shí)例中，柵極區(qū)714的側(cè)壁及視需要的電荷捕獲區(qū)708，被氧化以形成柵極區(qū)712，以及視需要具有被抑制侵蝕的經(jīng)抑制的圓化邊緣718及側(cè)壁介電層720的電荷捕獲區(qū)708。

在640，該工藝接著多種接續(xù)工藝，諸如植入、摻雜、蝕刻、清潔及/或其它等，以形成一或多個(gè)額外區(qū)，諸如源極、漏極及信道區(qū)、柵極、源極及漏極接觸、周圍電路、互連、通孔、鈍化層及/或其它等。源極/漏極區(qū)704可為部分以第二摻雜類型經(jīng)第二濃度摻雜的襯底702。于一實(shí)例中，源極/漏極區(qū)704可為經(jīng)磷或砷(N+)重?fù)诫s的硅。較佳為上述制造存儲器單元陣列的方法也可包含其它額外工藝且可從上述順序改變工藝順序。

本發(fā)明的實(shí)施例于圓化柵極區(qū)的尖邊緣及角時(shí)借由區(qū)塊介電區(qū)至柵極區(qū)而有利地抑制侵蝕。借由區(qū)塊介電區(qū)的氮化有利地抑制侵蝕。因?yàn)橛谘趸瘓A化柵極邊緣及角的期間邊緣侵蝕(edge encroachment)被抑制，使得柵極區(qū)及信道區(qū)之間在柵極區(qū)的中心及邊緣的電子氧化物厚度(EOT)是實(shí)質(zhì)相同的。更進(jìn)一步，編程-擦除速度及容受度借由柵極區(qū)抑制的邊緣侵蝕及/或在柵極區(qū)及信道區(qū)之間在柵極區(qū)的中心及邊緣實(shí)質(zhì)上相同的EOT而明顯地增加。

本發(fā)明的特定實(shí)施例的前述描述是提供圖解及說明的目的。其并非想要限制本發(fā)明為所揭露的特定形式，且明顯地，經(jīng)由上述教示而作出許多修改及改變是可能的。選用的實(shí)施例及說明想要最佳說明本發(fā)明的原理及其特殊應(yīng)用，借以使本技術(shù)領(lǐng)域中的人士可最佳化使用本發(fā)明及多種經(jīng)多種修改的實(shí)施例以企圖適合于特殊用途。本發(fā)明的范疇是由隨附的權(quán)利要求及其等效所定義。