本發(fā)明涉及集成電路(integratedcircuit，ic)領(lǐng)域，尤其涉及一種能夠高電壓(高壓)工作的半導(dǎo)體器件。

背景技術(shù)：

近年來，隨著對高壓器件(諸如功率半導(dǎo)體器件)的需求增加，業(yè)界對應(yīng)用于高壓器件中的hvmosfet(high-voltagemetal-oxide-semiconductorfieldeffecttransistors，高電壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的研究已越來越有興趣。

在各種類型的hvmosfet中，一般經(jīng)常使用諸如ldmos(lateraldoublediffusedmetal-oxide-semiconductor，橫向擴(kuò)散金屬氧化物半導(dǎo)體)等半導(dǎo)體器件。

但是，隨著半導(dǎo)體制造技術(shù)的發(fā)展，用于高壓器件的hvmosfet的崩潰電壓(breakdownvoltage)需要進(jìn)一步加強(qiáng)。如此，由于持續(xù)對高壓器件的半導(dǎo)體制造的需要，因此需要可靠的具有增強(qiáng)的崩潰電壓的高壓mosfet來滿足設(shè)備性能要求，該高壓mosfet用于高壓器件。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件，能夠高壓工作，并且在制造時，無需增加額外的掩膜。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體基底，具有第一導(dǎo)電類型；第一阱摻雜區(qū)，形成于該半導(dǎo)體基底中并且具有第二導(dǎo)電類型，該第一和第二導(dǎo)電類型為相反的導(dǎo)電類型；第一摻雜區(qū)，形成于該第一阱摻雜區(qū)中并且具有該第二導(dǎo)電類型；第二摻雜區(qū)，形成于該第一阱摻雜區(qū)中并且與該第一摻雜區(qū)分開，同時具有該第二導(dǎo)電類型；以及于該第一和第二摻雜區(qū)之間形成的第一、第二和第三柵極結(jié)構(gòu)；其中，該第一柵極結(jié)構(gòu)位于該第一阱摻雜區(qū)上并且相鄰于該第一摻雜區(qū)；其中，該第二柵極結(jié)構(gòu)與該第一柵極結(jié)構(gòu)的一部分以及該第一阱摻雜區(qū)的一部分重疊；其中，該第三柵極結(jié)構(gòu)位于該第二柵極結(jié)構(gòu)旁；其中，避免有任何柵極結(jié)構(gòu)和硅化物形成于該第一阱摻雜區(qū)的頂面中位于該第二和第三柵極結(jié)構(gòu)之間的部分上。

其中，該第一柵極結(jié)構(gòu)的頂面所在的水平面介于該第三柵極結(jié)構(gòu)的平坦的頂面和平坦的底面之間。

其中，進(jìn)一步包括：第二阱摻雜區(qū)，形成于該第一阱摻雜區(qū)中并且具有該第一導(dǎo)電類型；其中，該第一摻雜區(qū)形成于該第二阱摻雜區(qū)中，該第一柵極結(jié)構(gòu)形成為與該第二阱摻雜區(qū)的一部分和該第一阱摻雜區(qū)的一部分重疊。

其中，該第二柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)，該第三柵極結(jié)構(gòu)電性浮接，該第一摻雜區(qū)電性耦接至參考電勢，該第二摻雜區(qū)電性耦接至漏極電源電壓。

其中，沒有任何柵極結(jié)構(gòu)覆蓋該第三柵極結(jié)構(gòu)。

其中，該第二柵極結(jié)構(gòu)具有第一底面和第二底面，其中該第一底面與該第一柵極結(jié)構(gòu)接觸，該第二底面與該第三柵極結(jié)構(gòu)的底面對齊。

其中，進(jìn)一步包括：第四柵極結(jié)構(gòu)，位于該第一阱摻雜區(qū)上并且相鄰于第二摻雜區(qū)；其中，該第三柵極結(jié)構(gòu)與該第四柵極結(jié)構(gòu)的一部分重疊。

其中，該第二柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)；該第三柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)；該第四柵極結(jié)構(gòu)電性浮接；該第一摻雜區(qū)電性耦接至參考電壓；以及該第二摻雜區(qū)電性耦接至漏極電源電壓。

其中，該第三柵極結(jié)構(gòu)具有第三底面和第四底面，其中該第三底面接觸該第四柵極結(jié)構(gòu)并且對齊于該第一底面，該第四底面對齊該第二底面和該第四柵極結(jié)構(gòu)的底面。

其中，該第四柵極結(jié)構(gòu)的頂面與該第一柵極結(jié)構(gòu)的頂面對齊。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體基底，具有第一導(dǎo)電類型；第一阱摻雜區(qū)，形成于該半導(dǎo)體基底中，并且具有第二導(dǎo)電類型，該第一和第二導(dǎo)電類型為相反的導(dǎo)電類型；第一摻雜區(qū)，形成于該第一阱摻雜區(qū)中，并且具有該第二導(dǎo)電類型；第二摻雜區(qū)，形成于該第一阱摻雜區(qū)中，與該第一摻雜區(qū)分開，并且具有該第二導(dǎo)電類型；以及形成于該第一摻雜區(qū)和第二摻雜區(qū)之間的第一、第二和第三柵極結(jié)構(gòu)；其中，該第一柵極結(jié)構(gòu)位于該第一阱摻雜區(qū)上并且相鄰于該第一摻雜區(qū)；其中，該第二柵極結(jié)構(gòu)與該第一柵極結(jié)構(gòu)的一部分重疊；其中，該第三柵極結(jié)構(gòu)位于該第二柵極結(jié)構(gòu)旁；其中，該第二柵極結(jié)構(gòu)具有第一側(cè)壁和相對于該第一側(cè)壁的第二側(cè)壁，該第一側(cè)壁直接設(shè)置于該第一柵極結(jié)構(gòu)的頂面上，該第二側(cè)壁直接設(shè)置于該第一阱摻雜區(qū)上；其中，該第三柵極結(jié)構(gòu)具有第三側(cè)壁，位于該第二側(cè)壁旁，并且該第三側(cè)壁直接設(shè)置于該第一阱摻雜區(qū)上；其中，沒有任何柵極結(jié)構(gòu)及硅化物形成于該第二側(cè)壁和該第三側(cè)壁之間。

其中，該第三柵極結(jié)構(gòu)具有相對于該第三側(cè)壁的第四側(cè)壁，并且該第四側(cè)壁相鄰于該第二摻雜區(qū)或者設(shè)置在該第二摻雜區(qū)上。

其中，該第二柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)，該第三柵極結(jié)構(gòu)電性浮接，該第一摻雜區(qū)電性耦接至參考電勢，以及該第二摻雜區(qū)電性耦接至漏極電源電壓。

其中，進(jìn)一步包括：第四柵極結(jié)構(gòu)，形成于該第一阱摻雜區(qū)上，并且相鄰于該第二摻雜區(qū)；其中，該第三柵極結(jié)構(gòu)的相對于該第三側(cè)壁的第四側(cè)壁直接設(shè)置于該第四柵極結(jié)構(gòu)的頂面上。

其中，該第二柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)，該第三柵極結(jié)構(gòu)電性耦接至該第一柵極結(jié)構(gòu)，該第四柵極結(jié)構(gòu)電性浮接，該第一摻雜區(qū)電性耦接至參考電勢，以及該第二摻雜區(qū)電性耦接至漏極電源電壓。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件，包括：半導(dǎo)體基底，具有第一導(dǎo)電類型；第一阱摻雜區(qū)，形成于該半導(dǎo)體基底中并且具有第二導(dǎo)電類型，該第一和第二導(dǎo)電類型互為相反的導(dǎo)電類型；源極摻雜區(qū)，形成于該第一阱摻雜區(qū)中，并且具有該第二導(dǎo)電類型；漏極摻雜區(qū)，形成于該第一阱摻雜區(qū)中，并且與該源極摻雜區(qū)分開，同時具有該第二導(dǎo)電類型；柵極結(jié)構(gòu)，形成于該第一阱摻雜區(qū)上并且相鄰于該源極摻雜區(qū)；第一場板柵極結(jié)構(gòu)，形成為與該第一柵極結(jié)構(gòu)的一部分重疊，并且電性耦接至該柵極結(jié)構(gòu)；以及第二場板柵極結(jié)構(gòu)，與該第一場板柵極結(jié)構(gòu)隔開；其中，該第一場板柵極結(jié)構(gòu)具有第一底角，該第一底角位于該第二場板柵極結(jié)構(gòu)旁并且低于該柵極結(jié)構(gòu)的頂面；其中，該第二場板柵極結(jié)構(gòu)具有第二底角，位于該第一底角旁并對齊該第一底角，其中該第一底角和該第二底角沒有與任何硅化物和柵極結(jié)構(gòu)接觸。

其中，該第二場板柵極結(jié)構(gòu)與該柵極結(jié)構(gòu)、該第一場板柵極結(jié)構(gòu)、該第一摻雜區(qū)及該第二摻雜區(qū)電性隔離。

其中，進(jìn)一步包括：假性柵極結(jié)構(gòu)，由該第二場板柵極結(jié)構(gòu)覆蓋并且延伸至該第二摻雜區(qū)；其中，該假性柵極結(jié)構(gòu)的頂面對齊該柵極結(jié)構(gòu)的頂面。

其中，該第一場板柵極結(jié)構(gòu)電性耦接至該柵極結(jié)構(gòu)，該第二場板柵極結(jié)構(gòu)電性耦接該柵極結(jié)構(gòu)，該假性柵極結(jié)構(gòu)電性浮接，該第一摻雜區(qū)電性耦接至參考電勢，以及該第二摻雜區(qū)電性耦接至漏極電源電壓。

本發(fā)明實(shí)施例的有益效果是：

本發(fā)明實(shí)施例的半導(dǎo)體器件，利用至少兩個柵極(如場板柵極)結(jié)構(gòu)來延伸該半導(dǎo)體器件的柵極結(jié)構(gòu)與漏極摻雜區(qū)之間的橫向距離，從而提高該半導(dǎo)體器件的工作電壓；同時，該兩個柵極結(jié)構(gòu)之間的間隔中沒有形成任何硅化物和柵極結(jié)構(gòu)，從而在制造該半導(dǎo)體器件時，無需增加額外的掩膜(mask)。

附圖說明

通過閱讀接下來的詳細(xì)描述以及參考附圖所做的示例，可以更容易地理解本發(fā)明，其中：

圖1～6為根據(jù)本發(fā)明實(shí)施例的用來示意半導(dǎo)體器件的形成方法的各個中間階段的剖面示意圖；

圖7為根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體器件的剖面示意圖。

具體實(shí)施方式

以下描述為實(shí)現(xiàn)本發(fā)明的較佳方式。該描述僅作為說明本發(fā)明一般原理的目的，而不應(yīng)視為限制。本發(fā)明的范圍最好通過參考權(quán)利要求來確定。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件，例如功率mos(metal-oxide-semiconductor，金屬氧化物半導(dǎo)體)晶體管。該半導(dǎo)體器件利用至少兩個場板柵極(fieldplategate)結(jié)構(gòu)來延伸該功率mos晶體管的柵極結(jié)構(gòu)與漏極摻雜區(qū)之間的橫向距離。該橫向距離沿大致平行于半導(dǎo)體基底的頂面的方向。將該兩個場板柵極結(jié)構(gòu)之間的間隔設(shè)計得足夠小，以避免有任何硅化物形成于該間隔內(nèi)。因此，無需形成假性柵極(dummygate)結(jié)構(gòu)來覆蓋該間隔的底面以阻止硅化物的形成。接近源極摻雜區(qū)的場板柵極結(jié)構(gòu)電性耦接至該功率mos晶體管的柵極結(jié)構(gòu)。接近漏極摻雜區(qū)的場板柵極結(jié)構(gòu)可以電性耦接至該功率mos晶體管的柵極結(jié)構(gòu)并且與該漏極摻雜區(qū)隔開另一假性柵極結(jié)構(gòu)?？蛇x地，接近該漏極摻雜區(qū)的場板柵極結(jié)構(gòu)可以電性浮接并且相鄰于該漏極摻雜區(qū)。透過本發(fā)明實(shí)施例，在功率mos晶體管的工作期間，可以在溝道區(qū)(源極摻雜區(qū)和漏極摻雜區(qū)之間的區(qū)域)觀察到更加均勻的電場分布，并且得到更高的崩潰電壓(breakdownvoltage，bvd)。

圖1～6為根據(jù)本發(fā)明實(shí)施例的用來示意半導(dǎo)體器件500a的形成方法的各個中間階段的剖面示意圖。由圖1～6所示的方法形成的圖6中所示的半導(dǎo)體器件500a包括：hvmosfet，能夠高壓(例如100v或以上)工作。例如，該hvmosfet可以為功率mos晶體管。

于圖1中，提供了半導(dǎo)體基底100。如圖1所示，該半導(dǎo)體基底100包括：硅基底或者sige(鍺化硅)基底。在一些實(shí)施例中，該半導(dǎo)體基底100包括：塊狀半導(dǎo)體(bulksemiconductor)基底，應(yīng)變半導(dǎo)體(strainedsemiconductor)基底或者復(fù)合半導(dǎo)體(compoundsemiconductor)基底。該半導(dǎo)體基底100可以具有第一導(dǎo)電類型，如p型。隔離元件108分別設(shè)置在該半導(dǎo)體基底100的相對端部中以定義主動區(qū)，該主動區(qū)用來于其上形成該半導(dǎo)體器件500a。隔離元件108可以為圖1所示的sti(shallowtrenchisolation，淺溝槽隔離)元件，但是不限制于此。在一些實(shí)施例中，該隔離元件108可以為fox(fieldoxide，場氧化物)隔離元件。該隔離元件108可以包括：諸如氧化硅等絕緣材料，但是不限制于此。

如圖1所示，于半導(dǎo)體基底100中位于隔離元件108下方的部分中形成摻雜的掩埋區(qū)102。該摻雜的掩埋區(qū)102可以具有相反于第一導(dǎo)電類型的第二導(dǎo)電類型，例如n型。另外，在該摻雜的掩埋區(qū)102與每個隔離元件108之間形成阱摻雜區(qū)104。于半導(dǎo)體基底100的位于阱摻雜區(qū)104之間的部分中形成阱摻雜區(qū)106，并且該阱摻雜區(qū)106位于摻雜的掩埋區(qū)102的上方。阱摻雜區(qū)104和106可以具有第一導(dǎo)電類型，例如p型。于半導(dǎo)體基底100的位于隔離元件108、阱摻雜區(qū)104和106之間的部分中形成阱摻雜區(qū)110。該阱摻雜區(qū)110的頂面140也位于半導(dǎo)體基底100的頂面上。該阱摻雜區(qū)110可以具有第二導(dǎo)電類型，如n型。于該阱摻雜區(qū)110的一部分中形成阱摻雜區(qū)112，并且該阱摻雜區(qū)112相鄰于一個隔離元件108，例如圖標(biāo)中左側(cè)的隔離元件。另外，該阱摻雜區(qū)112由阱摻雜區(qū)110和隔離元件108圍繞。該阱摻雜區(qū)112可以具有第一導(dǎo)電類型，如p型。

如圖1所示，在該阱摻雜區(qū)112的一部分中形成摻雜區(qū)114，并且該摻雜區(qū)114可以具有第二導(dǎo)電類型，如n型。另一摻雜區(qū)116形成于該阱摻雜區(qū)110的一部分中，并且相鄰于右側(cè)的隔離元件108。該摻雜區(qū)116可以具有第二導(dǎo)電類型，如n型。該摻雜區(qū)114和116的摻雜濃度大于阱摻雜區(qū)110的摻雜濃度。在一些實(shí)施例中，該摻雜區(qū)114和116分別作為半導(dǎo)體器件500a的源極摻雜區(qū)和漏極摻雜區(qū)。

柵極結(jié)構(gòu)g1形成于該阱摻雜區(qū)110上。形成的該柵極結(jié)構(gòu)g1覆蓋該阱摻雜區(qū)112的一部分，以及該阱摻雜區(qū)110的一部分。另外，該柵極結(jié)構(gòu)g1設(shè)置為與該摻雜區(qū)114相鄰。

該柵極結(jié)構(gòu)g1包括：介電層118a和形成于該介電層118a上的導(dǎo)電層120a。在一些實(shí)施例中，該介電層118a可以包括：氧化硅、氮化硅，等等，并且厚度介于(埃米)之間。該導(dǎo)電層120a可以包括：諸如多晶硅、金屬等導(dǎo)電材料，并且厚度介于之間。在一些實(shí)施例中，該介電層118a通過介電材料沉積工藝和接著的圖案化工藝來形成。該導(dǎo)電層120a通過導(dǎo)電材料沉積工藝及接著的圖案化工藝來形成。

接著，于該阱摻雜區(qū)110上共形(conformably)且完整地形成介電層122。如圖2所示，該介電層122完全地覆蓋阱摻雜區(qū)110的頂面140及柵極結(jié)構(gòu)g1。另外，該介電層122接觸該柵極結(jié)構(gòu)g1(包含上述的介電層118a和上述的導(dǎo)電層120a)。在一些實(shí)施例中，該介電層122可以包括：氧化硅、氮化硅，等等，并且厚度可以介于大約之間。該介電層122可以比介電層118a更厚。在一些實(shí)施例中，該介電層122可以作為rpo(resist-protection-oxide，抗蝕刻保護(hù)氧化)層。該rpo層用來覆蓋主動區(qū)中的硅化物禁止(silicide-forbidden)區(qū)，從而避免于硅化物工藝期間在該硅化物禁止區(qū)上形成硅化物。

接著，如圖3所示，在該介電層122上共形且完整地形成導(dǎo)電層124。該導(dǎo)電層124完全地覆蓋該介電層122的頂面141_1。在一些實(shí)施例中，該導(dǎo)電層124可以包括：諸如多晶硅、金屬等導(dǎo)電材料，并且厚度可以介于大約之間。該導(dǎo)電層124可以比導(dǎo)電層120a更厚。

接著，如圖4所示，于該導(dǎo)電層124(見圖3)的一部分上形成圖案化的掩膜層126a和126b，其中該圖案化的掩膜層126b位于該圖案化的掩膜層126a旁邊。在一些實(shí)施例中，通過使用用來圖案化rpo層的掩膜來形成該圖案化的掩膜層126a和126b。接著，執(zhí)行蝕刻工藝128以移除導(dǎo)電層124的未被圖案化的掩膜層126a和126b所覆蓋的部分。如圖4所示，該圖案化的掩膜層126a和126b可以包括：諸如光致抗蝕劑等材料，并且該蝕刻工藝128例如可以是干式蝕刻工藝。該蝕刻工藝128停止于該介電層122上，從而形成圖案化的導(dǎo)電層124a和124b。形成的該圖案化的導(dǎo)電層124a與柵極結(jié)構(gòu)g1的一部分重疊。另外，形成的該圖案化的導(dǎo)電層124a和124b覆蓋柵極結(jié)構(gòu)g1和摻雜區(qū)116之間的阱摻雜區(qū)110。在一些實(shí)施例中，該圖案化的掩膜層126a和126b之間的間隔s1可以大于或等于rpo層的設(shè)計規(guī)則所規(guī)定的最小間隔值。

接著，如圖5所示，執(zhí)行另一蝕刻工藝129，以移除介電層122(見圖4)的未被圖案化的掩膜層126a和126b所覆蓋的部分。該蝕刻工藝129例如可以為干式蝕刻工藝。如圖5所示，該蝕刻工藝129停止于導(dǎo)電層120a和半導(dǎo)體基底100上，從而分別形成圖案化的介電層122a和122b。該圖案化的介電層122a形成于圖案化的導(dǎo)電層124a的下方。另外，該圖案化的介電層122a形成于柵極結(jié)構(gòu)g1的一部分上，以及阱摻雜區(qū)110的頂面140的接近柵極結(jié)構(gòu)g1的一部分上。類似地，該圖案化的介電層122b，位于該圖案化的介電層122a旁邊，并且形成于圖案化的導(dǎo)電層124b(位于圖案化的導(dǎo)電層124a旁)的下方。另外，該圖案化的介電層122b形成于頂面140(見圖3)的位于圖案化的介電層122a和摻雜區(qū)116之間的部分上。

在圖6中，在移除了該圖案化的掩膜層126a和126b(圖5所示)之后，在阱摻雜區(qū)110的頂面140上同時形成柵極結(jié)構(gòu)g2和g3。在上述的工藝之后，形成了半導(dǎo)體器件500a。

在一些實(shí)施例中，該柵極結(jié)構(gòu)g2包括：該圖案化的導(dǎo)電層124a和該圖案化的介電層122a。該柵極結(jié)構(gòu)g2形成為與柵極結(jié)構(gòu)g1的頂面134a的一部分重疊，以及與阱摻雜區(qū)110的一部分重疊。另外，該柵極結(jié)構(gòu)g2形成為與半導(dǎo)體基底100的頂面140的靠近柵極結(jié)構(gòu)g1的一部分重疊。該柵極結(jié)構(gòu)g2的圖案化的介電層122a與柵極結(jié)構(gòu)g1的導(dǎo)電層118a接觸。在一些實(shí)施例中，該柵極結(jié)構(gòu)g2可以作為半導(dǎo)體器件500a的場板柵極結(jié)構(gòu)。

在一些實(shí)施例中，柵極結(jié)構(gòu)g2的底面132的第一部分132a接觸該柵極結(jié)構(gòu)g1的頂面134a。換言之，柵極結(jié)構(gòu)g2的底面132的第一部分132a與柵極結(jié)構(gòu)g1的頂面134a對齊。柵極結(jié)構(gòu)g2的底面132的第二部分132b接觸阱摻雜區(qū)110的頂面140。另外，柵極結(jié)構(gòu)g1的頂面134a與柵極結(jié)構(gòu)g2的頂面144a不共平面。在一些實(shí)施例中，柵極結(jié)構(gòu)g2覆蓋其下的柵極結(jié)構(gòu)g1的20％～80％的頂面134a，其中該柵極結(jié)構(gòu)g1包括：上述的導(dǎo)電層120a和上述的介電層118a。

在一些實(shí)施例中，該柵極結(jié)構(gòu)g2包括：第一側(cè)壁141和第二側(cè)壁142，其中該第二側(cè)壁142相對于該第一側(cè)壁141。該第一側(cè)壁141，接近柵極結(jié)構(gòu)g1，直接設(shè)置在該柵極結(jié)構(gòu)g1的頂面134a上；以及該第二側(cè)壁142，遠(yuǎn)離該柵極結(jié)構(gòu)g1，直接設(shè)置在阱摻雜區(qū)110上，如圖6所示。

在一些實(shí)施例中，該柵極結(jié)構(gòu)g3也可以作為半導(dǎo)體器件500a的場板柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)g3包括：圖案化的導(dǎo)電層124b和圖案化的介電層122b。該柵極結(jié)構(gòu)g3在該柵極結(jié)構(gòu)g2的旁邊形成并且接近摻雜區(qū)116。在本實(shí)施例中，該柵極結(jié)構(gòu)g3形成為靠近摻雜區(qū)116，而沒有覆蓋任何柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)g3具有平坦的頂面138和平坦的底面136。在本實(shí)施例中，柵極結(jié)構(gòu)g1的頂面134a沿著大致垂直于阱摻雜區(qū)110的頂面140的方向，定位在柵極結(jié)構(gòu)g3的平坦的頂面138和平坦的底面136之間。

如圖6所示，該柵極結(jié)構(gòu)g3具有第三側(cè)壁144和相對于該第三側(cè)壁144的第四側(cè)壁146。該柵極結(jié)構(gòu)g3的第三側(cè)壁144形成為與第二側(cè)壁142相鄰，并且直接設(shè)置在阱摻雜區(qū)110上。形成的第四側(cè)壁146與第二摻雜區(qū)116相鄰。

如圖6所示，柵極結(jié)構(gòu)g2和g3的間隔基本上與間隔s1相同。在一些實(shí)施例中，柵極結(jié)構(gòu)g2和g3的間隔s1設(shè)計得足夠小，以避免任何硅化物形成于該間隔中。因此，間隔s1的最小值與設(shè)計規(guī)則定義的rpo層的最小間隔相同。在一些實(shí)施例中，該間隔s1的范圍大約為0.4μm(微米)～0.8μm。在其他的一些實(shí)施例中，該間隔s1的范圍大約為0.5μm～0.6μm。因此，阱摻雜區(qū)110的頂面140中位于柵極結(jié)構(gòu)g2和g3之間的部分(從間隔s1露出)避免任何柵極結(jié)構(gòu)以及任何硅化物形成于其上。換言之，間隔s1小至使得沒有硅化物可以形成于柵極結(jié)構(gòu)g2的第二側(cè)壁142和柵極結(jié)構(gòu)g3的第三側(cè)壁144之間。因此，無需形成假性柵極結(jié)構(gòu)來覆蓋間隔s1的底面。

需要注意的是，柵極結(jié)構(gòu)g2的底面132的第二部分132b形成為不覆蓋任何假性柵極結(jié)構(gòu)。柵極結(jié)構(gòu)g3的平坦的底面136形成為不覆蓋任何的假性柵極結(jié)構(gòu)。因此，柵極結(jié)構(gòu)g2的底角(bottomcorner)150和柵極結(jié)構(gòu)g3的底角152(靠近底角150)設(shè)置為低于柵極結(jié)構(gòu)g1的頂面。

盡管阱摻雜區(qū)110的頂面140中位于摻雜區(qū)114和116之間的部分(也作為半導(dǎo)體器件500a的溝道區(qū)的頂面)由柵極結(jié)構(gòu)g1、g2和g3部分地覆蓋，但是柵極結(jié)構(gòu)g2和g3之間小的間隔s1可以防止在阱摻雜區(qū)110的頂面140(由間隔s1露出)上形成硅化物。也就是說，阱摻雜區(qū)110的頂面140中位于摻雜區(qū)114和116之間的部分可以避免任何硅化物形成于其上。

如圖6所示，為了便于說明提供至半導(dǎo)體器件500a的電勢，導(dǎo)電觸點(diǎn)(conductivecontact)128a和128b以及導(dǎo)電線130可以進(jìn)一步提供至半導(dǎo)體器件500a。該導(dǎo)電觸點(diǎn)128a連接至柵極結(jié)構(gòu)g1的導(dǎo)電層120a。該導(dǎo)電觸點(diǎn)128b連接至柵極結(jié)構(gòu)g2的導(dǎo)電層124a。在一些實(shí)施例中，該導(dǎo)電觸點(diǎn)128a和128b連接至導(dǎo)電線130，使得柵極結(jié)構(gòu)g2電性耦接至柵極結(jié)構(gòu)g1。可以在半導(dǎo)體器件500a的工作期間，向柵極結(jié)構(gòu)g2和g3提供相等的電勢，其中柵極結(jié)構(gòu)g1包括：導(dǎo)電層120a和介電層118a，柵極結(jié)構(gòu)g2包括：圖案化的導(dǎo)電層124a和圖案化的介電層122a。柵極結(jié)構(gòu)g1和g2可以組合以起半導(dǎo)體器件500a的能夠高壓工作的組合柵極的功能。因此，柵極結(jié)構(gòu)g2可以作為延伸的柵極結(jié)構(gòu)以降低表面電場以及增加半導(dǎo)體器件500a的通態(tài)電流。

在一些其他的實(shí)施例中，該柵極結(jié)構(gòu)g2電性耦接至摻雜區(qū)114(即半導(dǎo)體器件500a的源極摻雜區(qū))，而非柵極結(jié)構(gòu)g1。換言之，柵極結(jié)構(gòu)g2電性耦接至參考電勢vss以增加半導(dǎo)體器件500a的轉(zhuǎn)換速度。

在一些實(shí)施例中，導(dǎo)電觸點(diǎn)128a和128b可以包括：諸如鎢、銅等導(dǎo)電材料，并且導(dǎo)電線130a可以包括：諸如鎢、銅等材料。

在一些實(shí)施例中，柵極結(jié)構(gòu)g3是電性浮接的。換言之，柵極結(jié)構(gòu)g3與柵極結(jié)構(gòu)g1、柵極(場板柵極)結(jié)構(gòu)g2、摻雜區(qū)114和摻雜區(qū)116電性隔離。因此。柵極結(jié)構(gòu)g3(場板柵極結(jié)構(gòu))可以作為假性柵極結(jié)構(gòu)。另外，摻雜區(qū)114(作為半導(dǎo)體器件500a的源極摻雜區(qū))電性耦接至參考電勢vss。摻雜區(qū)116(作為半導(dǎo)體器件500a的漏極摻雜區(qū))電性耦接至漏極電源電壓vdd。

在本實(shí)施例中，柵極結(jié)構(gòu)g2通過柵極結(jié)構(gòu)g3來脫離摻雜區(qū)116，以改善半導(dǎo)體器件500a的崩潰電壓。另外，柵極結(jié)構(gòu)g2和g3之間的間隔s1設(shè)計為足夠小以阻止在摻雜區(qū)114和116之間的溝道區(qū)上形成不期望的硅化物。

圖7為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件500b的剖面示意圖。以下實(shí)施例的元件，有相同或者類似于先前已參考圖1～6描述了的，出于簡潔而不再重復(fù)。半導(dǎo)體器件500a和500b之間的一個不同在于：半導(dǎo)體器件500b進(jìn)一步包括：柵極結(jié)構(gòu)g4，形成于柵極結(jié)構(gòu)g1旁并且相鄰摻雜區(qū)116。換言之，該柵極結(jié)構(gòu)g4被柵極結(jié)構(gòu)g3覆蓋，并且延伸至摻雜區(qū)116。該柵極結(jié)構(gòu)g3覆蓋該柵極結(jié)構(gòu)g4的頂面134b的一部分，以及覆蓋阱摻雜區(qū)110的頂面140中的位于柵極結(jié)構(gòu)g2和g4之間的一部分。

如圖7所示，該柵極結(jié)構(gòu)g4包括：介電層118b和位于該介電層118b上的導(dǎo)電層120b。該介電層118a和118b同時形成。另外，該導(dǎo)電層120a和120b同時形成。因此，柵極結(jié)構(gòu)g4的頂面134b與柵極結(jié)構(gòu)g1的頂面134a共平面。

在一些實(shí)施例中，如圖7所示，該柵極結(jié)構(gòu)g3也可以作為半導(dǎo)體器件500b的場板柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)g3的底面136具有兩個處于不同水平面的部分，即彼此不共平面。柵極結(jié)構(gòu)g3的底面136的第一部分136a接觸柵極結(jié)構(gòu)g4的頂面134b。換言之，柵極結(jié)構(gòu)g3的底面136的第一部分136a對齊柵極結(jié)構(gòu)g4的頂面134b。柵極結(jié)構(gòu)g3的底面136的第二部分136b接觸阱摻雜區(qū)110的頂面140。

如圖7所示，柵極結(jié)構(gòu)g3的第三側(cè)壁144形成為接近柵極結(jié)構(gòu)g1的第二側(cè)壁142并且直接設(shè)置在阱摻雜區(qū)110上。該第四側(cè)壁146形成為接近第二摻雜區(qū)116并且直接位于柵極結(jié)構(gòu)g4的頂面134b上。

另外，柵極結(jié)構(gòu)g4的頂面134b與柵極結(jié)構(gòu)g3的頂面148b不共平面。在一些實(shí)施例中，柵極結(jié)構(gòu)g3覆蓋其下的柵極結(jié)構(gòu)g4的頂面134b的大約20％～80％的面積，其中柵極結(jié)構(gòu)g4包括：上述的導(dǎo)電層120b和上述的介電層118b。

盡管阱摻雜區(qū)110的頂面140中位于摻雜區(qū)114和116之間的部分(也作為半導(dǎo)體器件500b的溝道區(qū)的頂面)由柵極結(jié)構(gòu)g1、g2、g3和g4部分地覆蓋，但是柵極結(jié)構(gòu)g2和g3之間的小的間隔可以防止在圖7所示的半導(dǎo)體器件500b的阱摻雜區(qū)110的頂面140(從間隔s1露出)上形成硅化物。

如圖7所示，在一些實(shí)施例中，作為場板柵極結(jié)構(gòu)的柵極結(jié)構(gòu)g3通過導(dǎo)電觸點(diǎn)128a、128b和128c以及導(dǎo)電線130電性耦接至柵極結(jié)構(gòu)g1和g2?？梢越M合柵極結(jié)構(gòu)g1、g2和g3以起能夠高壓工作的半導(dǎo)體器件500b的組合柵極結(jié)構(gòu)的功能。因此，柵極結(jié)構(gòu)g2和g3可以作為延伸的柵極結(jié)構(gòu)，以增加半導(dǎo)體器件500b的通態(tài)電流。

在其他的一些實(shí)施例中，柵極結(jié)構(gòu)g2和g3電性耦接至摻雜區(qū)114(即半導(dǎo)體器件500b的源極摻雜區(qū))而非柵極結(jié)構(gòu)g1。換言之，柵極結(jié)構(gòu)g2和g3電性耦接至參考電勢vss以增加半導(dǎo)體器件500b的轉(zhuǎn)換速度。

在一些實(shí)施例中，柵極結(jié)構(gòu)g4電性浮接。因此，柵極結(jié)構(gòu)g4可以作為假性柵極結(jié)構(gòu)。另外，摻雜區(qū)114，作為半導(dǎo)體器件500b的源極摻雜區(qū)，電性耦接至參考電勢vss。摻雜區(qū)116，作為半導(dǎo)體器件500b的漏極摻雜區(qū)，電性耦接至漏極電源電壓vdd。

在本實(shí)施例中，柵極結(jié)構(gòu)g3通過形成的柵極結(jié)構(gòu)g4脫離摻雜區(qū)116(漏極摻雜區(qū))，以改善半導(dǎo)體器件500b的崩潰電壓，其中柵極結(jié)構(gòu)g4作為假性柵極結(jié)構(gòu)。盡管沒有假性柵極結(jié)構(gòu)覆蓋半導(dǎo)體基底100的由間隔s1露出的頂面140，但是柵極結(jié)構(gòu)g2和g3之間小的間隔s1可以防止在阱摻雜區(qū)110的頂面140(由間隔s1露出)上形成硅化物。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體器件500a和500b。該半導(dǎo)體器件可以包括：功率mos晶體管。該半導(dǎo)體器件使用至少兩個彼此接近的場板柵極結(jié)構(gòu)來延伸功率mos晶體管的柵極結(jié)構(gòu)和漏極摻雜區(qū)之間的橫向距離。該橫向距離沿大致平行于阱摻雜區(qū)110的頂面的方向。該兩個場板柵極結(jié)構(gòu)之間的間隔設(shè)置為足夠小，以避免有任何氧化硅形成于該間隔內(nèi)。因此，不必要求形成覆蓋間隔的底面的假性柵極結(jié)構(gòu)。接近源極摻雜區(qū)的場板柵極結(jié)構(gòu)與功率mos晶體管的柵極結(jié)構(gòu)的一部分重疊，并且電性連接至功率mos晶體管的柵極結(jié)構(gòu)。因此，接近源極摻雜區(qū)的場板柵極結(jié)構(gòu)和該柵極結(jié)構(gòu)可以作為組合的柵極結(jié)構(gòu)。在一些實(shí)施例中，接近漏極摻雜區(qū)的場板柵極結(jié)構(gòu)可以電性浮接(即與功率mos晶體管的其他元件電性隔離)。場板柵極結(jié)構(gòu)和假性柵極(如假性多晶柵極)結(jié)構(gòu)可以同時形成。場板柵極結(jié)構(gòu)和假性柵極結(jié)構(gòu)可以由rpo圖案和該rpo圖案上的導(dǎo)電層圖案組成。

在一些實(shí)施例中，接近漏極摻雜區(qū)的場板柵極結(jié)構(gòu)可以電性耦接至柵極結(jié)構(gòu)并且通過額外的假性柵極結(jié)構(gòu)與漏極摻雜區(qū)隔開。因此，該兩個場板柵極結(jié)構(gòu)和柵極結(jié)構(gòu)可以作為組合的柵極結(jié)構(gòu)。該額外的假性柵極結(jié)構(gòu)電性浮接(即，與功率mos晶體管的其他元件電性隔離)。因此，接近漏極摻雜區(qū)的場板柵極結(jié)構(gòu)電性耦接至柵極電壓并且脫離漏極摻雜區(qū)，該漏極摻雜區(qū)耦接至高工作電壓。

通過圖6和7所示的組合的柵極結(jié)構(gòu)的使用，可以在半導(dǎo)體器件500a和500b的工作期間，在溝道區(qū)(源極摻雜區(qū)和漏極摻雜區(qū)之間的區(qū)域)中觀察到更加均勻的電場分布。另外，通過形成假性柵極結(jié)構(gòu)來使得組合的柵極結(jié)構(gòu)脫離漏極摻雜區(qū)。該假性柵極結(jié)構(gòu)形成為防止在組合的柵極結(jié)構(gòu)和半導(dǎo)體器件的漏極摻雜區(qū)之間的溝道區(qū)上形成不期望的硅化物。相應(yīng)地，圖6和7所示的能夠高壓操作的半導(dǎo)體器件500a和500b可以在大約9～100v的較高電壓下工作。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。