本發(fā)明涉及電子技術(shù)領(lǐng)域，具體涉及一種薄膜及其形成方法，可應(yīng)用于半導(dǎo)體器件的柵極導(dǎo)電層形成。

背景技術(shù)：

在半導(dǎo)體制程中，通常采用低壓化學(xué)氣相沉積(lowpressurechemicalvapordeposition，lpcvd)在批次式爐管機臺中生成硅薄膜(siliconfilm)。形成硅薄膜后，通常還需要對其進行離子注入(implant)來改變硅薄膜的特性而形成摻質(zhì)型硅薄膜，摻質(zhì)型硅薄膜常運用于柵極的構(gòu)造中作為柵極導(dǎo)電層。

對于柵極導(dǎo)電層而言，硅薄膜晶粒尺寸會對離子注入造成影響，而離子注入的優(yōu)劣將影響到柵極的表現(xiàn)，所以控制硅薄膜晶粒尺寸對于控制柵極導(dǎo)電層的性能至關(guān)重要。此外，當硅薄膜表面過于粗糙時也會導(dǎo)致離子注入的均勻性較差。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的在于提供一種薄膜及其形成方法，能夠有效的控制晶粒尺寸或/及改善表面的粗糙度，以提高離子注入的質(zhì)量。

本發(fā)明的次一目的在于提供一種柵極導(dǎo)電層，用于改善柵極導(dǎo)電層的性能。

為實現(xiàn)上述目的，本發(fā)明提供一種薄膜的形成方法，包括：

提供一襯底；及

在所述襯底上形成m層薄膜子層以及n層催化膜，所述薄膜子層和所述催化膜交替形成，且所述催化膜是通過對所述薄膜子層進行催化工藝形成，其中，n為大于或等于1的正整數(shù)，m為選自于n與n+1其中之一的正整數(shù)。

可選的，采用化學(xué)氣相沉積法形成所述薄膜子層，所述薄膜子層的每一層厚度介于10納米～25納米。

可選的，所述薄膜子層具有相同單元厚度的m層，所述催化膜具有相同單元厚度的n層。

可選的，所述薄膜子層的厚度小于所述薄膜的厚度的1/4，所述催化膜的厚度小于所述薄膜子層的厚度的1/10，且所述催化膜的厚度介于0.1納米～2.0納米。

可選的，所述薄膜為硅薄膜，所述薄膜子層為硅薄膜子層，采用低壓化學(xué)氣相沉積法形成所述薄膜子層，反應(yīng)氣體包含選自于甲硅烷(sih4)與乙硅烷(si2h6)所構(gòu)成群組的其中之一，形成所述薄膜子層的反應(yīng)腔室的溫度范圍為400℃～650℃，壓強范圍為80pa～200pa。

可選的，所述催化工藝中采用的催化氣體包含選自于氮氣(n2)、氯氣(cl2)、水蒸氣(h2o)、氧氣(o2)及乙烯(c2h4)所構(gòu)成群組的其中之一，形成所述催化膜的反應(yīng)腔室的溫度范圍為400℃～650℃，壓強范圍為80pa～200pa。

可選的，形成所述薄膜子層的反應(yīng)腔室與形成所述催化膜的反應(yīng)腔室為同一腔室。

可選的，對所述薄膜進行離子注入，使所述薄膜子層為摻質(zhì)型薄膜子層。

可選的，所述薄膜子層中晶粒尺寸為0.5nm～3nm。

相應(yīng)的，本發(fā)明還提供一種薄膜，包括：

一襯底；及

在所述襯底上形成的m層薄膜子層以及n層催化膜，所述薄膜子層和所述催化膜交替形成，且所述催化膜是通過對所述薄膜子層進行催化工藝形成，其中，n為大于等于1的正整數(shù)，m為選自于n與n+1其中之一的正整數(shù)。

可選的，所述薄膜子層的每一層厚度介于10納米～25納米，且所述催化膜的厚度介于0.1納米～2.0納米。

可選的，所述薄膜子層中晶粒尺寸為0.5nm～3nm。

可選的，所述催化膜為氧化膜。

可選的，所述薄膜子層為經(jīng)離子注入的摻質(zhì)型薄膜子層。

相應(yīng)的，本發(fā)明還提供一種柵極導(dǎo)電層，包含如上所述的薄膜。

與現(xiàn)有技術(shù)相比，本發(fā)明提供的薄膜、其形成方法及其形成的柵極導(dǎo)電層中，將薄膜的形成分為m層薄膜子層與n層催化膜的交替形成，且所述催化膜是通過對所述薄膜子層進行催化工藝形成，最終形成的所有薄膜子層和所有催化膜的總厚度達到預(yù)定的薄膜厚度，由于每次形成薄膜子層之后均進行催化工藝，使得之前形成的薄膜子層中的晶粒生長中斷，能夠有效的控制晶粒尺寸及薄膜表面的粗糙度，避免晶粒的尺寸過大，提高了薄膜的表面平整度。

進一步的，采用本發(fā)明所述的薄膜的形成方法形成硅薄膜，對所述硅薄膜進行離子注入時，由于晶粒尺寸及表面粗糙度受到控制，離子注入的深度及均勻性能夠被控制在較佳的狀態(tài)，從而保證最終形成的半導(dǎo)體器件具有較佳的性能。

附圖說明

圖1為采用一次性成膜所形成的硅薄膜的結(jié)構(gòu)示意圖；

圖2為圖1中的硅薄膜進行離子注入的示意圖；

圖3為本發(fā)明一實施例所提供的薄膜的形成方法的流程圖；

圖4～圖8為本發(fā)明一實施例所提供的硅薄膜的形成方法的各步驟結(jié)構(gòu)示意圖；

圖9為本發(fā)明另一實施例所提供的硅薄膜的結(jié)構(gòu)示意圖；

圖10為本發(fā)明一實施例所提供的硅薄膜進行離子注入的示意圖；

圖11為本發(fā)明一實施例所提供的柵極結(jié)構(gòu)的結(jié)構(gòu)示意圖。

其中，附圖標記如下：

1-襯底；

2-硅薄膜；

2’-晶粒；

10-襯底；

21/22/23/24-硅薄膜子層；

31/32/33/34-催化膜；

20’-晶粒；

100-襯底；

101-第一柵極絕緣層；

102-柵極導(dǎo)電層；

102a-硅薄膜子層；102b-催化膜；

103-第二柵極絕緣層；

104-柵極側(cè)墻。

具體實施方式

本申請發(fā)明人研究發(fā)現(xiàn)，硅薄膜的晶粒尺寸過大是造成表面粗糙度不佳的原因之一，而且，硅薄膜晶粒尺寸過大、表面過于粗糙會對離子注入的深度以及均勻性造成影響。具體地說，若硅薄膜的晶粒尺寸較大,在進行離子注入時,離子將受到晶粒的阻擋而導(dǎo)致注入深度無法達到預(yù)期，并且，如果硅薄膜表面過于粗糙將導(dǎo)致離子注入的均勻性變差。發(fā)明人還發(fā)現(xiàn)，如果硅薄膜是一次性成膜的，即通過一次化學(xué)氣相沉積直接形成硅薄膜，由于沉積的時間過長，使得晶粒有足夠的條件及時間成長成較大尺寸。

具體請參考圖1與圖2所示，圖1為采用一次性成膜所形成的硅薄膜的結(jié)構(gòu)示意圖，圖2為圖1中的硅薄膜進行離子注入的示意圖。如圖1所示，在襯底1上一次性沉積形成硅薄膜2，由于沉積的時間比較長，使得晶粒2’有足夠的時間變大，一般情況下，晶粒2’的最大尺寸能夠達到5nm～10nm，從而導(dǎo)致硅薄膜2表面的粗糙度較差。如圖2所示，對該硅薄膜進行離子注入時(圖2中的箭頭表示離子束)，由于表面粗糙度差，且晶粒2’的尺寸較大，離子注入的深度以及均勻性都會受到影響，從而影響到最后形成的半導(dǎo)體器件的性能。尤其是，當采用該方法形成的硅薄膜作為柵極導(dǎo)電層時，硅薄膜晶粒的尺寸以及表面粗糙度對柵極的性能造成了重要的影響。

所以，為了獲得較小的晶粒尺寸必須在成膜的過程中去阻斷晶粒的成長，以此來控制晶粒大小以及表面粗糙度。

基于這些研究，本申請?zhí)岢鲆环N薄膜、其形成方法及其形成的柵極導(dǎo)電層，在襯底上形成m層薄膜子層以及n層催化膜，所述薄膜子層和所述催化膜交替形成，且所述催化膜是通過對所述薄膜子層進行催化形成，其中，n為大于或等于1的正整數(shù)，m為選自于n與n+1其中之一的正整數(shù)。

本發(fā)明提供的薄膜、其形成方法及其形成的柵極導(dǎo)電層中，將薄膜的形成分為m層薄膜子層與n層催化膜交替形成，且所述催化膜是通過對所述薄膜子層進行催化工藝形成，最終形成的所有薄膜子層和所有催化膜的總厚度達到預(yù)定的薄膜厚度，由于每次形成一薄膜子層之后進行催化工藝，使得之前形成的薄膜子層中的晶粒生長中斷，能夠有效的控制晶粒尺寸及薄膜表面的粗糙度，避免晶粒的尺寸過大，提高了薄膜的表面平整度。

進一步的，所述薄膜為硅薄膜，所述薄膜子層即為硅薄膜子層

為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容做進一步說明。當然本發(fā)明并不局限于該具體實施例，本領(lǐng)域的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。

其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)對此作為本發(fā)明的限定。

如圖3所示，本發(fā)明提供的硅薄膜的形成方法包括：

步驟s100，提供一襯底；

步驟s200，在所述襯底上形成m層硅薄膜子層以及n層催化膜，所述硅薄膜子層和所述催化膜交替形成，且所述催化膜是通過對所述硅薄膜子層進行催化形成，其中，n為大于或等于1的正整數(shù)，m為選自于n與n+1其中之一的正整數(shù)。

其中，m等于n時，即硅薄膜子層和催化膜的層數(shù)相同，襯底上最后暴露出來的是催化膜；m等于n+1時，即硅薄膜子層的層數(shù)比催化膜的層數(shù)多一層，襯底上最后暴露出來的是硅薄膜子層。

優(yōu)選的，2≤n≤5，在此情形下，即可有效的控制晶粒尺寸及硅薄膜表面的粗糙度，又可避免層數(shù)過多導(dǎo)致的成本上升。

圖4～圖9為本發(fā)明一實施例所提供的硅薄膜的形成方法的各步驟結(jié)構(gòu)示意圖。下面結(jié)合圖3以及圖4～圖9所示，以形成四層硅薄膜子層和四層催化膜為例，詳細說明本發(fā)明提出所述硅薄膜的形成方法。

首先，如圖4所示，提供一襯底10。所述襯底10的材質(zhì)可以為單晶硅、多晶硅、無定型硅、硅鍺化合物或絕緣體上硅(soi)等，也可以為砷化鎵或氮化鎵等化合物，或者本領(lǐng)域技術(shù)人員已知的其他材料。在本實施例中，優(yōu)選的襯底10為單晶硅襯底。在所述襯底10中還可以形成淺溝槽隔離結(jié)構(gòu)、摻雜區(qū)或者其它公知的半導(dǎo)體結(jié)構(gòu)等，本發(fā)明對此不做限定。

接著，在所述襯底10上形成一硅薄膜子層21(即第一層硅薄膜子層)，再對所述硅薄膜子層21進行催化工藝，在所述硅薄膜子層21上形成催化膜31(即第一層催化膜)，如圖5所示。所述催化膜31用以阻斷在所述硅薄膜子層21之間的晶粒20’成長。

本實施例中，可以通過化學(xué)氣相沉積(chemicalvapordeposition，cvd)法在所述襯底10上形成所述硅薄膜子層21，例如采用常壓化學(xué)氣相沉積(atmosphericpressurecvd，apcvd)、超高真空化學(xué)氣相沉積(ultrahighvacuumcvd，uhvcvd)、低壓化學(xué)氣相沉積(low-pressurecvd，lpcvd)或等離子化學(xué)氣相沉積(plasmaenhancedcvd，pecvd)等方法。優(yōu)選的，采用低壓化學(xué)氣相沉積法形成所述硅薄膜子層21，降低腔室壓力可以減少不必要的氣相反應(yīng)，以增加形成的硅薄膜子層的均勻性。需要說明的是，也可以采用本領(lǐng)域技術(shù)人員已知的其他方法形成所述硅薄膜子層21，并不僅限于化學(xué)氣相沉積。

采用低壓化學(xué)氣相沉積法形成所述硅薄膜子層21的過程中，反應(yīng)氣體包含選自于sih4(甲硅烷)與si2h6(乙硅烷)所構(gòu)成群組的其中之一，形成所述硅薄膜子層21的反應(yīng)腔室的溫度范圍為400℃～650℃，例如反應(yīng)腔室的溫度為400℃、450℃、500℃、550℃、600℃或650℃，壓強范圍為80pa～200pa，例如氣體壓強為80pa、120pa、160pa或200pa。

所述催化工藝中采用的催化氣體包含選自于n2(氫氣)、cl2(氯氣)、h2o(水蒸氣)、o2(氧氣)及c2h4(乙烯)所構(gòu)成群組的其中之一，優(yōu)選的，所述催化氣體為氧氣，形成的所述催化膜31為氧化膜。形成所述催化膜的31的反應(yīng)腔室的溫度范圍、壓強范圍等工藝條件可以與低壓化學(xué)氣相沉積的工藝條件相同。本實施例中，所述催化工藝的溫度范圍為400℃～650℃，例如400℃、450℃、500℃、550℃、600℃或650℃；所述催化工藝的壓強范圍為80pa～200pa，例如80pa、120pa、160pa或200pa。進行催化工藝的腔室可以是進行低壓化學(xué)氣相沉積的腔室(即該催化工藝是原位進行)，也可以是一個新的腔室。進行催化工藝的工藝條件也可以與進行低壓化學(xué)氣相沉積的工藝條件不同，可以根據(jù)不同的催化氣體來選擇合適的工藝條件。

在本實施例中，所述硅薄膜子層21的厚度小于所需要的硅薄膜的厚度的1/4，例如，所述硅薄膜子層21的厚度優(yōu)選為10nm～25nm，在該范圍內(nèi)可以保證所述硅薄膜子層21的晶粒20’的尺寸不會太大，所述晶粒20’的尺寸一般在0.5nm～3nm之間，由此可以避免對后續(xù)離子注入造成影響。需要說明的是，在其他實施例中，所述硅薄膜子層21可以具有其他的厚度選擇，所述硅薄膜子層21的厚度決定晶粒的尺寸大小，而晶粒的尺寸影響后續(xù)離子注入的效果，因此，可以根據(jù)離子注入的實際條件來選擇硅薄膜子層的厚度，當然，也可以根據(jù)最終要形成的硅薄膜的厚度以及形成的硅薄膜子層的層數(shù)來決定。

優(yōu)選的，所述催化膜31的厚度不應(yīng)太厚(如小于硅薄膜子層21的厚度的1/10)，以避免對后續(xù)要進行的操作造成影響，例如對后續(xù)離子注入造成影響，同時，所述催化膜31的厚度又必須能夠中斷所述硅薄膜子層21中晶粒尺寸的生長(如所述催化膜31的厚度大于0.1nm)。本實施例中，所述催化膜31的厚度優(yōu)選為0.1nm～2nm。在其他實施例中，所述催化膜31的厚度可以有其他的選擇，本發(fā)明對此不做限定。

接著，如圖6所示，在所述催化膜31上形成新的一層硅薄膜子層22(即第二層硅薄膜子層)，對新的硅薄膜子層22進行催化工藝，形成新的催化膜32(即第二層催化膜)。所述催化膜32用以阻斷在所述硅薄膜子層22之間的晶粒20’成長，使所述晶粒20’的尺寸保持在0.5nm～3nm之間。其中，所述硅薄膜子層22可采用與硅薄膜子層21相同的工藝條件形成，同時，所述催化膜32可采用與催化膜31相同的工藝條件形成。當然，所述硅薄膜子層22與硅薄膜子層21可采用不同的工藝條件形成，以及，所述催化膜32與催化膜31也可采用不同的工藝條件形成。優(yōu)選的，所述催化膜32的厚度與所述催化膜31的厚度相同，所述硅薄膜子層22的厚度與所述硅薄膜子層21的厚度亦相同?？梢岳斫獾氖?，在其他實施例中，各層催化膜或者各層硅薄膜子層的厚度可以各不相同。

接著，如圖7所示，在催化膜32上形成一層新的硅薄膜子層23(即第三層硅薄膜子層)，在所述硅薄膜子層23形成一層新的催化膜33(即第三層催化膜)。所述催化膜33用以阻斷在所述硅薄膜子層23之間的晶粒20’成長，使所述晶粒20’的尺寸保持在0.5nm～3nm之間。

再接著，如圖8所示，在催化膜33上形成新的一層硅薄膜子層24(即第四層硅薄膜子層)。

上述方案中，共形成四層硅薄膜子層和三層催化膜，依次為硅薄膜子層21、催化膜31、硅薄膜子層22、催化膜32、硅薄膜子層23、催化膜33以及硅薄膜子層24，上述四層硅薄膜子層和三層催化膜共同構(gòu)成硅薄膜。

當然，在其他實施例中，形成所述硅薄膜子層24之后，還可以對所述硅薄膜子層24進行催化工藝，在所述硅薄膜子層24上形成新的催化膜34(即第四層催化膜)，形成如圖9所示的結(jié)構(gòu)。所述催化膜34用以阻斷在所述硅薄膜子層24之間的晶粒20’成長，使所述晶粒20’的尺寸保持在0.5nm～3nm之間?？梢岳斫獾氖?，在形成所述硅薄膜子層24之后如果繼續(xù)執(zhí)行下一工藝步驟，則由于沉積時間不長該層內(nèi)的晶粒不會過大，則無需對所述硅薄膜子層24進行催化工藝，即可以根據(jù)實際情況來確定是否需要對最后一層硅薄膜子層進行催化工藝來形成催化膜，本發(fā)明對此不做限定。

在本實施例中，所有的硅薄膜子層的厚度可以相同，例如是均介于10nm～25nm之間，即所述硅薄膜子層具有相同單元厚度的四層。應(yīng)理解，所有的硅薄膜子層的厚度也可以互不相同，例如可以呈某種規(guī)則變化，比如以某一厚度遞增或遞減，比如，硅薄膜子層21、22、23、24的厚度依次為10nm、15nm、20nm、25nm。所有的催化膜的厚度可以相同，例如是均為0.1nm～2nm。應(yīng)理解，所有的催化膜的厚度也可以相同，例如均介于0.1nm～2.0nm之間，即所述催化膜具有相同單元厚度的三層。當然，所有的催化膜的厚度也可以互不相同，例如可以呈某種規(guī)則變化，比如以某一厚度遞增或遞減，比如，催化膜31、32、33、34的厚度依次為0.5nm、1nm、1.5nm。但是，所有的硅薄膜子層與所有的催化膜的總體厚度需要滿足最終對硅薄膜厚度的要求。

采用本發(fā)明所述的硅薄膜的形成方法，將硅薄膜的形成分為多個步驟完成，每次形成硅薄膜子層之后進行催化工藝，使得之前形成的硅薄膜子層中的晶粒生長中斷，能夠有效的控制晶粒尺寸及硅薄膜表面的粗糙度，避免晶粒的尺寸過大，提高了硅薄膜的表面平整度。

本發(fā)明所提供的硅薄膜的形成方法還包括：對所述硅薄膜進行離子注入，使所述硅薄膜子層為摻質(zhì)型硅薄膜子層。如圖10所示，在對該硅薄膜進行離子注入時(圖10中的箭頭表示離子束)，由于每層硅薄膜子層中的晶粒20’的生長受到控制，其尺寸不會過大，因此，離子注入的深度及均勻性能夠被控制在較佳的狀態(tài)，從而保證最終形成的半導(dǎo)體器件具有較佳的性能。

本發(fā)明還提供一種硅薄膜，采用如上所述硅薄膜的形成方法形成，所述硅薄膜包括：

一襯底；及

在所述襯底上形成的交替排布的m層硅薄膜子層以及n層催化膜，且所述催化膜是通過對所述硅薄膜子層進行催化形成，其中，n為大于或等于1的正整數(shù)，m為選自于n與n+1其中之一的正整數(shù)。

具體的，請參照圖8所示，所述硅薄膜包括襯底10、及形成于所述襯底10上的硅薄膜子層21、催化膜31、硅薄膜子層22、催化膜32、硅薄膜子層23以及催化膜33；以及形成于催化膜33上的硅薄膜子層24。優(yōu)選的，所述硅薄膜還包括形成于所述硅薄膜子層24上的催化膜34。優(yōu)選的，所述催化膜為氧化膜。

所述硅薄膜子層的每一層厚度介于10nm～25nm之間，且所述催化膜的厚度介于0.1nm～2.0nm之間，所述硅薄膜子層21、22、23、24中的硅晶粒尺寸均為0.5nm～3nm。

相應(yīng)的，本發(fā)明還提供一種柵極導(dǎo)電層的形成方法，采用如上所述的方法形成柵極導(dǎo)電層。

具體的，請參考圖10所示，其為本發(fā)明一實施例所提供的柵極結(jié)構(gòu)的結(jié)構(gòu)示意圖。如圖10所示，首先提供一襯底100，在襯底100上形成一第一柵極絕緣層101，所述第一柵極絕緣層101可以通過化學(xué)氣相沉積法或熱氧化法形成。然后，采用如上所述的硅薄膜的形成方法形成硅薄膜，所述硅薄膜作為柵極導(dǎo)電層。

其中，在所述柵極絕緣層101上形成一硅薄膜子層102a，對所述硅薄膜子層102a進行催化工藝，在所述硅薄膜子層102a上形成催化膜102b，然后重復(fù)形成硅薄膜子層及催化膜的步驟。例如，形成四層硅薄膜子層102a以及三層催化膜102b，多層硅薄膜子層與多層催化膜共同構(gòu)成硅薄膜，所述硅薄膜即作為所述柵極導(dǎo)電層102。其它實施例中，也可以在硅薄膜子層102a上繼續(xù)形成一層催化膜102b。

優(yōu)選的，采用低壓化學(xué)氣相沉積法形成所述硅薄膜子層102a，優(yōu)選的，反應(yīng)氣體包含選自于sih4(甲硅烷)與si2h6(乙硅烷)所構(gòu)成群組的其中之一。在催化工藝中，采用的催化氣體包含選自于n2、cl2、h2o、o2及c2h4所構(gòu)成群組的其中之一，優(yōu)選的，所述催化氣體為o2，所述催化膜102b優(yōu)選為氧化膜。

然后，還可以在柵極導(dǎo)電層102上形成第二柵極絕緣層103，所述第二柵極絕緣層103可以通過化學(xué)氣相沉積法或熱氧化法形成。

最后，在所述襯底100之上以及所述第一柵極絕緣層101、柵極導(dǎo)電層102及第二柵極絕緣層103的側(cè)壁形成柵極側(cè)墻104，最終形成柵極結(jié)構(gòu)。

相應(yīng)的，本發(fā)明還提供一種柵極導(dǎo)電層，采用如上所述的柵極導(dǎo)電層的形成方法形成，所述柵極導(dǎo)電層102為多層式結(jié)構(gòu)。請參考圖10所示，所述柵極導(dǎo)電層102包括形成于襯底100上的交替排列的硅薄膜子層102a與催化膜102b，多層硅薄膜子層102a與催化膜102b的總厚度達到所述柵極導(dǎo)電層102的厚度要求。其中，所述催化膜102b為氧化膜，所述硅薄膜子層102a的厚度例如為10nm～25nm，所述柵極導(dǎo)電層的厚度例如為40nm～100nm，所述氧化膜102b的厚度例如為0.1nm～2nm。所述柵極導(dǎo)電層102內(nèi)晶粒的尺寸在0.5nm～3nm之間。

通過將柵極導(dǎo)電層102的形成分為多個步驟完成，先形成一層硅薄膜子層102a，然后對硅薄膜子層102a進行催化工藝，在所述硅薄膜子層102a上形成催化膜102b，然后在催化膜102b上形成新的一層硅薄膜子層102a，再在新的硅薄膜子層102a上形成新的催化膜102b，不斷重復(fù)形成硅薄膜子層102a與催化膜102b的步驟，形成硅薄膜子層102a之后進行催化工藝，使得之前形成的硅薄膜子層102a中的晶粒生長中斷，能夠有效的控制晶粒尺寸及硅薄膜表面的粗糙度，避免晶粒的尺寸過大，提高了硅薄膜子層102a的表面平整度。然后，對所述柵極導(dǎo)電層102進行離子注入時，由于晶粒尺寸及表面平整度受到控制，離子注入的深度及均勻性能夠被控制在較佳的狀態(tài)，從而保證最終形成的柵極結(jié)構(gòu)具有較佳的性能。

綜上所述，本發(fā)明提供的薄膜、其形成方法及其形成的柵極導(dǎo)電層中，將薄膜的形成分為m層薄膜子層與n層催化膜的交替形成，且所述催化膜是通過對所述薄膜子層進行催化工藝形成，最終形成的所有薄膜子層和所有催化膜的總厚度達到預(yù)定的薄膜厚度，由于每次形成薄膜子層之后均進行催化工藝，使得之前形成的薄膜子層中的晶粒生長中斷，能夠有效的控制晶粒尺寸及薄膜表面的粗糙度，避免晶粒的尺寸過大，提高了薄膜的表面平整度。

進一步的，采用本發(fā)明所述的薄膜的形成方法形成硅薄膜，對所述硅薄膜進行離子注入時，由于晶粒尺寸及表面粗糙度受到控制，離子注入的深度及均勻性能夠被控制在較佳的狀態(tài)，從而保證最終形成的半導(dǎo)體器件具有較佳的性能。

上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。