專利名稱:制造閃存器件的方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體存儲(chǔ)器件，更特別地，涉及制造閃存器件的方法，其中在高度集成的半導(dǎo)體器件中相鄰單元之間的干擾現(xiàn)象可被最小化，且可通過以預(yù)定厚度蝕刻隔離膜來控制有效場高度(EFH)而提高耦合率。
背景技術(shù)：
NAND閃存器件藉由Fowler-Nordheim(FN)隧穿現(xiàn)象將電子注入浮置柵極來實(shí)施數(shù)據(jù)程序，由此實(shí)現(xiàn)大容量與高度集成。
NAND閃存器件包含多個(gè)單元區(qū)塊(cell block)。一個(gè)單元區(qū)塊包含多個(gè)單元串(string)，其中用于儲(chǔ)存數(shù)據(jù)的多個(gè)單元串聯(lián)連接從而形成一個(gè)串，漏極選擇晶體管和源極選擇晶體管分別形成在單元串與漏極之間以及單元串與源極之間。
通過在半導(dǎo)體襯底上形成隔離膜，在該半導(dǎo)體襯底上形成其中堆疊隧道氧化物膜、浮置柵極、電介質(zhì)層和控制柵極的柵極，以及在該柵極的兩側(cè)形成結(jié)單位(unit)，來形成NAND閃存器件的單元(cell)。隔離膜與浮置柵極通過淺溝槽隔離(STI)、自對(duì)準(zhǔn)淺溝槽隔離(SA-STI)或自對(duì)準(zhǔn)浮置柵極(SAFG)工藝形成。
然而，隨著NAND閃存器件的尺寸減小，單元之間的距離減小且鄰近單元的操作因此被影響。結(jié)果，鄰近單元間的干擾現(xiàn)象，其中鄰近單元的狀態(tài)被改變，成為重要的問題。例如，在程序化下，由于鄰近單元間的干擾現(xiàn)象，程序單元的閾值電壓在鄰近單元的閾值電壓影響下上升。因此，程序單元的閾值電壓的分布被大幅地改變，導(dǎo)致芯片失效。鄰近單元間的干擾問題在多層單元中變得更難解。為最小化單元間的干擾現(xiàn)象，單元間的距離必須充分地被確保。因而，隨著器件的集成程度提高時(shí)，在單元間確保充份距離具有一極限。
同時(shí)，在最廣泛使用的SA-STI工藝中，必須使用第一和第二導(dǎo)電層形成浮置柵極，且必須利用浮置柵極掩模圖案化第二導(dǎo)電層。然而，隨著半導(dǎo)體器件的集成程度增加且單元尺寸減小，對(duì)準(zhǔn)裕度減小。因此，采用浮置柵極掩模的工藝不再被使用。

發(fā)明內(nèi)容在一實(shí)施例中，本發(fā)明提供一種制造閃存器件的方法，其中可使用一導(dǎo)電層形成浮置柵極而不使用隨著半導(dǎo)體器件的集成程度增加而具有極限的SA-STI工藝，且相鄰單元間的干擾現(xiàn)象可通過確保單元間充分的距離而被最小化。
在另一實(shí)施例中，本發(fā)明提供一種制造閃存器件的方法，其中可形成浮置柵極而不使用SA-STI工藝，且與電介質(zhì)膜的接觸區(qū)域可被增大，同時(shí)通過確保單元間的充分距離而最小化相鄰單元間的干擾現(xiàn)象，由此增大耦合率。
在又一實(shí)施例中，本發(fā)明提供一種制造閃存器件的方法，其中通過克服由于高壓晶體管區(qū)域的柵極氧化物膜厚度而被有限地控制的EFH問題而可增大單元區(qū)的耦合率，所述柵極氧化物膜厚度厚于單元區(qū)域的隧道氧化物膜的厚度。
在另一實(shí)施例中，本發(fā)明提供一種制造閃存器件的方法，其中它可避免在以預(yù)定厚度蝕刻隔離膜的工藝中對(duì)隧道氧化物膜、半導(dǎo)體襯底或浮置柵極的損壞，以增大耦合率。
依據(jù)本發(fā)明的一個(gè)方面，一種制造閃存器件的方法包含步驟(a)依序形成隧道氧化物膜和第一導(dǎo)電層于第一區(qū)域的半導(dǎo)體襯底上，如此形成浮置柵極圖案，且形成溝槽型隔離膜于第二區(qū)域的半導(dǎo)體襯底上；(b)以預(yù)定厚度蝕刻該隔離膜；以及(c)依序形成電介質(zhì)膜和第二導(dǎo)電層于整個(gè)結(jié)構(gòu)上且圖案化該第二導(dǎo)電層從而形成浮置柵極和控制柵極。
步驟(a)可選擇地包括步驟依序形成隧道氧化物膜、第一導(dǎo)電層和硬掩模膜于該半導(dǎo)體襯底上；采用隔離掩模通過光刻和蝕刻工藝蝕刻該硬掩模膜、該第一導(dǎo)電層、以及該隧道氧化物膜的預(yù)定區(qū)域，從而形成浮置柵極圖案，且然后以預(yù)定深度蝕刻該半導(dǎo)體襯底以形成溝槽；形成絕緣膜于整個(gè)結(jié)構(gòu)上使得該溝槽被掩埋；以及拋光該絕緣膜使得該硬掩模膜被曝露，且然后剝除該硬掩模膜以形成隔離膜。
該第一導(dǎo)電層通過層疊未摻雜多晶硅膜和摻雜多晶硅膜而優(yōu)選地形成為700至1500的厚度。該未摻雜多晶硅膜可優(yōu)選地具有該第一導(dǎo)電層厚度的一半或更小的厚度。
該步驟(b)可優(yōu)選地采用緩沖氧化物蝕刻劑(BOE)等通過濕蝕刻工藝進(jìn)行。
依據(jù)另一方面，本發(fā)明提供一種制造閃存器件的方法，包括步驟提供其中定義多個(gè)區(qū)域的半導(dǎo)體襯底，所述多個(gè)區(qū)域包括單元區(qū)域和高壓晶體管區(qū)域；分別在該單元區(qū)域和該高壓晶體管區(qū)域的半導(dǎo)體襯底上形成具有不同厚度的隧道氧化物膜和柵極氧化物膜；形成第一導(dǎo)電層和硬掩模膜于整個(gè)結(jié)構(gòu)上，藉由預(yù)定工藝蝕刻形成在該單元區(qū)域中的所述膜和形成在該高壓晶體管區(qū)域的所述膜的預(yù)定區(qū)域，且然后以預(yù)定深度蝕刻該半導(dǎo)體襯底，由此形成溝槽；形成絕緣膜以埋覆該溝槽，拋光該絕緣膜，且剝離該硬掩模膜以形成隔離膜；形成覆蓋該高壓晶體管區(qū)域且開放該單元區(qū)域的掩模，且然后以預(yù)定厚度僅蝕刻該單元區(qū)域的該隔離膜；剝除該掩模且然后以預(yù)定厚度蝕刻該單元區(qū)域與該高壓晶體管區(qū)域的隔離膜；及依續(xù)形成電介質(zhì)膜和第二導(dǎo)電層于該整個(gè)結(jié)構(gòu)上，且圖案化該第二導(dǎo)電層從而形成單元柵極和高壓晶體管柵極。
隧道氧化物膜可優(yōu)選地形成為厚度70至90，柵極氧化物膜優(yōu)選地形成為厚度350至400。
第一導(dǎo)電層可通過層疊未摻雜多晶硅膜和摻雜多晶硅膜而優(yōu)選地形成為厚度700至1500。該未摻雜多晶硅膜可優(yōu)選地具有與該第一導(dǎo)電層厚度的一半相等或更小的厚度。
該單元區(qū)域的隔離膜優(yōu)選地可使用BOE等通過濕蝕刻工藝被蝕刻。
該單元區(qū)域和該高壓晶體管區(qū)域的隔離膜優(yōu)選地可通過在所述掩模被剝除后進(jìn)行的濕清潔工藝被蝕刻。
依據(jù)再一方面，本發(fā)明提供一種制造閃存器件的方法，包含步驟提供其中定義多個(gè)區(qū)域的半導(dǎo)體襯底，所述區(qū)域包括單元區(qū)域和高壓晶體管區(qū)域；以預(yù)定厚度蝕刻該高壓晶體管區(qū)域的半導(dǎo)體襯底；實(shí)施氧化工藝從而分別在單元區(qū)域和高壓晶體管區(qū)域的半導(dǎo)體襯底上形成隧道氧化物膜和柵極氧化物膜；形成第一導(dǎo)電層和硬掩模膜于該整個(gè)結(jié)構(gòu)上，藉由預(yù)定工藝蝕刻形成在單元區(qū)域中的膜和形成在高壓晶體管區(qū)域的膜的預(yù)定區(qū)域，且然后以預(yù)定深度蝕刻該半導(dǎo)體襯底，藉以形成溝槽；形成絕緣膜以埋覆該溝槽，拋光該絕緣膜，且剝離該硬掩模膜以形成隔離膜；以預(yù)定厚度蝕刻該單元區(qū)域和該高壓晶體管區(qū)域的隔離膜；以及依續(xù)形成電介質(zhì)膜和第二導(dǎo)電層于該整個(gè)結(jié)構(gòu)上，并圖案化該第二導(dǎo)電層以形成單元柵極和高壓晶體管柵極。
考慮到隧道氧化物膜的厚度和柵極氧化物膜的厚度，高壓晶體管區(qū)域的半導(dǎo)體襯底可優(yōu)選地被蝕刻，使得隧道氧化物膜和柵極氧化物膜距半導(dǎo)體襯底的表面具有相同高度。
第一導(dǎo)電層可通過層疊未摻雜多晶硅膜和摻雜多晶硅膜而形成為厚度700至1500。該未摻雜多晶硅膜可優(yōu)選地具有第一導(dǎo)電層的厚度的一半或更小的厚度。
單元區(qū)域和高壓晶體管區(qū)域的隔離膜可優(yōu)選地利用BOE等通過濕蝕刻工藝被蝕刻。
結(jié)合附圖參照下面的詳細(xì)描述，對(duì)本發(fā)明及其附帶優(yōu)點(diǎn)的更全面認(rèn)識(shí)將變得顯然且易于理解，附圖中相似的附圖標(biāo)記表示相同或相似的部件，其中圖1A至1D為剖視圖，示出根據(jù)本發(fā)明第一實(shí)施例的制造閃存器件的方法；圖2A至2E為剖視圖，示出根據(jù)本發(fā)明第二實(shí)施例的制造閃存器件的方法；圖3A至3E為剖視圖，示出根據(jù)本發(fā)明第三實(shí)施例的制造閃存器件的方法；及圖4A至4E為剖視圖，示出根據(jù)本發(fā)明第四實(shí)施例的制造閃存器件的方法。
具體實(shí)施方式下面將參照附圖結(jié)合特定示例性實(shí)施例描述本發(fā)明。
圖1A至1D為剖視圖，示出根據(jù)本發(fā)明第一實(shí)施例的制造閃存器件的方法。
參考圖1A，隧道氧化物膜12、第一導(dǎo)電層13和硬掩模膜14依序形成在半導(dǎo)體襯底11上。第一導(dǎo)電層13通過依序?qū)盈B未摻雜多晶硅膜和摻雜多晶硅膜可優(yōu)選形成為厚度700至1500，以防止隧道氧化物膜12的翹曲。未摻雜多晶硅膜可形成為具有一厚度，該厚度為第一導(dǎo)電層13的總厚度的一半或更小。同時(shí)，當(dāng)?shù)谝粚?dǎo)電層13被應(yīng)用至單層單元時(shí)，它可優(yōu)選地形成厚度1000至1500，當(dāng)?shù)谝粚?dǎo)電層13被應(yīng)用至多層單元時(shí)，它可優(yōu)選地形成厚度700至1000。此外，硬掩模膜14可利用氮化物膜形成。
硬掩模膜14利用隔離掩模通過光刻和蝕刻技術(shù)被圖案化，以定義有源區(qū)和場區(qū)域。第一導(dǎo)電層13、隧道氧化物膜12和半導(dǎo)體襯底11利用圖案化的硬掩模膜14作為蝕刻掩模以預(yù)定深度蝕刻，由此形成溝槽15。與溝槽15的形成同時(shí)地，第一導(dǎo)電層13被圖案化以定義浮置柵極圖案。即，并行地定義用于形成隔離膜的溝槽和浮置柵極圖案。之后，在整個(gè)結(jié)構(gòu)上形成絕緣膜16以埋覆溝槽15。
參考圖1B，拋光絕緣膜16以曝露硬掩模膜14。硬掩模膜14然后使用磷酸等被剝離。因此，形成隔離膜16A，其中絕緣膜16埋設(shè)于溝槽15中。
參考圖1C，隔離膜16A采用BOE等通過濕蝕刻工藝以預(yù)定深度蝕刻從而控制有效場高度。如果這樣的話，稍后形成的電介質(zhì)膜與第一導(dǎo)電層13之間的接觸區(qū)域增大，導(dǎo)致增大的耦合率。
參考圖1D，在電介質(zhì)膜17形成于整個(gè)結(jié)構(gòu)上之后，第二導(dǎo)電層18形成于電介質(zhì)膜17上。從第二導(dǎo)電層18至隧道氧化物膜12的預(yù)定區(qū)域優(yōu)選地采用控制柵極掩模通過光刻和蝕刻工藝被蝕刻，藉以形成其中浮置柵極和控制柵極層疊的柵極。在此情形下，第一導(dǎo)電層13作為浮置柵極且第二導(dǎo)電層18作為控制柵極。
在上述實(shí)施例中，僅單元區(qū)域的工藝被描述為示例。為了增大電介質(zhì)膜和第一導(dǎo)電層之間的接觸區(qū)域，不僅單元區(qū)域，而且周圍區(qū)域的隔離膜也可以以預(yù)定厚度蝕刻。然而，增大電介質(zhì)膜和第一導(dǎo)電層之間的接觸區(qū)域有一限制，因?yàn)楦綦x膜的蝕刻工藝以不損壞高壓晶體管區(qū)域的柵極氧化物膜的方式實(shí)施，其形成地厚于單元區(qū)域的隧道氧化物膜。
鑒于該問題，本發(fā)明的另一實(shí)施例提出一種能解決電介質(zhì)膜與第一導(dǎo)電層之間的接觸區(qū)域由于高壓晶體管區(qū)域的柵極氧化物膜的厚度而受到限制的問題。
圖2A至2E為剖視圖，示出依據(jù)本發(fā)明第二實(shí)施例的一種制造閃存器件的方法。
參考圖2A，提供半導(dǎo)體襯底21，其中定義單元區(qū)域A、高壓晶體管區(qū)域B等。隧道氧化物膜22A形成在單元區(qū)域A的半導(dǎo)體襯底21上。具有比隧道氧化物膜22A的厚度厚的厚度的柵極氧化物膜22B形成在高壓晶體管區(qū)域B的半導(dǎo)體襯底21上。隧道氧化物膜22A可優(yōu)選地形成為厚度70至90，且柵極氧化物膜22B可優(yōu)選地形成厚度350至400。
第一導(dǎo)電層23和硬掩模膜形成在整個(gè)結(jié)構(gòu)24上。第一導(dǎo)電層23通過層疊未摻雜多晶硅膜和摻雜多晶硅膜而可優(yōu)選地形成厚度700至1400。未摻雜多晶硅膜可形成為具有優(yōu)選地第一導(dǎo)電層23的總厚度的一半或更小的厚度。同時(shí)，當(dāng)?shù)谝粚?dǎo)電層23應(yīng)用于單層單元時(shí)，它可優(yōu)選地形成厚度1000至1500，當(dāng)?shù)谝粚?dǎo)電層23應(yīng)用于多層單元時(shí)，它可優(yōu)選地形成厚度700至1000。
此外，硬掩模膜24可使用氮化物膜形成。硬掩模膜24利用隔離掩模通過光刻和蝕刻工藝被圖案化以定義有源區(qū)和場區(qū)域。第一導(dǎo)電層23、隧道氧化物膜22A和半導(dǎo)體襯底21使用圖案化的硬掩模膜24作為蝕刻掩模以預(yù)定深度被蝕刻，由此形成溝槽25。在此情形中，溝槽25通過相同工藝亦形成于高壓晶體管區(qū)域B中。絕緣膜26形成于整個(gè)結(jié)構(gòu)上，使得溝槽25被埋覆。
參考圖2B，拋光絕緣膜26以曝露硬掩模膜24。硬掩模膜24然后利用磷酸等被剝離。因此，形成隔離膜26A，其中絕緣膜26埋覆于溝槽25中。
參考圖2C，在光致抗蝕劑膜27形成于整個(gè)結(jié)構(gòu)上后，光致抗蝕劑膜27被圖案化使得它僅保留在高壓晶體管區(qū)域B中。在光致抗蝕劑膜27僅保留在高壓晶體管區(qū)域B的狀態(tài)下，單元區(qū)域A的隔離膜26A優(yōu)選利用BOE等通過濕蝕刻工藝以預(yù)定深度被蝕刻從而控制EFH。
參考圖2D，在形成于高壓晶體管區(qū)域B中的光致抗蝕劑膜27被剝除后，實(shí)施潔凈工藝。單元區(qū)域A和高壓晶體管區(qū)域B的隔離膜26A藉由該潔凈工藝以預(yù)定厚度蝕刻，且通過潔凈工藝被蝕刻的隔離膜26A的厚度被設(shè)定為最終EFH。此時(shí)，優(yōu)選地控制隔離膜26A的蝕刻厚度，使得單元區(qū)域A的隧道氧化物膜22A未曝露。
參考圖2E，在形成電介質(zhì)膜28于整個(gè)結(jié)構(gòu)上之后，形成第二導(dǎo)電層29于電介質(zhì)膜28上。高壓晶體管區(qū)域B中從第二導(dǎo)電層28至柵極氧化物膜22B的預(yù)定區(qū)域、以及單元區(qū)域A中從第二導(dǎo)電層28至隧道氧化物膜22A的預(yù)定區(qū)域，采用控制柵極掩模通過光刻工藝和蝕刻工藝同時(shí)被蝕刻。因此，形成單元柵極和高壓晶體管柵極，其中浮置柵極和控制柵極疊置。
圖3A至3E為剖視圖，示出依據(jù)本發(fā)明第三實(shí)施例的一種制造閃存器件的方法。
參考圖3A，提供半導(dǎo)體襯底31，其中定義單元區(qū)域A和高壓晶體管區(qū)域B。高壓晶體管區(qū)域B的半導(dǎo)體襯底31以預(yù)定深度被蝕刻。在此情形下，考慮到形成在單元區(qū)域A中的隧道氧化物膜的厚度和形成在高壓晶體管區(qū)域B中的柵極氧化物膜的厚度決定半導(dǎo)體襯底31的蝕刻深度。例如，在隧道氧化物膜在單元區(qū)域A中優(yōu)選形成厚度70至90且柵極氧化物膜在高壓晶體管區(qū)域中優(yōu)選形成厚度350至400的情況下，半導(dǎo)體襯底31可被蝕刻至260到330的深度。
參考圖3B，進(jìn)行氧化工藝以形成隧道氧化物膜32A于單元區(qū)域A的半導(dǎo)體襯底31上且形成柵極氧化物膜32B于高壓晶體管區(qū)域B的半導(dǎo)體襯底31上。此時(shí)，進(jìn)行該氧化工藝而高壓晶體管區(qū)域B的半導(dǎo)體襯底31被蝕刻。因此，單元區(qū)域A的隧道氧化物膜32A和高壓晶體管區(qū)域B的柵極氧化物膜32B形成為離半導(dǎo)體襯底31的表面有相同高度。因此，在單元區(qū)域A與高壓晶體管區(qū)域B之間沒有臺(tái)階。
第一導(dǎo)電層33和硬掩模膜34依序形成在整個(gè)結(jié)構(gòu)上。第一導(dǎo)電層33通過層疊未摻雜多晶硅膜和摻雜多晶硅膜而優(yōu)選形成為厚度700至1500。未摻雜多晶硅膜可形成為具有優(yōu)選為第一導(dǎo)電層33的總厚度的一半或更小的厚度。同時(shí)，當(dāng)?shù)谝粚?dǎo)電層33應(yīng)用于單層單元時(shí)，其可優(yōu)選地形成厚度1000至1500，當(dāng)?shù)谝粚?dǎo)電層33應(yīng)用于多層單元時(shí)，其可優(yōu)選地形成厚度700至1000。
此外，硬掩模膜34可使用氮化物膜形成。硬掩模膜34利用隔離掩模通過光刻和蝕刻工藝被圖案化以定義有源區(qū)和場區(qū)域。第一導(dǎo)電層33、隧道氧化物膜32A和半導(dǎo)體襯底31利用圖案化的硬掩模膜34作為蝕刻掩模以預(yù)定深度被蝕刻，藉以形成溝槽35。在此情形中，溝槽35藉由相同工藝亦形成于高壓晶體管區(qū)域B中。絕緣膜36形成在整個(gè)結(jié)構(gòu)上使得溝槽35被埋覆。
參考圖3C，拋光絕緣膜36以曝露硬掩模膜34。然后硬掩模膜34利用磷酸等被剝除。因此，形成隔離膜36A，其中絕緣膜36埋覆于溝槽35中。
參考圖3D，優(yōu)選地利用BOE等通過濕蝕刻工藝以預(yù)定深度蝕刻單元區(qū)域A和高壓晶體管區(qū)域B的隔離膜36A，以控制EFH。
參考圖3E，形成電介質(zhì)膜37于整個(gè)結(jié)構(gòu)上之后，形成第二導(dǎo)電層38于電介質(zhì)膜37上。高壓晶體管區(qū)域B中從第二導(dǎo)電層38至柵極氧化物膜32B的預(yù)定區(qū)域、以及單元區(qū)域A中從第二導(dǎo)電層38至隧道氧化物膜32A的預(yù)定區(qū)域，利用控制柵極掩模通過光刻工藝和蝕刻工藝同時(shí)被蝕刻。因此，形成單元柵極和高壓晶體管柵極，其中浮置柵極和控制柵極疊置。
在上述實(shí)施例中，因?yàn)榈谝粚?dǎo)電層、隧道氧化物膜和半導(dǎo)體襯底已經(jīng)對(duì)準(zhǔn)，所以隧道氧化物膜和半導(dǎo)體襯底在蝕刻隔離膜以控制EFH的工藝中可能受到損壞。此外，因?yàn)楦綦x膜被蝕刻而第一導(dǎo)電層的側(cè)面被曝露，因此該第一導(dǎo)電層也會(huì)受到損壞。相應(yīng)地，通過在第一導(dǎo)電層的側(cè)壁上形成導(dǎo)電層間隔物之后進(jìn)一步蝕刻該隔離膜，該問題可被避免。下面將參考圖4A至4E對(duì)此進(jìn)行描述。
圖4A至4E為剖視圖，示出依據(jù)本發(fā)明第四實(shí)施例的一種制造閃存器件的方法。
參考圖4A，隧道氧化物膜42、第一導(dǎo)電層43和硬掩模膜44依序形成在半導(dǎo)體襯底41上。第一導(dǎo)電層43利用未摻雜多晶硅膜優(yōu)選形成為厚度700至1500。當(dāng)?shù)谝粚?dǎo)電層43應(yīng)用于單層單元時(shí)，可優(yōu)選形成厚度1000至1500，當(dāng)?shù)谝粚?dǎo)電層43應(yīng)用于多層單元時(shí)，可優(yōu)選形成厚度700至1000。此外，硬掩模膜44可使用氮化膜形成。
硬掩模膜44采用隔離掩模通過光刻工藝和蝕刻工藝被圖案化以定義有源區(qū)和場區(qū)域。第一導(dǎo)電層43、隧道氧化物膜42和半導(dǎo)體襯底41利用圖案化的硬掩模膜44作為蝕刻掩模以預(yù)定深度被蝕刻，藉此形成溝槽45。與溝槽45的形成同時(shí)地，第一導(dǎo)電層43被圖案化以定義浮置柵極圖案。即，用于形成隔離膜的溝槽和浮置柵極圖案并行地被定義。絕緣膜46形成在整個(gè)結(jié)構(gòu)上使得溝槽45被埋覆。
參考圖4B，拋光絕緣膜46以曝露硬掩模膜44之后，硬掩模膜44使用磷酸等被剝離。因此，形成隔離膜46A，其中絕緣膜46埋覆于溝槽45中。然后利用BOE等通過濕蝕刻工藝以預(yù)定深度蝕刻隔離膜46A以控制EFH。
參考圖4C，在導(dǎo)電層形成于整個(gè)結(jié)構(gòu)上之后，導(dǎo)電層被毯式蝕刻以形成導(dǎo)電層間隔物47于第一導(dǎo)電層43的側(cè)壁上。導(dǎo)電層間隔物47形成至最小厚度，其將不會(huì)對(duì)相鄰單元之間的干擾現(xiàn)象具有影響。導(dǎo)電層間隔物47可利用摻雜多晶硅膜形成。優(yōu)選地導(dǎo)電層間隔物47形成至一厚度，其優(yōu)選地達(dá)到單元之間距離的一半，且形成為具有摻雜濃度1E15離子/cm2至2E15離子/cm2，雖然摻雜濃度可大于2E15離子/cm2。
參考圖4D，在導(dǎo)電層間隔物47形成在第一導(dǎo)電層43的側(cè)壁上的狀態(tài)中，實(shí)施潔凈工藝以進(jìn)一步蝕刻隔離膜46A。
參考圖4E，在形成電介質(zhì)膜48于整個(gè)結(jié)構(gòu)上之后，形成第二導(dǎo)電層49。從第二導(dǎo)電層49至隧道氧化物膜42的預(yù)定區(qū)域采用控制柵極掩模通過光刻工藝和蝕刻工藝被蝕刻，藉以形成單元柵極，其中浮置柵極和控制柵極疊置。
如上所述，依據(jù)本發(fā)明可形成浮置柵極且單元之間的距離通過使用一導(dǎo)電層而不使用SA-STI工藝可被充份地確保，該SA-STI工藝不能應(yīng)用于高集成半導(dǎo)體器件的制造工藝。因此能最小化相鄰單元之間的干擾現(xiàn)象。此外，EFH可通過以預(yù)定厚度蝕刻單元區(qū)域的隔離膜而被控制。因此能增大電介質(zhì)膜與浮置柵極之間的接觸區(qū)域且還可以改善耦合率。
此外，在形成僅覆蓋高壓晶體管區(qū)域的光致抗蝕劑膜之后蝕刻隔離膜，或者柵極氧化物膜在以一厚度蝕刻半導(dǎo)體襯底之后形成，其相同于高壓晶體管區(qū)域的柵極氧化物膜的厚度，使得單元區(qū)域與高壓晶體管區(qū)域之間的步階(step)相同。因此，耦合率甚至可藉由高壓晶體管區(qū)域的柵極氧化物膜而增大，該柵極氧化物膜厚于單元區(qū)域的隧道氧化物膜。
此外，當(dāng)以預(yù)定深度蝕刻隔離膜以控制EFH時(shí)對(duì)隧道氧化物膜、半導(dǎo)體襯底或浮置柵極的損壞可以通過以一方式控制EFH而被防止，所述方式為導(dǎo)電層間隔物形成在浮置柵極的側(cè)壁上且隔離膜被進(jìn)一步蝕刻。
雖然已經(jīng)參照特定示例性實(shí)施例描述了本發(fā)明，但是本發(fā)明不限于這里所公開的實(shí)施例，相反，本發(fā)明意在覆蓋包括在所附權(quán)利要求
定義的思想和范圍內(nèi)的各種修改和等效布置。
權(quán)利要求
1.一種制造閃存器件的方法，該方法包括步驟提供半導(dǎo)體襯底，其中定義包括單元區(qū)域和高壓晶體管區(qū)域的多個(gè)區(qū)域；分別在該單元區(qū)域和該高壓晶體管區(qū)域的半導(dǎo)體襯底上形成具有不同厚度的隧道氧化物膜和柵極氧化物膜；形成第一導(dǎo)電層和硬掩模膜于整個(gè)結(jié)構(gòu)上，蝕刻形成在該單元區(qū)域中的膜和形成在該高壓晶體管區(qū)域中的膜的預(yù)定區(qū)域，且然后以預(yù)定深度蝕刻該半導(dǎo)體襯底，由此形成溝槽；形成絕緣膜以埋覆該溝槽、拋光該絕緣膜，且剝離該硬掩模膜從而形成隔離膜；形成覆蓋該高壓晶體管區(qū)域且開放該單元區(qū)域的掩模，且然后以預(yù)定厚度僅蝕刻該單元區(qū)域的該隔離膜；剝離該掩模且然后以預(yù)定厚度蝕刻該單元區(qū)域和該高壓晶體管區(qū)域的該隔離膜；以及在整個(gè)結(jié)構(gòu)上依序形成電介質(zhì)膜和第二導(dǎo)電層，且圖案化該第二導(dǎo)電層從而形成單元柵極和高壓晶體管柵極。
2.如權(quán)利要求
1所述的方法，包括形成該隧道氧化物膜至70到90的厚度且形成該柵極氧化物膜至350到400的厚度。
3.如權(quán)利要求
1所述的方法，包括通過層疊未摻雜多晶硅膜和摻雜多晶硅膜來形成該第一導(dǎo)電層至700到1500的厚度。
4.如權(quán)利要求
3所述的方法，其中該未摻雜多晶硅膜具有一厚度，其是所述第一導(dǎo)電層的厚度的一半或更小。
5.如權(quán)利要求
1所述的方法，包括采用緩沖氧化物蝕刻劑(BOE)等通過濕蝕刻工藝蝕刻該單元區(qū)域的所述隔離膜。
6.如權(quán)利要求
1所述的方法，包括在所述掩模被剝離之后通過濕潔凈工藝蝕刻該單元區(qū)域和該高壓晶體管區(qū)域的所述隔離膜。
7.一種制造閃存器件的方法，包括提供半導(dǎo)體襯底，其中定義包括單元區(qū)域和高壓晶體管區(qū)域的多個(gè)區(qū)域；以預(yù)定厚度蝕刻該高壓晶體管區(qū)域的該半導(dǎo)體襯底；實(shí)施氧化工藝從而分別在該單元區(qū)域和該高壓晶體管區(qū)域的該半導(dǎo)體襯底上形成隧道氧化物膜和柵極氧化物膜；在該整個(gè)結(jié)構(gòu)上形成第一導(dǎo)電層和硬掩模膜，蝕刻形成在該單元區(qū)域中的膜和形成在該高壓晶體管區(qū)域中的膜的預(yù)定區(qū)域，且然后以預(yù)定深度蝕刻該半導(dǎo)體襯底，由此形成溝槽；形成絕緣膜以埋覆該溝槽，拋光該絕緣膜，且剝離該硬掩模膜從而形成隔離膜；以預(yù)定厚度蝕刻該單元區(qū)域和該高壓晶體管區(qū)域的該隔離膜；以及在該整個(gè)結(jié)構(gòu)上依序形成電介質(zhì)膜和第二導(dǎo)電層，且圖案化該第二導(dǎo)電層從而形成單元柵極和高壓晶體管柵極。
8.如權(quán)利要求
7所述的方法，包括考慮到所述隧道氧化物膜的厚度和所述柵極氧化物膜的厚度蝕刻該高壓晶體管區(qū)域的所述半導(dǎo)體襯底，使得該隧道氧化物膜和該柵極氧化物膜從該半導(dǎo)體襯底的表面具有相同高度。
9.如權(quán)利要求
7所述的方法，包括通過層疊未摻雜多晶硅膜和摻雜多晶硅膜來形成該第一導(dǎo)電層至700到1500的厚度。
10.如權(quán)利要求
9所述的方法，其中該未摻雜多晶硅膜具有一厚度，其為所述第一導(dǎo)電層的厚度的一半或更小。
11.如權(quán)利要求
7所述的方法，包括利用緩沖氧化物蝕刻劑(BOE)等通過濕蝕刻工藝蝕刻該單元區(qū)域和該高壓晶體管區(qū)域的所述隔離膜。
12.一種制造閃存器件的方法，包括提供具有隔離結(jié)構(gòu)、隧道氧化物膜和第一導(dǎo)電層的半導(dǎo)體襯底；以及在該第一導(dǎo)電層的側(cè)壁上形成導(dǎo)電層間隔物。
13.如權(quán)利要求
12所述的方法，包括利用未摻雜多晶硅膜形成該第一導(dǎo)電層至700到1500的厚度。
14.如權(quán)利要求
12所述的方法，包括利用摻雜多晶硅膜形成該導(dǎo)電層間隔物至一厚度，該厚度可達(dá)相鄰單元之間的距離的一半且不影響相鄰單元之間的干擾現(xiàn)象。
15.如權(quán)利要求
14所述的方法，其中用于形成該導(dǎo)電層間隔物的該摻雜多晶硅膜具有至少1E15離子/cm2的摻雜濃度。
16.如權(quán)利要求
15所述的方法，其中用于形成該導(dǎo)電層間隔物的該摻雜多晶硅膜具有1E15離子/cm2至2E15離子/cm2的摻雜濃度。
17.如權(quán)利要求
15所述的方法，其中用于形成該導(dǎo)電層間隔物的該摻雜多晶硅膜具有超過2E15離子/cm2的摻雜濃度。
18.如權(quán)利要求
12所述的方法，還包括使該隔離結(jié)構(gòu)凹進(jìn)的步驟。
專利摘要
本發(fā)明提供一種制造閃存器件的方法。依據(jù)本發(fā)明，可形成浮置柵極且通過使用一導(dǎo)電層而不使用SA－STI工藝，單元間的距離可被充分地確保。因此能最小化相鄰單元間的干擾現(xiàn)象。此外，在形成僅覆蓋高壓晶體管區(qū)域的光致抗蝕劑膜之后蝕刻隔離膜，或柵極氧化物膜在以一厚度蝕刻半導(dǎo)體襯底之后形成，使得單元區(qū)域與高壓晶體管區(qū)域之間的步階相同。因此，耦合率可增大。此外，當(dāng)以預(yù)定深度蝕刻隔離膜以控制EFH時(shí)對(duì)隧道氧化物膜、半導(dǎo)體襯底或浮置柵極的損壞可以通過以一方式控制EFH而被防止，所述方式為導(dǎo)電層間隔物形成在浮置柵極的側(cè)壁上且隔離膜被進(jìn)一步蝕刻。
文檔編號(hào)H01L21/762GK1992231SQ200610162796
公開日2007年7月4日 申請(qǐng)日期2006年11月23日
發(fā)明者黃疇元, 樸丙洙, 李佳姬 申請(qǐng)人:海力士半導(dǎo)體有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan