專利名稱：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種提供有溝槽隔離的半導(dǎo)體器件的制造方法，且尤其是涉及這樣一種半導(dǎo)體器件的生產(chǎn)方法，其能降低反窄溝道效應(yīng)，在該效應(yīng)中金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)中的晶體管的溝道寬度減小時閾值電壓會降低。
參考

圖1A，將對傳統(tǒng)的生產(chǎn)半導(dǎo)體器件的方法進行描述，首先在單晶硅基片101上形成溝槽103，然后通過化學(xué)氣相沉積(CVD)方法對溝槽103的整個內(nèi)表面進行氧化，并如圖1A所示來堆積氧化硅105。
然后，如圖1B所示，通過化學(xué)機械拋光(CMP)方法來對表面上的氧化硅105進行拋光及磨平，從而溝槽103充滿氧化硅105，此后氧化硅105的表面及單晶硅基片101的主表面被覆蓋上柵絕緣膜111，該柵絕緣膜111形成在氧化硅105與柵電極110之間。
在此情況下，當如圖1B中所示，填充溝槽103底部的氧化硅105低于單晶硅基片101的主表面時，就會產(chǎn)生一個問題，即正如圖1C中的特性曲線所示的，如果MOSFET的溝道寬度減小0.2um到10um，則MOSFET的閾值電壓下降大約0.15V。
這是因為，正如在1981年的IEDM(國際電子裝置會議)的技術(shù)文摘(PP.380-383)中所描述的，來自柵電極110的單晶硅基片101的在向內(nèi)方向上的電場V和在與表面平行方向上的電場H集中在溝槽肩112附近，由此溝槽肩112的閾值電壓下降。
也即，當MOSFET的溝道寬度減小時，閾值電壓下降部分與整個的溝道的比值上升，則整個MOSFET的閾值電壓也會下降。
為解決上述問題，存在這樣一種方法，即通過從溝槽側(cè)面來植入雜質(zhì)離子來升高半導(dǎo)體器件的邊緣部分的閾值電壓。
然而，由于雜質(zhì)濃度變得比處于單晶硅基片101與填充溝槽103的氧化膜之間界面處附近的單晶硅基片101中的高，則結(jié)電容和結(jié)漏電流都升高。
為解決上述問題，正如在日本未審定的專利No.6-177239(177239/1998)公報中所描述的，有這樣一種方法，即通過蝕刻半導(dǎo)體器件的分離區(qū)域來形成一錐形的溝槽，也即，通過防止在半導(dǎo)體器件的邊緣部分形成的肩形或斜切肩形來控制電場的集中。
在上述傳統(tǒng)的制造半導(dǎo)體器件的情況下，存在一個問題，即由于反窄溝道效應(yīng)的發(fā)生所產(chǎn)生的現(xiàn)象，即使通過防止在半導(dǎo)體器件的邊緣部分產(chǎn)生肩型或斜切肩形來控制電場的集中，那么當晶體管的溝道寬度非常小時，閾值電壓也會降低。
這是因為由于熱擴散，含在溝道中的硼被堆積到位于基片的硅與氧化硅間的界面處的填充溝槽的氧化硅側(cè)面上，因此，硼向外擴散，并在溝槽與基片間的界面附近形成硼濃度降低的區(qū)域。甚至在大約800℃也會發(fā)生硼擴散，這是因為由于離子植入等原因所造成的埋葬-網(wǎng)格硅的存在所導(dǎo)致的。
因此，由于作為形成n阱雜質(zhì)的磷或砷被堆積在基片的硅側(cè)面上，其不會從溝槽向外擴散，因此不會產(chǎn)生上述現(xiàn)象。
本發(fā)明的一個目的是提供一種生產(chǎn)半導(dǎo)體器件的方法，其中即使晶體管的溝道寬度減小，閾值電壓出不會降低。
隨著進一步的描述本發(fā)明的其它目的也會變得清楚明了。
本發(fā)明所使用的一種方法是生產(chǎn)一種包括p阱、n阱及延伸到整個p阱和所述n阱的溝槽隔離的半導(dǎo)體器件。該方法包含如下步驟，制備一個半導(dǎo)體基片和形成一個用于與半導(dǎo)體基片溝槽隔離的溝槽。用多個側(cè)面及一個在所述側(cè)面間延伸的底面來限定出此溝槽。該方法還包含將硼離子通過側(cè)面及底面植入半導(dǎo)體基片的步驟。
圖1A及1B為傳統(tǒng)實例的截面示意圖；圖1C為描述溝道寬度與閾值電壓間依賴關(guān)系的特性曲線實例；圖2A到2C為用于解釋本發(fā)明實施例的截面示意圖；圖3為圖2中的溝道寬度與閾值電壓的依賴關(guān)系的特性曲線圖；圖4為本發(fā)明第二個實施例的截面示意圖；圖5為本發(fā)明第三實施例中的溝道寬度與閾值電壓的依賴關(guān)系的特性曲線圖；圖6為描述本發(fā)明的中間步驟的一個方面的截面示意圖；圖7A為本發(fā)明第四實施例的截面示意圖；及圖7B為本發(fā)明第五實施例的截面示意圖；下面參考相應(yīng)附圖對本發(fā)明的實施例進行描述。
圖2A到2C為本發(fā)明實施例的截面示意圖。在圖1A到2C中所示的半導(dǎo)體的生產(chǎn)方法中，如圖2A中所示，在第一導(dǎo)電型單晶硅基片1的主表面形成氧化硅2的步驟后來形成溝槽3。溝槽3具有多個側(cè)面和在側(cè)面間延伸的一個底面。
在下一步驟，如圖2B中所示，通過使用氧化硅2做掩膜將硼離子4植到溝槽3的全部表面上，包括溝槽3在斜線方向上的壁面。例如，硼離子4被以5E12cm-2的劑量植入溝槽3的側(cè)壁。通過離子植入，來形成植入硼的層5。對于植入深度，必須在距離表面大約50nm的位置處存在一個雜質(zhì)分布的峰值。例如，當將植入角從豎直方向傾斜30℃時，大約可以使用30KeV。
本發(fā)明并不限于以上條件，可以根據(jù)具體情況進行改變，其中可以使用不同的植入角或在溝槽表面上形成氧化硅掩膜。
然后，如圖2C中所示，溝槽3被填充氧化硅6的隔離材料，來產(chǎn)生如前所述的溝槽隔離。通過表面拋光的步驟將基片1的除氧化硅6的范圍內(nèi)的主表面暴露出來，并植入用于分別形成p阱7及n阱8的雜質(zhì)離子來通過熱處理形成源極-漏極11。在離子植入步驟中，主要通過在上述步驟中產(chǎn)生的埋葬-網(wǎng)格硅來加速硼的擴散，且硼的濃度降低。然而，因為僅是與首先植入整個外表面的量對應(yīng)的硼擴散進入填充溝槽3的氧化硅6中，所以p阱7的硼濃度不會降低到預(yù)定的濃度，或比單硅基片1與溝槽3間界面附近的低。因此，不會發(fā)生反窄溝道效應(yīng)。
圖2C為完成制作柵絕緣膜9和柵電極10的步驟的狀態(tài)情況。
另外，圖3為根據(jù)圖2A到2C所述的步驟表示出的溝道寬度與MOSFET閾值電壓間依賴關(guān)系的特性曲線圖。如圖3中所示，即使溝道寬度改變，閾值電壓也幾乎不變。
下面參考圖4來描述與圖2A到2C中所示實施例不同的第二個實施例。
在圖2C中，最好是在溝槽內(nèi)的氧化硅6的方向上在n阱8的區(qū)域內(nèi)向外擴散硼。因此，如圖4中所示，當將離子植入n阱8時，有必要通過使用光刻膠作為掩膜來增加埋葬-網(wǎng)格硅量，并由此另外植入硅13。在此情況下最好采用1E14cm-2或更多的劑量率。
接著，來描述具有圖5中所示特性的第三實施例。
圖5為一特性曲線圖，其中當如圖2B中所示當硼離子植入整個表面時，還另外的植入磷離子。用能實現(xiàn)幾乎等于硼離子植入深度的能量來植入磷離子，并用大于或等于2倍硼離子劑量率來進行植入磷離子。在本方法的情況下，反窄溝道效應(yīng)還存在。然而，即使溝道寬度從10um下降到0.2um，閾值電壓僅下降大約0.08V，與圖1C中所示的常規(guī)的特性相比可確信有很大的提高。
用砷代替磷也會獲得該優(yōu)點。因此，通過將磷與砷結(jié)合也同樣如此。且其與這些元素的植入步驟在硼植入步驟之前或之后無關(guān)。都會獲得同樣的改善結(jié)果。
因此，如圖6中所示，有選擇的將硼離子僅植入P阱7也同樣是有效的。在此情況下，如圖6中所示，有必要僅用光刻膠14蓋住n阱8，并在形成溝槽3的步驟后植入硼離子。然而，如果在此步驟中隔離寬度太小，由于硼被光刻膠14擋住，因此無法斜向植入。
圖7A及7B為第四和第五實施例的示意圖，其示出了用于避免圖6中產(chǎn)生的問題的光刻膠15和16的形狀。
在圖7A中，其肩為圓形的光刻膠15通過形成圖6的光刻膠14而制成的，此后在使其產(chǎn)生流動的溫度下對其熱處理，其結(jié)果，減少了離子植入的被遮擋面積。
因此，在圖7B中，通過形成圖6中的光刻膠14獲得與上述相同的優(yōu)點，然后對其進行各向異性的蝕刻從而在溝槽的側(cè)壁面上形成由光刻膠16構(gòu)成的側(cè)壁。
其中的一個問題在于，半導(dǎo)體基片有一個邊緣部分。為避免此問題，該方法包括在上述的步驟前來修切邊緣部分的步驟。
上述步驟也可以與其它步驟結(jié)合進行，只要能滿足上述的需求即可，前后的步驟可以彼此互換或者也可同時進行。因此，本發(fā)明并不僅限于上面的描述。
如上所述，本發(fā)明可以實現(xiàn)這樣一個優(yōu)點，即可以降低使用溝槽隔離的半導(dǎo)體器件的反窄溝道效應(yīng)。
這是因為，在溝槽形成后，硼離子被植入溝槽的整個表面，因此，可以通過向用于填充溝槽的氧化硅熱擴散來補償其被降低的濃度值。
本發(fā)明尤其對于n-MOSFET的窄溝槽效應(yīng)有效。根據(jù)各實施例，可將半導(dǎo)體集成電路的等待電流降低30％。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括一P阱、一個n阱及一個延伸通過所述P阱及所述n阱的溝槽隔離，其特征在于所述方法包含如下步驟制備一半導(dǎo)體基片；形成一用于所述半導(dǎo)體基片進行溝槽隔離的溝槽，所述溝槽由多個側(cè)面及在所述側(cè)面間延伸的底面所限定；及通過所述側(cè)面及所述底面將硼離子植入所述半導(dǎo)體基片。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于在上面提到的植入步驟中還包含將硅植入所述n阱的一區(qū)域中的步驟。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于植入步驟包含如下步驟將所述硼離子和磷離子中的一種植入所述半導(dǎo)體基片；然后將所述硼離子和磷離子中的另一種植入所述半導(dǎo)體基片。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于植入步驟包含如下步驟將所述硼離子及砷離子中的一種離子植入所述半導(dǎo)體基片；及將所述的硼離子及砷離子中的另一種植入所述半導(dǎo)體基片中。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于植入步驟如下將所述硼離子、磷離子、及砷離子中的任一種植入所述半導(dǎo)體基片中；然后將所述硼離子、磷離子及砷離子中的另兩種的其中一種離子植入所述半導(dǎo)體基片中；然后將所述硼離子，磷離子及砷離子中的另一種離子植入。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于在植入步驟前，還包括用光刻膠蓋住n阱的區(qū)域的步驟。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于還包括在植入步驟前軟熔光刻膠來產(chǎn)生回流的光刻膠的步驟。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于還包括如下步驟，即選擇地蝕刻所述回流光刻膠的一部分，而將其另一部分留在溝槽的所述側(cè)面上。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于所述半導(dǎo)體基片具有一邊緣部分，所述方法還包含在植入步驟前修切所述邊緣部分的步驟。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于所述半導(dǎo)體基片具有一個主表面，在其上所述溝槽是開口的，所述半導(dǎo)體基片包括一個溝槽肩部分，其由所述主表面及溝槽的每個所述側(cè)面來限定，所述方法還包含在植入步驟前弄圓所述溝槽肩部分的步驟。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于所述半導(dǎo)體基片具有一個主表面，在其上溝槽是開口的，所述方法還包含在植入步驟后在所述溝槽中填充隔離材料以凸出所述主表面的步驟，填充步驟的結(jié)果會產(chǎn)生所述溝槽隔離。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于所述半導(dǎo)體基片是由第一導(dǎo)電型單晶硅晶片制成。
全文摘要
一種通過使用半導(dǎo)體基片(1)制造半導(dǎo)體器件的方法,硼離子(4)被從溝槽(3)植入半導(dǎo)體基片,溝槽由多個側(cè)面及在側(cè)面間延伸的底面來限定,硼離子通過所有側(cè)面及底面來植入。最好用隔離材料填充溝槽從而產(chǎn)生在P阱(7)及n阱(8)上延伸的溝槽隔離。
文檔編號H01L21/70GK1199926SQ9810215
公開日1998年11月25日 申請日期1998年5月19日 優(yōu)先權(quán)日1997年5月21日
發(fā)明者安彥仁, 樋口實 申請人:日本電氣株式會社