一種用于高能離子注入的復(fù)合掩膜的去除方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子工藝中的掩膜技術(shù)，具體指一種用于碲鎘汞高能離子注入的復(fù)合掩膜結(jié)構(gòu)去除方法。
【背景技術(shù)】
[0002]基于碲鎘汞光電二極管的紅外焦平面陣列探測器已經(jīng)廣泛應(yīng)用于軍事安保、資源勘探、海洋監(jiān)測及空間遙感等領(lǐng)域。按器件結(jié)構(gòu)劃分，HgCdTe光電二極管可分為n-on-p型和p-on-n型。n-on-p工藝歷經(jīng)幾十年的技術(shù)積累已經(jīng)趨于成熟，基于該工藝的短波紅外(SffIR)和中波紅外(MWIR)HgCdTe FPA器件已經(jīng)具有較高的性能。然而，對于長波(LW)及甚長波(VLW)器件來說，為了獲得相應(yīng)譜段的光譜響應(yīng)，必須將HgCdTe基底材料的禁帶寬度進一步降低(<90meV)。在這樣窄的禁帶寬度下，器件暗電流中的隧穿電流分量將變得十分顯著。p-on-n型器件可以顯著抑制隧穿電流、降低暗電流并減小光吸收層的串聯(lián)電阻，在長波/甚長波以及大面積碲鎘汞紅外焦平面陣列探測器應(yīng)用方面具有n-on-p型器件不可比擬的優(yōu)勢。P-on-n型探測器中的平面pn結(jié)工藝與臺面pn結(jié)工藝相比，具有工藝易實現(xiàn)、表面鈍化工藝簡單、器件一致性好的優(yōu)點。其核心技術(shù)之一就是P型雜質(zhì)的離子注入技術(shù)，摻雜劑為V族元素，以砷元素最為常用。砷的原子質(zhì)量大、擴散系數(shù)很小，為了將砷離子注入到滿足器件性能要求的適合深度，必須采用高能量進行離子注入，注入能量高于300KeV。在這樣高能量的重核離子轟擊下，不僅碲鎘汞材料表層會產(chǎn)生損傷缺陷，常規(guī)的光致抗蝕劑掩膜也無法承受，會發(fā)生變性和皸裂，從而導(dǎo)致工藝失敗和注入后無法徹底去除掩膜的冋題。
[0003]目前，在硅基半導(dǎo)體器件工藝中，為了避免光致抗蝕劑這樣的軟性掩膜在離子轟擊下的變性和易殘留的問題，一些半導(dǎo)體器件生產(chǎn)商提出了硬性掩膜方案，即以圖形化的硬介質(zhì)薄膜作為注入掩膜。如，京東方科技提出在基板表面制備石墨薄膜，通過一次構(gòu)圖工藝形成石墨掩膜層(參考文獻:一種離子注入的方法.中國發(fā)明專利，CN103972062A);華力微電子提出在襯底結(jié)構(gòu)表面沉積非晶態(tài)碳層作為注入掩膜層，在其上沉積硬掩膜層，再覆蓋光致抗蝕劑，通過光刻和多次圖形化刻蝕，獲得非晶態(tài)碳層掩膜(參考文獻:一種離子注入阻擋層的制作方法.中國發(fā)明專利，CN102683184A)。雖然硬性掩膜避免了光致抗蝕劑掩膜受轟擊變性及易殘留的問題，但是其需要沉積額外的介質(zhì)膜，并進行多步光刻及刻蝕，工藝復(fù)雜。硬性掩膜不適用于碲鎘汞器件的原因為:1)硬性掩膜層的沉積溫度遠超過碲鎘汞材料所能承受的溫度范圍(低于70°C)，而低溫生長(<100°C)的介質(zhì)薄膜多為柱狀多晶結(jié)構(gòu)，表面存在針孔，嚴重影響薄膜的掩膜阻擋作用；2)現(xiàn)有工藝采用的硬性掩膜層(S12、石墨、非晶態(tài)碳等)與碲鎘汞材料存在較大的晶格失配，薄膜的附著性較差；3)硬性掩膜需要多步光刻及圖形化刻蝕，引入的圖形尺寸工藝誤差多，使小尺寸注入?yún)^(qū)的圖形精度難以保證。因此，必須考慮采用現(xiàn)有技術(shù)以外的工藝方案來解決碲鎘汞材料的高能離子注入掩膜的制備與去除問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種用于碲鎘汞高能離子注入的復(fù)合掩膜的去除方法。
[0005]本發(fā)明中掩膜包括注入阻擋層1，光致抗蝕劑掩膜層2，犧牲介質(zhì)層3 ;其結(jié)構(gòu)為:復(fù)合掩膜的底層為注入阻擋層1，中部為具有掩膜圖形的光致抗蝕劑掩膜層2，上層為犧牲介質(zhì)層3 ；
[0006]所述的注入阻擋層I為20?200nm厚的介質(zhì)膜層，采用與碲鎘汞材料晶格失配較小的材料:碲鋅鎘、碲化鋅或碲化鎘；
[0007]所述的犧牲介質(zhì)層3為20?200nm厚的二氧化娃或硫化鋅薄膜層。
[0008]本發(fā)明中所述的復(fù)合掩膜結(jié)構(gòu)的制備方法是指在生長有注入阻擋層介質(zhì)膜的碲鎘汞芯片表面采用正性光致抗蝕劑曝光光刻后獲得注入?yún)^(qū)掩膜圖形，采用正負傾角沉積方法在注入?yún)^(qū)、光致抗蝕劑掩膜側(cè)壁及頂部沉積犧牲介質(zhì)膜，獲得復(fù)合注入掩膜。本發(fā)明中所述的復(fù)合掩膜的去除方法是指依次采用濕法腐蝕、曝光顯影、濕法腐蝕的方法依次去除犧牲介質(zhì)膜、光致抗蝕劑以及注入阻擋層。
[0009]掩膜的制備方法的工藝步驟具體如下:
[0010]I)將已沉積注入阻擋層介質(zhì)膜的芯片清洗干凈并烘干，在芯片表面旋轉(zhuǎn)涂覆一層正性光致抗蝕劑，用光刻掩膜版對芯片進行曝光顯影及后烘堅膜，制備出光致抗蝕劑注入?yún)^(qū)掩膜圖形；
[0011]2)將已經(jīng)制備好掩膜圖形的芯片裝載在樣品臺上，首先以0°傾角旋轉(zhuǎn)樣品臺，沉積總厚度20%?80%的犧牲介質(zhì)膜；再以+ 20°?+ 50°傾角旋轉(zhuǎn)樣品臺，沉積總厚度10%?40%的犧牲介質(zhì)膜；最后以-20°?-50°傾角旋轉(zhuǎn)樣品臺，沉積總厚度10%?40%的犧牲介質(zhì)膜；最終獲得厚度為20?200nm的犧牲介質(zhì)膜。
[0012]掩膜的去除方法的工藝步驟具體如下:
[0013]I)將離子注入后的芯片用去離子水清洗干凈，然后浸入犧牲介質(zhì)層3腐蝕液中腐蝕，直至犧牲介質(zhì)膜去除干凈，用去離子水漂洗干凈；
[0014]2)用紫外線光刻機對芯片無掩膜曝光60?120秒，然后用顯影液浸泡I?3分鐘，去除光致抗蝕劑掩膜層2，再用去離子水漂洗干凈；
[0015]3)將芯片浸入注入阻擋層I腐蝕液中腐蝕，直至注入阻擋層介質(zhì)膜去除干凈，用去離子水漂洗干凈。
[0016]本發(fā)明具有如下優(yōu)點:
[0017]1.本發(fā)明制備的復(fù)合掩膜將軟性光致抗蝕劑掩膜圖形由正負傾角沉積方法沉積的犧牲介質(zhì)膜進行保護，有效防止光致抗蝕劑掩膜表面，特別是邊緣部分在高能離子轟擊下的變性和皸裂現(xiàn)象的發(fā)生，避免了由此而引起的器件工藝失敗及掩膜易殘留的問題。
[0018]2.光致抗蝕劑掩膜采用曝光顯影方法去除，縮短了去膠時間，掩膜去除完全，無殘
m
苗O
【附圖說明】
[0019]圖1是復(fù)合掩膜的結(jié)構(gòu)示意圖。
[0020]圖2是復(fù)合掩膜的制備及去除工藝流程圖。
[0021]圖3 (I)和3 (2)是采用常規(guī)的光致抗蝕劑掩膜離子注入后掩膜發(fā)生皸裂。圖3 (3)和3(4)分別是采用0°傾角沉積犧牲介質(zhì)膜的芯片經(jīng)離子注入后注入阻擋層去除前后的照片。圖中，注入?yún)^(qū)邊緣仍然發(fā)生明顯的光致抗蝕劑掩膜變性現(xiàn)象，且無法去除干凈。圖3(5)是采用正負傾角沉積法沉積犧牲介質(zhì)膜的芯片經(jīng)離子注入后的表面，掩膜完好，未發(fā)生變性和皸裂。圖3 (6)是采用正負傾角沉積法沉積犧牲介質(zhì)膜的芯片經(jīng)離子注入并去除掩膜后的表面，無掩膜殘留。
【具體實施方式】
[0022]下面結(jié)合附圖，以像元尺寸為30微米、陣列規(guī)模為20X3的碲鎘汞芯片為實例對本發(fā)明的實施方式做詳細說明:
[0023]本發(fā)明的實施例采用已經(jīng)沉積碲化鎘注入阻擋層的碲鎘汞外延材料芯片制備三明治結(jié)構(gòu)的復(fù)合掩膜。本發(fā)明中所述的復(fù)合掩膜的制備方法是指在碲鎘汞外延材料芯片上沉積特定厚度的注入阻擋層，然后利用正性光致抗蝕劑曝光顯影后獲得注入?yún)^(qū)掩膜圖形，采用正負傾角沉積方法在注入?yún)^(qū)頂部、光致抗蝕劑掩膜側(cè)壁及頂部沉積犧牲介質(zhì)膜，獲得具有三明治結(jié)構(gòu)的復(fù)合掩膜，如附圖1所示。
[0024]實施例1:
[0025]采用本發(fā)明中所述的掩膜制備方