半導(dǎo)體器件及其制造方法
【專(zhuān)利說(shuō)明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年11月4日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專(zhuān)利申請(qǐng)第10-2013-0132769號(hào)的權(quán)益，將其全部公開(kāi)內(nèi)容通過(guò)弓I用并入本文用于所有目的。
技術(shù)領(lǐng)域
[0003]以下描述涉及一種半導(dǎo)體器件及其制造方法。半導(dǎo)體器件可以配置成減小有源區(qū)處的摻雜濃度并且通過(guò)對(duì)形成有肖特基勢(shì)壘二極管的區(qū)域進(jìn)行反向摻雜來(lái)增強(qiáng)擊穿電壓。
【背景技術(shù)】
[0004]為了增加半導(dǎo)體電器件的切換速度以及為了減小能耗，減小導(dǎo)通電阻和柵極電容是優(yōu)選的。為了減小導(dǎo)通電阻和柵極電容，通常應(yīng)用將肖特基勢(shì)壘二極管(SBD)結(jié)合到半導(dǎo)體電器件(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET))中的方法
[0005]肖特基勢(shì)壘二極管(SBD)通過(guò)金屬和半導(dǎo)體之間的結(jié)來(lái)形成肖特基勢(shì)壘。就是說(shuō)，在金屬和半導(dǎo)體之間形成這樣的金屬-半導(dǎo)體結(jié)，產(chǎn)生肖特基勢(shì)壘。所使用的典型金屬為鑰、鉬、鉻或鎢、以及某些硅化物例如鈀硅化物和鉬硅化物；并且半導(dǎo)體通常為η型硅。金屬側(cè)用作二極管的正極并且η型半導(dǎo)體用作二極管的負(fù)極。該肖特基勢(shì)壘導(dǎo)致非?？斓那袚Q和低的正向壓降。
[0006]就使用各種載流子的漂移電流的嵌有SBD的MOSFET而言，沒(méi)有產(chǎn)生因?yàn)樯倭枯d流子注入的電荷積累而引起的延時(shí)，因而，快速切換可以成為可能。此外，效率隨著切換頻率的增加而提聞。
[0007]然而，SBD在如下方面存在缺點(diǎn):最大反向電壓低以及反向漏電流嚴(yán)重。此外，就嵌有SBD的MOSFET而言，肖特基二極管的擊穿電壓(BV)根據(jù)勢(shì)壘金屬和EPI電阻率確定。因此，如果在嵌有SBD的半導(dǎo)體器件中使用具有低電阻率的高濃度外延層，則導(dǎo)通電阻(RDS (ON))可能由于MOSFET漂移區(qū)中的電阻的增加而受干擾。
[0008]圖1為示出根據(jù)嵌有常規(guī)MOSFET(B)和傳統(tǒng)肖特基勢(shì)壘二極管㈧的半導(dǎo)體器件的EPI電阻率的擊穿電壓變化值的曲線的實(shí)例的圖。如圖1所示，應(yīng)該理解的是，對(duì)于相同的EPI電阻率值，肖特基勢(shì)壘二極管(A)比MOSFET(B)擊穿電壓更低。
[0009]通常，為了解決該問(wèn)題，通過(guò)施加保護(hù)環(huán)或溝槽場(chǎng)板嘗試使電場(chǎng)最小化。然而，該方法具有局限性，原因是半導(dǎo)體器件的襯底表面上的電場(chǎng)的分布特性與理論目標(biāo)范圍有很大不同。

【發(fā)明內(nèi)容】

[0010]提供本
【發(fā)明內(nèi)容】
來(lái)以簡(jiǎn)化的形式介紹將在【具體實(shí)施方式】中進(jìn)一步描述的一系列概念。該
【發(fā)明內(nèi)容】
并非旨在確認(rèn)所要求保護(hù)的主題的關(guān)鍵特征或本質(zhì)特征，也非旨在用于幫助確定所要求保護(hù)的主題的范圍。
[0011]在一個(gè)一般性方面中，半導(dǎo)體器件包括:具有某一濃度的襯底；具有另一濃度的反向摻雜區(qū)；以及包括反向摻雜區(qū)的肖特基勢(shì)壘二極管(SBD)。
[0012]半導(dǎo)體器件還可以包括與反向摻雜區(qū)接觸的金屬層，其中，襯底具有某種導(dǎo)電類(lèi)型；反向摻雜區(qū)設(shè)置在襯底中；所述另一濃度低于所述某一濃度；并且SBD還包括金屬層。
[0013]半導(dǎo)體器件還可以包括具有另一導(dǎo)電類(lèi)型并且設(shè)置在襯底中的阱區(qū)和體區(qū)。
[0014]反向摻雜區(qū)可以包括:設(shè)置在襯底的頂部中的第一摻雜區(qū)；設(shè)置在阱區(qū)中的第二摻雜區(qū)；以及設(shè)置在體區(qū)中的第三摻雜區(qū)。
[0015]第三摻雜區(qū)可以具有比第二摻雜區(qū)的摻雜濃度更高的摻雜濃度。
[0016]半導(dǎo)體器件還可以包括在襯底中的具有第一深度的第一溝槽和在襯底中的具有比第一深度更低的第二深度的第二溝槽。
[0017]第一溝槽可以設(shè)置在MOSFET區(qū)和SBD區(qū)之間的邊界中。
[0018]體區(qū)可以包括第一體區(qū)和第二體區(qū)，阱區(qū)可以包括第一阱區(qū)、第二阱區(qū)和第三阱區(qū)，并且第一體區(qū)可以被第一阱區(qū)或第三阱區(qū)包圍。
[0019]第一溝槽可以包括頂部多晶Si層、底部多晶Si層以及設(shè)置在頂部多晶Si層與底部多晶Si層之間的絕緣層。
[0020]體區(qū)可以具有比阱區(qū)更小的深度。
[0021]半導(dǎo)體器件還可以包括阱區(qū)，其中阱區(qū)的深度小于第一溝槽或第二溝槽的深度。
[0022]在另一個(gè)一般性方面中，制造方法包括:形成襯底；在襯底區(qū)中形成反向摻雜區(qū)；在襯底區(qū)中形成溝槽；形成與溝槽相鄰的體區(qū)；以及形成與溝槽相鄰的阱區(qū)。
[0023]形成襯底可以包括形成具有某種導(dǎo)電類(lèi)型的襯底；形成反向摻雜區(qū)可以包括形成具有另一導(dǎo)電類(lèi)型的反向摻雜區(qū)；形成溝槽可以包括形成多個(gè)溝槽；形成體區(qū)可以包括形成具有另一導(dǎo)電類(lèi)型的體區(qū)；以及形成阱區(qū)可以包括在肖特基二極管(SBD)區(qū)中形成具有另一導(dǎo)電類(lèi)型的阱區(qū)。
[0024]體區(qū)可以具有比阱區(qū)的深度更小的深度，并且阱區(qū)的深度可以小于溝槽的深度。
[0025]反向摻雜區(qū)可以配置成減小襯底的頂部處的凈摻雜濃度。
[0026]在另一個(gè)一般性方面中，半導(dǎo)體包括:具有某種導(dǎo)電類(lèi)型的襯底；具有另一導(dǎo)電類(lèi)型的反向摻雜區(qū)；以及與反向摻雜區(qū)接觸的金屬層。
[0027]半導(dǎo)體可以包括包含反向摻雜區(qū)和金屬層的肖特基二極管(SBD)，其中襯底和反向摻雜區(qū)具有不同的濃度。
[0028]根據(jù)下面的【具體實(shí)施方式】、附圖以及權(quán)利要求，其他特征和方面將是明顯的。
【附圖說(shuō)明】
[0029]圖1為示出根據(jù)常規(guī)MOSFET和SBD的EPI電阻率的擊穿電壓值(BV)的曲線的實(shí)例的圖。
[0030]圖2為示出半導(dǎo)體器件的實(shí)例的圖。
[0031]圖3為示出經(jīng)放大的圖2的半導(dǎo)體器件上線A-A’處的橫截面圖的實(shí)例的圖。
[0032]圖4為示出半導(dǎo)體器件的橫截面圖的實(shí)例的圖。
[0033]圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13和圖14為示出嵌有肖特基勢(shì)壘二極管的半導(dǎo)體器件的制造方法的實(shí)例的圖。
[0034]圖15a和圖15b為示出嵌有SBD的半導(dǎo)體器件根據(jù)是否執(zhí)行反向摻雜的摻雜濃度變化的曲線的實(shí)例的圖。
[0035]圖16a和圖16b為示出嵌有SBD的半導(dǎo)體器件根據(jù)是否執(zhí)行反向摻雜的摻雜濃度變化的曲線的實(shí)例的圖。
[0036]圖17a和圖17b為示出嵌有SBD的半導(dǎo)體器件根據(jù)是否執(zhí)行反向摻雜的電場(chǎng)分布的曲線的實(shí)例的圖。
[0037]貫穿附圖和【具體實(shí)施方式】，除非另有說(shuō)明或設(shè)定，否則應(yīng)將相同的附圖標(biāo)記理解為指代相同的元件、特征和結(jié)構(gòu)。為了清楚、說(shuō)明和方便起見(jiàn)，附圖可能是不按比例，并且附圖中的元件的相對(duì)尺寸、比例和描繪可能被放大。
【具體實(shí)施方式】
[0038]提供下面的【具體實(shí)施方式】來(lái)幫助讀者獲得在本文中所描述的方法、設(shè)備和/或系統(tǒng)的全面理解。然而，本文中所描述的系統(tǒng)、設(shè)備和/或方法的各種變型、修改和等同物對(duì)本領(lǐng)域普通技術(shù)人員而言將是明顯的。所描述的處理步驟和/或操作的進(jìn)程為實(shí)施例；然而，除必須以一定次序發(fā)生的步驟和/或操作之外，步驟和/或操作的順序不限于本文中所述的順序并且可以變?yōu)楸绢I(lǐng)域所公知的順序。此外，為了增加清晰度和簡(jiǎn)明性，可以省略本領(lǐng)域普通技術(shù)人員公知的功能和構(gòu)造的描述。
[0039]本文中所描述的特征可以以不同方式實(shí)施，并且不應(yīng)理解為限于本文中所描述的實(shí)施例。而是，提供本文中所描述的實(shí)施例使得本公開(kāi)內(nèi)容將是徹底和完備的，并且向本領(lǐng)域普通技術(shù)人員傳達(dá)公開(kāi)內(nèi)容的全部范圍。
[0040]圖2為示出具有如所示配置在芯片中的SBD區(qū)和MOSFET有源區(qū)的半導(dǎo)體器件的實(shí)施例的圖。在圖2中，SBD區(qū)形成在芯片的上部處；然而，SBD區(qū)的位置不限于此。
[0041]圖3為示出經(jīng)放大的圖2的半導(dǎo)體器件上線A-A’處的橫截面圖的實(shí)例的圖。MOSFET有源區(qū)300由多個(gè)各種溝槽組成。其余區(qū)和SBD區(qū)310以如下方式設(shè)置:使得最外溝槽104a設(shè)置在MOSFET有源區(qū)300與SBD區(qū)310之間的邊界中。
[0042]圖4為示出半導(dǎo)體器件的橫截面圖的實(shí)例的圖。
[0043]如圖4所示，半導(dǎo)體器件嵌有SBD，并且具有第一導(dǎo)電類(lèi)型(例如N型)的EPI襯底100。SBD包括P型阱區(qū)112和N型襯底100。
[0044]在N型襯底100的頂部中形成有摻雜區(qū)10