半導(dǎo)體器件和柵極的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制備領(lǐng)域，尤其是涉及一種半導(dǎo)體器件和柵極的形成方法。
【背景技術(shù)】
[0002] 隨著集成電路制造技術(shù)的發(fā)展，集成電路的集成度不斷增加，集成電路的特征尺 寸也不斷減小，因而對(duì)于集成電路中各電器元件的質(zhì)量要求也越發(fā)嚴(yán)格。
[0003] 在集成電路制造工藝中，光刻工藝被認(rèn)為是大規(guī)模集成電路制造中的核心步驟。 光刻工藝是將掩模板上的圖形通過(guò)曝光轉(zhuǎn)移到半導(dǎo)體襯底的各薄膜層上，之后刻蝕各薄膜 層以形成帶有特定圖案的薄膜層的工藝。
[0004] 現(xiàn)代的光刻技術(shù)的發(fā)展主要是圍繞著刻蝕圖案的線寬、套刻（overlay)精度等指 標(biāo)展開(kāi)的。尤其是在進(jìn)入28nm以及更小制程的半導(dǎo)體技術(shù)后，對(duì)于光刻后形成的刻蝕圖案 的精確度要求越發(fā)嚴(yán)格。
[0005] 參考圖1，以MOS晶體管形成工藝中，刻蝕形成多晶硅柵極為例。在多晶硅柵極的 形成工藝中，先在半導(dǎo)體襯底10上依次形成多晶硅層11、硬掩膜層12,以及光刻膠層13 ; 在曝光工藝后，在所述光刻膠層13上形成圖案，并以圖案化后的光刻膠層13為掩膜刻蝕硬 掩膜層11，形成硬掩膜圖案，并在之后以所述硬掩膜圖案為掩膜刻蝕多晶硅層11形成多晶 娃柵極。
[0006] 在上述多晶硅柵極的形成工藝中，作為最終形成的多晶硅柵極的掩膜，曝光后的 光刻膠圖案對(duì)于最終成型的多晶硅柵極的結(jié)構(gòu)具有重要影響。然而繼續(xù)參考圖1所示，在 曝光工藝后，在形成的光刻膠圖案的側(cè)壁的平整度較差，進(jìn)而影響后續(xù)硬掩膜層12以及多 晶硅層11的刻蝕工藝，并最終影響形成的多晶硅柵極的結(jié)構(gòu)，如多晶硅柵極的柵線寬度粗 糙度（Line Width Roughness)較大，進(jìn)而降低最終形成多晶娃柵極性能。
[0007] 因而，如何提高光刻膠圖案的結(jié)構(gòu)，是本領(lǐng)域技術(shù)人員亟需解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件和柵極的形成方法，可有效提高光刻膠 層圖案化后形成的光刻膠圖案表面的平整度，從而優(yōu)化光刻膠圖案結(jié)構(gòu)，以提高后續(xù)各步 刻蝕工藝的刻蝕效果。
[0009] 為解決上述問(wèn)題，本發(fā)明提供一種柵極形成方法，包括：
[0010] 提供半導(dǎo)體襯底；
[0011] 在所述半導(dǎo)體襯底上形成待刻蝕材料層，在所述待刻蝕材料層上形成硬掩膜層， 在硬掩膜層上形成光刻膠層；
[0012] 圖案化所述光刻膠層，形成光刻膠圖案；
[0013] 對(duì)所述光刻膠圖案進(jìn)行軟化處理工藝；
[0014] 以所述光刻膠圖案為掩膜部分刻蝕所述硬掩膜層；
[0015] 對(duì)所述光刻膠圖案進(jìn)行緊致化處理工藝，在所述光刻膠圖案的表面形成修飾層；
[0016] 以所述光刻膠圖案為掩膜刻蝕剩余的所述硬掩膜層，形成硬掩膜圖案；
[0017] 以所述硬掩膜圖案為掩膜刻蝕所述待刻蝕材料層。
[0018] 可選地，所述軟化處理工藝包括：在溫度為40~60°C，壓強(qiáng)為70~IOOmtorrJIl 置功率為50~300W，偏置電壓為0~100V條件下，持續(xù)通入流量為100~300sccm含有 H2的等離子氣體30~60s。
[0019] 可選地，所述軟化處理工藝的過(guò)程中，采用脈沖式調(diào)整偏置電壓，所述脈沖式調(diào)整 偏置電壓的頻率為20~50Hz。
[0020] 可選地，部分刻蝕所述硬掩膜層工藝中，去除的硬掩膜層的厚度為40~80人。
[0021] 可選地，所述緊致化處理工藝為：通入含有HBr的等離子氣體，從而在所述光刻膠 圖案的表面形成所述修飾層。
[0022] 可選地，所述緊致化處理工藝為：在溫度為40~60°C，壓強(qiáng)為5~30mtorr，偏置 功率為50~200W，偏置電壓為0~100V條件下，持續(xù)通入流量為100~300sccm的含有 HBr的等離子氣體30~60s。
[0023] 可選地，在形成所述硬掩膜層后，在所述硬掩膜層的上形成Darc層，并在所述 Darc層上形成Bare層。
[0024] 可選地，在對(duì)所述光刻膠圖案進(jìn)行軟化處理后，以所述光刻膠圖案為掩膜刻蝕所 述Darc層和Bare層，并在對(duì)所述光刻膠圖案進(jìn)行緊致化處理工藝時(shí)，同樣在刻蝕后的所述 Darc層和Bare層表面形成修飾層。
[0025] 本發(fā)明還提供了一種柵極的形成方法，包括，
[0026] 提供半導(dǎo)體襯底；
[0027] 在所述半導(dǎo)體襯底上形成柵極材料層，在所述柵極材料層上形成硬掩膜層，在硬 掩膜層上形成光刻膠層；
[0028] 圖案化所述光刻膠層，形成光刻膠圖案；
[0029] 對(duì)所述光刻膠圖案進(jìn)行軟化處理工藝；
[0030] 以所述光刻膠圖案為掩膜部分刻蝕所述硬掩膜層；
[0031] 對(duì)所述光刻膠圖案進(jìn)行緊致化處理工藝，在所述光刻膠圖案的表面形成修飾層；
[0032] 以所述光刻膠圖案為掩膜刻蝕剩余的所述硬掩膜層，形成硬掩膜圖案；
[0033] 以所述硬掩膜圖案為掩膜刻蝕所述柵極材料層，形成柵極。
[0034] 可選地，所述柵極材料層為多晶硅層。
[0035] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0036] 在硬掩膜層上方的光刻膠層經(jīng)圖案化形成光刻膠圖案后，對(duì)所述光刻膠圖案進(jìn)行 軟化處理工藝，軟化處理期間，部分所述光刻膠圖案部分呈流體狀由光刻膠圖案?jìng)?cè)壁滑落， 從而可有效降低所述光刻膠圖案表面粗糙度，提高使得所述光刻膠圖案?jìng)?cè)壁的平整度；之 后，以所述光刻膠圖案為掩膜部分刻蝕所述硬掩膜層，從而有效去除在上述軟化處理過(guò)程 中，呈流體狀的光刻膠由光刻膠圖案?jìng)?cè)壁滑落而形成于光刻膠圖案?jìng)?cè)壁底部的堆疊，提高 光刻膠圖案?jìng)?cè)壁的平整度；之后，在所述光刻膠圖案的表面形成修飾層，進(jìn)一步提高光刻膠 圖案的表面平整度，優(yōu)化光刻膠圖案結(jié)構(gòu)，從而確保后續(xù)以光刻膠圖案為掩膜刻蝕硬掩膜 層后獲得的硬掩膜圖案的精確度，以及之后以硬掩膜圖案為掩膜刻蝕待刻蝕材料層后，獲 得的半導(dǎo)體器件的精確度。如在柵極的形成方法中，可有效提高以硬掩膜層為掩膜刻蝕柵 極材料層后獲得的柵極的結(jié)構(gòu)的精確度，進(jìn)而提高柵極的性能。
[0037] 進(jìn)一步可選地，所述軟化處理的方法包括，在70~IOOmtorr壓力下，通入含有H2 的等離子氣體，從而實(shí)現(xiàn)光刻膠圖案的軟化。其中，在70~IOOmtorr壓力的真空條件下進(jìn) 行所述軟化處理工藝，從而在實(shí)現(xiàn)所述光刻膠圖案軟化的同時(shí)，向所述光刻膠圖案周邊施 加適當(dāng)?shù)膲毫?，避免光刻膠圖案過(guò)度軟化擴(kuò)張，使得光刻膠圖案產(chǎn)生嚴(yán)重變形而影響光刻 膠圖案的結(jié)構(gòu)，進(jìn)而影響后續(xù)以光刻膠圖案為掩膜進(jìn)行諸如硬掩膜層刻蝕等其他刻蝕工藝 步驟的進(jìn)行。
【附圖說(shuō)明】
[0038] 圖1是現(xiàn)有技術(shù)中的一種多晶硅柵極形成的結(jié)構(gòu)示意圖；
[0039] 圖2至圖7是本發(fā)明實(shí)施例提供的一種柵極形成方法的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0040] 正如【背景技術(shù)】所述，隨著集成電路集成度增大，集成電路的器件尺寸不斷減小，對(duì) 于器件的質(zhì)量要求越發(fā)嚴(yán)格。但現(xiàn)有的光刻技術(shù)中，在光刻膠曝光、顯影工藝后形成的光刻 膠圖案的側(cè)壁的平整度較差，進(jìn)而會(huì)影響后續(xù)以光刻膠圖案為掩膜的諸如硬掩膜層的刻蝕 精度，進(jìn)而影響后續(xù)各刻蝕工藝形成的集成電路器件的質(zhì)量。
[0041] 為此，業(yè)界在形成光刻膠圖案后，會(huì)采用HBr等氣體對(duì)質(zhì)地較軟的光刻膠圖案進(jìn) 行固化處理（HBr cure)，并在光刻膠圖案的表面形成聚合物修飾層，以提高光刻膠圖案表 面(如側(cè)壁）的平整度。
[0042] 然而在實(shí)際操作過(guò)程中，即使在光刻膠圖案表面形成修飾后，光刻膠圖案?jìng)?cè)壁的 平整度仍然不高，尤其是在光刻膠圖案?jìng)?cè)壁的底部，相對(duì)于側(cè)壁其他位置，其向外延伸。分 析其原因，光刻膠的底部直接與位于其下方的材料層(如硬掩膜層等)粘合。為此曝光、顯影 工藝后