碳化硅半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及碳化硅半導(dǎo)體器件和制造碳化硅半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]為了增大垂直型半導(dǎo)體器件的擊穿電壓，可使用終端結(jié)構(gòu)緩和電場(chǎng)。作為這種終端結(jié)構(gòu)，已知的是JTE(結(jié)終端擴(kuò)展)、FLR(場(chǎng)限制環(huán))(也被稱為“保護(hù)環(huán)”)等。例如，根據(jù)Material Science Forum(《材料科學(xué)論壇》)，第 717-720 (2012)卷、第 1097-1100 頁(yè)、ShiroHino 等人的‘‘SiC-MOSFET structure enabling fast turn-on and-off switching (使會(huì)泛快速導(dǎo)通和截止切換的SiC-MOSFET結(jié)構(gòu))”(非專利文獻(xiàn)I)，在η溝道雙注入MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)中，在碳化硅襯底中設(shè)置外周P阱。外周P阱被場(chǎng)氧化物膜(絕緣膜)覆蓋。
[0003]引用列表
[0004]非專利文獻(xiàn)
[0005]NPDl:Shiro Hino 等人的“SiC-MOSFET structure enabling fast turn-onand-off switching” (使能快速導(dǎo)通和截止切換的 SiC-MOSFET 結(jié)構(gòu)),Material ScienceForum(《材料科學(xué)論壇》)，第717-720 (2012)卷、第1097-1100頁(yè)。

【發(fā)明內(nèi)容】

[0006]技術(shù)問(wèn)題
[0007]如上所述，在終端結(jié)構(gòu)中，在碳化硅襯底和絕緣膜之間形成界面。因?yàn)殡娏鞲锌赡苎刂缑媪鲃?dòng)，所以碳化硅半導(dǎo)體器件的泄漏電流變大。因此，出現(xiàn)能夠在終端結(jié)構(gòu)中減小此泄漏電流的要求。
[0008]提出本發(fā)明以解決上述問(wèn)題，并且本發(fā)明的目的是提供能夠抑制泄漏電流的碳化硅半導(dǎo)體器件以及制造此碳化硅半導(dǎo)體器件的方法。問(wèn)題的解決方案
[0009]根據(jù)本發(fā)明的一個(gè)方面的碳化硅半導(dǎo)體器件具有元件部和終端部，所述元件部設(shè)置有半導(dǎo)體元件，所述終端部圍繞所述元件部。所述碳化硅半導(dǎo)體器件包括碳化硅襯底、柵極絕緣膜、柵電極、第一主電極、第二主電極和側(cè)壁絕緣膜。碳化硅襯底由具有六方單晶結(jié)構(gòu)的碳化硅制成。所述碳化硅襯底具有第一主表面和與所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和側(cè)壁表面，所述平坦表面位于所述元件部中，所述側(cè)壁表面位于所述終端部中，所述側(cè)壁表面圍繞所述平坦表面，所述側(cè)壁表面相對(duì)于所述平坦表面傾斜以接近所述第二主表面。所述碳化硅襯底包括第一雜質(zhì)區(qū)、第二雜質(zhì)區(qū)和第三雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型，所述第二雜質(zhì)區(qū)設(shè)置在所述第一雜質(zhì)區(qū)上并且具有第二導(dǎo)電類型，所述第三雜質(zhì)區(qū)設(shè)置在所述第二雜質(zhì)區(qū)上并且通過(guò)所述第二雜質(zhì)區(qū)與所述第一雜質(zhì)區(qū)分離。所述第一至第三雜質(zhì)區(qū)中的每一個(gè)具有位于所述平坦表面上的部分。所述柵極絕緣膜在所述第一主表面的所述平坦表面上將所述第一和第三雜質(zhì)區(qū)彼此連接。所述柵電極設(shè)置在所述柵極絕緣膜上。所述第一主電極在所述第一主表面的所述平坦表面上與所述第三雜質(zhì)區(qū)接觸。所述第二主電極設(shè)置在所述第二主表面上。所述側(cè)壁絕緣膜覆蓋所述第一主表面的所述側(cè)壁表面。所述側(cè)壁表面相對(duì)于{000-1}面傾斜不小于50°且不大于80°。
[0010]按照根據(jù)上述一個(gè)方面的碳化硅半導(dǎo)體器件，設(shè)置在終端部中的側(cè)壁表面相對(duì)于{000-1}面傾斜不小于50°且不大于80°。因此，在終端部中，能夠使碳化硅襯底的側(cè)壁表面和側(cè)壁絕緣膜之間的界面中的界面態(tài)密度低。這樣抑制了因存在界面態(tài)而導(dǎo)致產(chǎn)生電流。因此，能夠抑制碳化硅半導(dǎo)體器件的泄漏電流。
[0011]優(yōu)選地，所述碳化硅襯底的所述第一主表面的所述側(cè)壁表面包括具有{0-33-8}的面取向的第一面。更優(yōu)選地，所述碳化硅襯底的所述第一主表面的所述側(cè)壁表面微觀地包括所述第一面，并且所述側(cè)壁表面微觀地進(jìn)一步包括具有{0-11-1}的面取向的第二面。更優(yōu)選地，所述碳化硅襯底的所述第一主表面的所述側(cè)壁表面的所述第一和第二面形成具有{0-11-2}的面取向的組合面。因此，能夠更有把握地抑制碳化硅半導(dǎo)體器件的泄漏電流。
[0012]根據(jù)本發(fā)明的另一個(gè)方面的碳化硅半導(dǎo)體器件具有元件部和終端部，所述元件部設(shè)置有半導(dǎo)體元件，所述終端部圍繞所述元件部。所述碳化硅半導(dǎo)體器件包括碳化硅襯底、柵極絕緣膜、柵電極、第一主電極、第二主電極和側(cè)壁絕緣膜。碳化硅襯底由具有六方單晶結(jié)構(gòu)的碳化硅制成。所述碳化硅襯底具有第一主表面和與所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和側(cè)壁表面，所述平坦表面位于所述元件部中，所述側(cè)壁表面位于所述終端部中，所述側(cè)壁表面圍繞所述平坦表面，所述側(cè)壁表面相對(duì)于所述平坦表面傾斜以接近所述第二主表面。所述碳化硅襯底包括第一雜質(zhì)區(qū)、第二雜質(zhì)區(qū)和第三雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型，所述第二雜質(zhì)區(qū)設(shè)置在所述第一雜質(zhì)區(qū)上并且具有第二導(dǎo)電類型，所述第三雜質(zhì)區(qū)設(shè)置在所述第二雜質(zhì)區(qū)上并且通過(guò)所述第二雜質(zhì)區(qū)與所述第一雜質(zhì)區(qū)分離。所述第一至第三雜質(zhì)區(qū)中的每一個(gè)具有位于所述平坦表面上的部分。所述柵極絕緣膜在所述第一主表面的所述平坦表面上將所述第一和第三雜質(zhì)區(qū)彼此連接。所述柵電極設(shè)置在所述柵極絕緣膜上。所述第一主電極在所述第一主表面的所述平坦表面上與所述第三雜質(zhì)區(qū)接觸。所述第二主電極設(shè)置在所述第二主表面上。所述側(cè)壁絕緣膜覆蓋所述第一主表面的所述側(cè)壁表面。所述側(cè)壁表面當(dāng)宏觀地看時(shí)具有{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向中的一種。
[0013]按照根據(jù)上述另一個(gè)方面的碳化硅半導(dǎo)體器件，設(shè)置在終端部中的側(cè)壁表面當(dāng)宏觀地看時(shí)具有{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向中的一種。因此，在終端部中，能夠使碳化硅襯底的側(cè)壁表面和側(cè)壁絕緣膜之間的界面中的界面態(tài)密度低。這樣抑制了因存在界面態(tài)而導(dǎo)致產(chǎn)生電流。因此，能夠抑制碳化硅半導(dǎo)體器件的泄漏電流。
[0014]優(yōu)選地，在所述碳化硅襯底的所述第一主表面的所述側(cè)壁表面設(shè)置側(cè)壁雜質(zhì)區(qū)，所述側(cè)壁雜質(zhì)區(qū)具有所述第二導(dǎo)電類型并連接到所述第三雜質(zhì)區(qū)。因此，電場(chǎng)集中被緩和，從而增大碳化硅半導(dǎo)體器件的擊穿電壓。
[0015]優(yōu)選地，所述碳化硅襯底的所述第一主表面在所述終端部中具有圍繞所述側(cè)壁表面的底表面，并且與所述側(cè)壁表面相對(duì)于所述平坦表面的傾斜相比，所述底表面相對(duì)于所述平坦表面具有較小的傾斜。因此，終端部的底表面能夠設(shè)置有用于緩和電場(chǎng)集中的結(jié)構(gòu)。
[0016]優(yōu)選地，在所述碳化硅襯底的所述第一主表面的所述底表面設(shè)置保護(hù)環(huán)區(qū)，所述保護(hù)環(huán)區(qū)具有所述第二導(dǎo)電類型，所述保護(hù)環(huán)區(qū)與所述側(cè)壁表面分離，所述保護(hù)環(huán)區(qū)圍繞所述側(cè)壁表面。因此，電場(chǎng)集中被緩和，從而增大碳化硅半導(dǎo)體器件的擊穿電壓。
[0017]本發(fā)明中的一種制造碳化硅半導(dǎo)體器件的方法是如下的用于制造具有元件部和終端部的碳化硅半導(dǎo)體器件的方法，所述元件部設(shè)置有半導(dǎo)體元件，所述終端部圍繞所述元件部，所述方法包括以下步驟。制備碳化硅襯底，所述碳化硅襯底由具有六方單晶結(jié)構(gòu)的碳化硅制成。所述碳化硅襯底具有第一主表面和與所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和側(cè)壁表面，所述平坦表面位于所述元件部中，所述側(cè)壁表面位于所述終端部中，所述側(cè)壁表面圍繞所述平坦表面，所述側(cè)壁表面相對(duì)于所述平坦表面傾斜以接近所述第二主表面。所述碳化硅襯底包括第一雜質(zhì)區(qū)、第二雜質(zhì)區(qū)和第三雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型，所述第二雜質(zhì)區(qū)設(shè)置在所述第一雜質(zhì)區(qū)上并且具有第二導(dǎo)電類型，所述第三雜質(zhì)區(qū)設(shè)置在所述第二雜質(zhì)區(qū)上并且通過(guò)所述第二雜質(zhì)區(qū)與所述第一雜質(zhì)區(qū)分離。所述第一至第三雜質(zhì)區(qū)中的每一個(gè)具有位于所述平坦表面上的部分。制備所述碳化硅襯底的步驟包括通過(guò)經(jīng)由蝕刻去除所述碳化硅襯底的所述第一主表面的一部分來(lái)形成所述側(cè)壁表面的步驟，所述蝕刻通過(guò)在將所述碳化硅襯底的所述第一主表面的一部分暴露于包含鹵素的氣體的同時(shí)加熱所述碳化硅襯底來(lái)進(jìn)行。形成柵極絕緣膜，所述柵極絕緣膜在所述第一主表面的所述平坦表面上將所述第一雜質(zhì)區(qū)和所述第三雜質(zhì)區(qū)彼此連接。形成側(cè)壁絕緣膜，所述側(cè)壁絕緣膜覆蓋所述第一主表面的所述側(cè)壁表面。在所述柵極絕緣膜上形成柵電極。形成第一主電極，所述第一主電極在所述第一主表面的所述平坦表面上與所述第三雜質(zhì)區(qū)接觸。在所述第二主表面上形成第二主電極。
[0018]根據(jù)上述制造方法，通過(guò)熱蝕刻形成側(cè)壁表面。通過(guò)使用熱蝕刻，側(cè)壁表面的面取向可變得適于抑制側(cè)壁表面和側(cè)壁絕緣膜之間的界面態(tài)。這樣抑制了因存在界面態(tài)導(dǎo)致電流。因此，能夠抑制碳化硅半導(dǎo)體器件的泄漏電流。
[0019]本發(fā)明的有益效果
[0020]根據(jù)本發(fā)明，能夠如上所述