基于65nm工藝的冗余摻雜抗輻照MOS場(chǎng)效應(yīng)管的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，特別涉及一種抗總劑量輻照的65nm MOS場(chǎng)效應(yīng) 晶體管，可用于大規(guī)模集成電路的制備。
【背景技術(shù)】
[0002] 自從1964年首次發(fā)現(xiàn)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的電離輻射效應(yīng)以 來(lái)，對(duì)于空間應(yīng)用的電子系統(tǒng)器件和電路來(lái)說(shuō)，電離輻射的總劑量效應(yīng)都是導(dǎo)致功能衰退 的最重要因素之一?？倓┝啃?yīng)是指，能量大于半導(dǎo)體禁帶寬度的致電離輻射粒子照射半 導(dǎo)體時(shí)，半導(dǎo)體內(nèi)部部分束縛態(tài)電子吸收輻射粒子能量，被激發(fā)到導(dǎo)帶，產(chǎn)生電子空穴對(duì)的 效應(yīng)。研宄表明，總劑量效應(yīng)主要對(duì)器件的介質(zhì)及界面產(chǎn)生重要影響?？倓┝啃?yīng)對(duì)于體 硅結(jié)構(gòu)器件的影響可以歸結(jié)為以下幾個(gè)方面：閾值電壓、亞閾值擺幅以及關(guān)態(tài)泄漏電流，這 些參數(shù)的退化會(huì)嚴(yán)重影響器件性能及可靠性。
[0003] 隨著集成電路技術(shù)按照摩爾定律飛速的發(fā)展，商用集成電路器件已經(jīng)進(jìn)入了 22nm 等級(jí)，而航空航天等國(guó)防軍用系統(tǒng)器件和電路也在朝著更小尺寸不斷邁進(jìn)。對(duì)于商用集 成電路系統(tǒng)中來(lái)說(shuō)，采用SOI絕緣體上硅結(jié)構(gòu)代替?zhèn)鹘y(tǒng)的體硅結(jié)構(gòu)可以有效地消除閂鎖效 應(yīng)，提高器件性能。對(duì)于航天航空應(yīng)用來(lái)說(shuō)，SOI結(jié)構(gòu)在一定程度上減小了單粒子效應(yīng)的影 響，但是由于隔離介質(zhì)層的存在，使得其抵抗總劑量效應(yīng)的能力大大下降。而對(duì)于傳統(tǒng)的 65nm MOS場(chǎng)效應(yīng)晶體管，隨著尺寸的不斷減小，柵氧化層厚度減薄，總劑量效應(yīng)抗性有所提 升。有研宄表明，總劑量導(dǎo)致的閾值電壓漂移與介質(zhì)厚度呈指數(shù)關(guān)系。隨著器件尺寸縮小 至65nm，其3;[0 2的柵氧化層厚度減薄至Inm量級(jí)，且具有很高的界面質(zhì)量。介質(zhì)厚度減薄 及界面質(zhì)量的提升使得總劑量效應(yīng)得到自然的改善，但卻使淺槽隔離STI以及互連介質(zhì)對(duì) 器件的影響變得重要。淺槽隔離STI引入的寄生溝道會(huì)導(dǎo)致器件閾值電壓漂移、亞閾值擺 幅退化以及關(guān)態(tài)泄漏電流增加，甚至在總劑量累積至一定程度時(shí)溝道無(wú)法正常關(guān)斷導(dǎo)致器 件失效，嚴(yán)重威脅電路及系統(tǒng)的可靠性。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于針對(duì)上述現(xiàn)有65nm MOS場(chǎng)效應(yīng)晶體管的不足，提出一種基于 65nm工藝的冗余摻雜抗輻照MOS場(chǎng)效應(yīng)管，提高器件在輻照環(huán)境下的可靠性。
[0005] 本發(fā)明的技術(shù)思路是在65nm MOS工藝基礎(chǔ)上，參照微納尺寸MOS器件的閾值摻雜 調(diào)節(jié)技術(shù)，通過對(duì)特定區(qū)域進(jìn)行摻雜調(diào)節(jié)來(lái)調(diào)整寄生結(jié)構(gòu)的反型條件，大幅降低敏感區(qū)域 對(duì)于總劑量輻照的敏感性，從而實(shí)現(xiàn)輻照加固的目的。
[0006] 本發(fā)明的65nm MOS場(chǎng)效應(yīng)晶體管，包括P型襯底，和位于襯底上的外延層，外延層 的上方四周設(shè)有隔離槽、外延層的上方中部設(shè)有柵極，柵極兩側(cè)邊界到隔離槽內(nèi)邊界之間 的外延層中設(shè)有源漏有源區(qū)，柵極兩側(cè)邊界下方的外延層中設(shè)有輕摻雜源漏區(qū)，柵極正下 方位于兩個(gè)輕摻雜源漏區(qū)之間的區(qū)域形成溝道，其特征在于：在與溝道長(zhǎng)度方向平行的兩 個(gè)側(cè)邊隔離槽底部，即該處的外延層界面上插有冗余摻雜區(qū)，以使溝道靠近隔離槽界面處 的寄生溝道閾值電壓正向漂移，抑制由輻照產(chǎn)生的寄生器件的導(dǎo)通。
[0007] 制作本發(fā)明的65nm MOS場(chǎng)效應(yīng)晶體管的方法，包括如下步驟：
[0008] 1)在P型襯底上生長(zhǎng)厚度600-1200nm的外延層，再對(duì)外延層進(jìn)行深度為 100-150nm，濃度為2 X IO17CnT3至IX 10 18CnT3的摻雜，以調(diào)節(jié)溝道濃度；
[0009] 2)在該外延層上通過干氧工藝在1100-1250°C的溫度下熱氧化生長(zhǎng)5-10nm厚度 的薄SiO 2緩沖層，在SiO2緩沖層上生長(zhǎng)20-25nm厚度的Si 3N4保護(hù)層，在Si 3N4保護(hù)層上制作 一層光刻膠，通過曝光在光刻膠四周側(cè)邊制作隔離槽窗口并進(jìn)行刻蝕，形成兩個(gè)和溝道方 向平行的隔離槽和兩個(gè)與溝道方向垂直的隔離槽，刻蝕完成后清洗光刻膠，再在175-185? 的熱磷酸中清洗去除SiOgl沖層與Si 3N4保護(hù)層；
[0010] 3)在去除SiOgl沖層與Si 3N4保護(hù)層的外延層上，通過干氧工藝在1100-1250°C 的溫度下熱氧化形成一個(gè)5-10nm厚度的薄SiO2緩沖層，在該SiO 2緩沖層上生長(zhǎng)20-25nm 厚度的Si3N4保護(hù)層，在Si 3N4保護(hù)層上制作一層光刻膠，并在位于溝道長(zhǎng)度方向平行的兩個(gè) 側(cè)邊隔離槽底部，通過曝光在隔離槽側(cè)壁附近外延層界面上方的光刻膠上刻蝕冗余摻雜區(qū) 的兩個(gè)寬度為60-100nm的注入窗口，在窗口內(nèi)注入濃度為5 X IO18CnT3至5 X 10 19CnT3的硼 離子，形成深度為20-50nm的冗余摻雜；
[0011] 4)冗余摻雜完成后，使用化學(xué)汽相淀積CVD的方法生長(zhǎng)隔離氧化物SiO2，以填充 隔離槽，并進(jìn)行化學(xué)機(jī)械拋光，拋光完成后再在溫度為175-185?的熱磷酸液中清洗去除 SiOgl沖層與Si 3N4保護(hù)層；
[0012] 5)磷酸清洗后，通過干氧工藝在1100-1200°C的溫度下熱氧化生長(zhǎng)6-12nm犧牲氧 化層，再使用HF溶液去除犧牲氧化層，使得Si表面更加潔凈，再在1100-1200°C的溫度下熱 氧化生長(zhǎng)厚度l_2nm的柵氧化層，厚度精確± IA ;
[0013] 6)柵氧化層完成后，使用化學(xué)汽相淀積CVD的方法生長(zhǎng)厚度50-80nm厚度的多晶 硅層，在多晶硅層上通過干氧工藝在1100-1250°C的溫度下熱氧化生長(zhǎng)5-10nm厚度的薄 SiO2緩沖層，在SiO2緩沖層上生長(zhǎng)20-25nm厚度的Si 3N4保護(hù)層，在Si 3N4保護(hù)層上制作一 層用于刻蝕柵極的光刻膠，通過曝光在保護(hù)層上方中間位置的光刻膠上刻蝕多晶硅柵極窗 口并光刻65nm多晶硅柵，之后，在175-185°C的熱磷酸液中清洗去除SiOgl沖層與Si 3N4保 護(hù)層；
[0014] 7)在1100-1250°C的溫度下對(duì)多晶硅柵與外延層進(jìn)行熱氧化，使多晶硅柵與外 延層表面生長(zhǎng)出3-5nm氧化層作為緩沖隔離層，再在緩沖隔離層上制作一層光刻膠，通過 曝光在柵極兩側(cè)的光刻膠上刻蝕出輕摻雜源漏區(qū)的注入窗口，并在該窗口內(nèi)注入濃度為 5 X IO17CnT3至5 X 10 18CnT3的砷離子，形成深度為30-50nm的輕摻雜源漏摻雜，再清洗掉光刻 膠保留緩沖隔離層；
[0015] 8)在緩沖隔離層上生長(zhǎng)20-25nm厚度的Si3N4保護(hù)層，再在其上制作一層光刻膠， 通過曝光在柵極與柵極兩側(cè)的緩沖層上刻蝕出有源區(qū)的注入窗口，并對(duì)Si 3N4層進(jìn)行反應(yīng) 離子刻蝕形成柵極側(cè)墻，接著進(jìn)行源漏有源區(qū)摻雜，采用濃度2 X IO19CnT3至I X 10 2tlCnT3的 砷離子注入，形成深度為40-80nm的源漏有源區(qū)摻雜；
[0016] 9)有源區(qū)摻雜完成后，使用氫氟酸HF溶液除去表面氧化物，完成基于65nm工藝的 冗余摻雜抗輻照MOS場(chǎng)效應(yīng)管的制作。
[0017] 本發(fā)明具有如下優(yōu)點(diǎn)：
[0018] 本發(fā)明由于在外延層界面上插有冗余摻雜區(qū)，使得溝道與隔離槽界面處的寄生溝 道閾值電壓正向移動(dòng)，抑制輻照環(huán)境下該寄生溝道的導(dǎo)通，從而降低寄生溝道對(duì)總劑量效 應(yīng)的敏感程度，增強(qiáng)了器件抗總劑量輻照的能力。同時(shí)由于寄生溝道閾值電壓向正漂移， 隨總劑量累積寄生溝道電流減小，使得器件輻照后關(guān)態(tài)漏電流整體下降，減小了寄生結(jié)構(gòu) 對(duì)器件閾值電壓以及亞閾值擺幅的影響，提高了器件的工作可靠性。此外由于本器件在制 作過程中僅比常規(guī)65nmMOS場(chǎng)效應(yīng)晶體管增加了一道摻雜工序，不影響電路面積以及集成 度，故可以在保證高集成度的前提下增強(qiáng)器件抗總劑量輻照的能力。
[0019] 仿真結(jié)果表明，本發(fā)明具有較強(qiáng)的抗總劑量輻照能力，在相同總劑量輻照條件下， 關(guān)態(tài)漏電流較普通MOS器件明顯降低；在較低劑量累積時(shí)基本不出現(xiàn)明顯漏電，在劑量累 積至IMrad時(shí)關(guān)態(tài)漏電流仍比普通MOS器件小7個(gè)數(shù)量級(jí)，表現(xiàn)出十分良好的抗總劑量輻 照特性。
【附圖說(shuō)明】
[0020] 圖1是常規(guī)65nm MOS場(chǎng)效應(yīng)晶體管結(jié)構(gòu)示意圖；
[0021] 圖2是本發(fā)明65nm MOS場(chǎng)效應(yīng)晶體管結(jié)構(gòu)示意圖；
[0022] 圖3是本發(fā)明中的冗余摻雜區(qū)空間位置示意圖；
[0023] 圖4是制備本發(fā)明器件的工藝步