315 內(nèi)的第五源漏極。
[0088] 采用上述方法形成的高工作電壓的鰭式場效應(yīng)晶體管的鰭部寬度與低工作電壓 的鰭式場效應(yīng)晶體管的鰭部寬度相同，有利于提高集成電路的性能。
[0089] 綜上所述，本發(fā)明的實(shí)施例中，可以形成寬度相同的第一鰭部和第二鰭部之后，在 第二鰭部表面形成半導(dǎo)體外延層，形成第三鰭部，使第三鰭部的寬度大于第一鰭部的寬度； 還可以，形成寬度相同的第一掩膜層和第二掩膜層，然后在第二掩膜層兩側(cè)形成側(cè)墻，所述 第二掩膜層和側(cè)墻作為第三掩膜層，使第三掩膜層的寬度大于第一掩膜層的寬度，以所述 第一掩膜層和第三掩膜層為掩膜形成第四鰭部和第五鰭部，第五鰭部的寬度大于第四鰭 部。在較大寬度的鰭部表面形成厚度較大的柵介質(zhì)層，而在寬度較小的鰭部表面形成厚度 較小的柵介質(zhì)層，使得最終形成的具有較厚柵介質(zhì)層的鰭式場效應(yīng)晶體管的鰭部寬度與柵 介質(zhì)層厚度較小的鰭式場效應(yīng)晶體管的鰭部寬度相同，從而提高鰭式場效應(yīng)晶體管和集成 電路的性能。
[0090] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種鰭式場效應(yīng)晶體管的形成方法，其特征在于，包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域上形成有 第一鰭部，所述第二區(qū)域上形成有第二鰭部，所述第一鰭部和第二鰭部的寬度相同，所述半 導(dǎo)體襯底表面還形成有第一介質(zhì)層，所述第一介質(zhì)層的表面低于第一鰭部和第二鰭部的頂 部表面； 在所述第一鰭部表面形成阻擋層； 在第二鰭部表面形成半導(dǎo)體外延層，所述第二鰭部以及位于所述第二鰭部表面的半導(dǎo) 體外延層作為第三鰭部； 去除所述阻擋層； 對所述第一鰭部表面進(jìn)行氧化形成第一柵介質(zhì)層，對所述第三鰭部表面進(jìn)行氧化形成 第三柵介質(zhì)層，所述第三柵介質(zhì)層的厚度大于第一柵介質(zhì)層的厚度。
2. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述阻擋層的 材料為氮化硅、氧化硅、光刻膠。
3. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述阻擋層還 覆蓋第一區(qū)域上的第一介質(zhì)層的表面。
4. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，形成所述阻擋 層的方法包括：在所述半導(dǎo)體襯底表面形成覆蓋所述第一鰭部、第二鰭部以及第一介質(zhì)層 的阻擋材料層；在所述第一區(qū)域上形成掩膜層；以所述掩膜層為掩膜，刻蝕去除第二區(qū)域 上的部分阻擋材料層；然后去除所述第一區(qū)域上的掩膜層。
5. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，采用濕法刻蝕 工藝去除所述阻擋層。
6. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述半導(dǎo)體外 延層的材料為娃、錯(cuò)或錯(cuò)娃。
7. 根據(jù)權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，采用選擇性外 延工藝形成所述半導(dǎo)體外延層。
8. 根據(jù)權(quán)利要求1所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，還包括：形成位 于所述第一柵介質(zhì)層表面的橫跨所述第一鰭部的第一柵極、位于所述第一柵極兩側(cè)的第一 鰭部內(nèi)的第一源漏極以及位于所述第三柵介質(zhì)層表面的橫跨所述第三鰭部的第三柵極、位 于所述第三柵極兩側(cè)的第三鰭部內(nèi)的第三源漏極。
9. 一種鰭式場效應(yīng)晶體管的形成方法，其特征在于，包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第三區(qū)域和第四區(qū)域； 在所述半導(dǎo)體襯底的第三區(qū)域上形成第一掩膜層，在半導(dǎo)體襯底的第四區(qū)域上形成第 二掩膜層，所述第一掩膜層和第二掩膜層的寬度相同； 在所述第四區(qū)域上的第二掩膜層側(cè)側(cè)壁表面形成側(cè)墻，所述第二掩膜層和位于所述第 二掩膜層側(cè)壁表面的側(cè)墻作為第三掩膜層； 以所述第一掩膜層和第三掩膜層為掩膜，刻蝕半導(dǎo)體襯底，在第三區(qū)域上形成第四鰭 部，在第四區(qū)域上形成第五鰭部，所述第五鰭部的寬度大于第四鰭部的寬度； 去除所述第一掩膜層和第三掩膜層，在所述半導(dǎo)體襯底表面形成第二介質(zhì)層，所述第 二介質(zhì)層的表面低于第四鰭部和第五鰭部的頂部表面； 對所述第四鰭部表面進(jìn)行氧化形成第四柵介質(zhì)層，對所述第五鰭部表面進(jìn)行氧化形成 第五柵介質(zhì)層，所述第五柵介質(zhì)層的厚度大于第四柵介質(zhì)層的厚度。
10. 根據(jù)權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述側(cè)墻的形 成方法包括：在所述半導(dǎo)體襯底表面以及第一掩膜層、第二掩膜層的表面形成側(cè)墻材料層； 在所述第四區(qū)域上形成保護(hù)層；以所述保護(hù)層為掩膜，去除第三區(qū)域上的側(cè)墻材料層；去 除所述保護(hù)層；去除第四區(qū)域半導(dǎo)體襯底表面以及第二掩膜層頂部的側(cè)墻材料層，在第二 掩膜層側(cè)壁表面形成側(cè)墻。
11. 根據(jù)權(quán)利要求10所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述保護(hù)層 的材料為光刻膠、氧化硅、氮化硅、氮氧化硅或碳氧化硅中的一種或幾種。
12. 根據(jù)權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述側(cè)墻的材 料為氧化硅、氮化硅、氮氧化硅或碳氧化硅中的一種或幾種。
13. 根據(jù)權(quán)利要求10所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，采用濕法刻 蝕工藝去除所述第三區(qū)域上的側(cè)墻材料層。
14. 根據(jù)權(quán)利要求10所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，采用干法刻 蝕工藝去除第四區(qū)域的半導(dǎo)體襯底表面以及第二掩膜層頂部的側(cè)墻材料層。
15. 根據(jù)權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述第一掩膜 層和第二掩膜層的形成方法包括：在所述半導(dǎo)體襯底上形成犧牲材料層；圖形化所述犧牲 材料層，形成分立的若干犧牲層；在所述半導(dǎo)體襯底表面以及犧牲層表面形成掩膜材料層； 采用無掩膜刻蝕工藝，去除位于半導(dǎo)體襯底表面以及犧牲層頂部表面的掩膜材料層，在所 述第三區(qū)域上形成第一掩膜層，在所述第四區(qū)域上形成第二掩膜層；去除所述犧牲層。
16. 根據(jù)權(quán)利要求15所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述犧牲層 的材料包括光刻膠、底部抗反射材料、氮化硅或氧化硅中的一種或幾種。
17. 根據(jù)權(quán)利要求15所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述掩膜材 料層的材料與犧牲層的材料不同。
18. 根據(jù)權(quán)利要求17所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述掩膜材 料層的材料為氧化硅、氮化硅、氮氧化硅或碳氧化硅中的一種或幾種。
19. 根據(jù)權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，還包括：形成 位于所述第四柵介質(zhì)層表面的橫跨所述第四鰭部的第四柵極、位于所述第四柵極兩側(cè)的第 四鰭部內(nèi)的第四源漏極，以及位于所述第五柵介質(zhì)層表面的橫跨所述第五鰭部的第五柵 極、位于所述第五柵極兩側(cè)的第五鰭部內(nèi)的第五源漏極。
【專利摘要】一種鰭式場效應(yīng)晶體管的形成方法，包括：提供半導(dǎo)體襯底，包括第一區(qū)域和第二區(qū)域，第一區(qū)域上形成有第一鰭部，第二區(qū)域上形成有第二鰭部，第一鰭部和第二鰭部的寬度相同，所述半導(dǎo)體襯底表面還形成有第一介質(zhì)層，所述第一介質(zhì)層的表面低于第一鰭部和第二鰭部的頂部表面；在所述第一鰭部表面形成阻擋層；在第二鰭部表面形成半導(dǎo)體外延層，所述第二鰭部以及位于所述第二鰭部表面的半導(dǎo)體外延層作為第三鰭部；去除所述阻擋層；對所述第一鰭部表面進(jìn)行氧化形成第一柵介質(zhì)層，對所述第三鰭部表面進(jìn)行氧化形成第三柵介質(zhì)層，所述第三柵介質(zhì)層的厚度大于第一柵介質(zhì)層的厚度。所述方法可以提高鰭式場效應(yīng)晶體管的性能。
【IPC分類】H01L21-336
【公開號】CN104795332
【申請?zhí)枴緾N201410027723
【發(fā)明人】謝欣云
【申請人】中芯國際集成電路制造(上海)有限公司, 中芯國際集成電路制造(北京)有限公司
【公開日】2015年7月22日
【申請日】2014年1月21日