使用外延橫向過生長來形成溝槽的方法和深垂直溝槽結構的制作方法
【技術領域】
[0001]本發(fā)明大體上涉及在半導體材料中形成溝槽結構的方法和對應的溝槽結構，并且更具體而言涉及使用外延橫向過生長工藝以形成深垂直溝槽。
【背景技術】
[0002]半導體工業(yè)正不斷地尋求方式以減少諸如金屬氧化物半導體場效應晶體管(MOSFET)的半導體器件的尺度?，F(xiàn)代半導體加工技術典型地由器件的最小特征尺寸(例如溝道寬度)限定。更小的特征尺寸提供更快的開關速度并且允許更多的半導體器件在更小的面積中被制作，因而減少了生產(chǎn)成本。
[0003]減少器件尺度的需要對應地導致在半導體中制造更小型溝槽的需要。許多半導體器件采用溝槽設計。比如，晶體管的柵極電極可以在半導體材料的表面下在溝槽中被提供。該溝槽設計的益處可以包含增加的電流承載容量和增加的反向電壓阻斷能力，其可以在高功率應用中是特別有利的。額外地，溝槽通常被用來提供到器件區(qū)的電接觸，諸如源極或基體接觸。
[0004]窄且高長寬比溝槽能夠實現(xiàn)更小的、更高性能器件的制造并且能夠實現(xiàn)加工技術的進一步擴展。前沿技術可能要求與幾十納米一樣窄的溝槽寬度。這些尺度可能超過現(xiàn)代光學光刻技術的分辨率，或可以僅可能處于減少的成品率。如果器件設計要求兩個不同尺度的靠近彼此被間隔的溝槽(例如柵極溝槽緊鄰源極接觸溝槽被布置)，則出現(xiàn)額外的挑戰(zhàn)。傳統(tǒng)的光刻僅能夠通過對每個溝槽的分開的遮掩(masking)和刻蝕步驟來實現(xiàn)這些不同尺度的溝槽，這增加了成本并且減少了成品率。

【發(fā)明內容】

[0005]依據(jù)一個實施例，提供在半導體材料中形成溝槽的方法。方法包含在半導體襯底上形成第一電介質層。第一電介質層包含第一開口。外延層通過外延橫向過生長工藝而生長在半導體襯底上。第一開口被外延層填充并且外延層生長到第一電介質層的相鄰部分上，從而第一電介質層的部分不被外延層覆蓋并且在不被外延層覆蓋的第一電介質層的部分之上在外延層的相對側壁之間形成間隙。間隙限定在外延層中的延伸到第一電介質層的第一溝槽。
[0006]依據(jù)另一個實施例，提供半導體器件。半導體器件包含具有第一表面的半導體襯底。第一電介質層被布置在第一表面上并且包含第一開口。外延層填充第一開口并且延伸到第一電介質層的相鄰部分上，從而第一電介質層的部分不被外延層覆蓋并且在外延層的相對側壁之間的間隙在不被外延層覆蓋的第一電介質層的部分之上。間隙限定在外延層中的延伸到電介質層的第一溝槽。
[0007]依據(jù)另一個實施例，半導體器件包含具有第一表面的半導體襯底。深垂直溝槽在半導體襯底中形成并且包含側壁，所述側壁從第一表面延伸到與第一表面間隔開的底側。溝槽具有通過從第一表面到底側的距離來測量的深度和通過在溝槽側壁之間的最小分離距離來測量的寬度。溝槽的寬度小于或等于100納米。通過長度對寬度的比率來確定的溝槽的長寬比至少是10:1。
[0008]本領域技術人員在閱讀下面詳細的描述時以及在查看附圖時將意識到額外的特征和優(yōu)點。
【附圖說明】
[0009]附圖的元件不必相對于彼此成比例。相同參考數(shù)字指示對應的相似部分。各種圖解的實施例的特征能夠被組合，除非它們彼此排斥。實施例在附圖中被描繪并且在跟隨的描述中被詳述。
[0010]包含圖1A-1B的圖1依據(jù)實施例描繪在半導體襯底上通過氧化襯底來形成第一電介質層。
[0011]包含圖2A-2B的圖2依據(jù)實施例描繪在第一電介質層中通過遮掩和刻蝕來形成第一開口。
[0012]包含圖3A-3B的圖3依據(jù)實施例描繪通過再氧化和刻蝕半導體表面來為隨后的外延層生長改進在第一開口中的半導體襯底的表面的序列。
[0013]圖4依據(jù)實施例描繪在通過外延橫向過生長工藝來生長外延層以形成具有限定溝槽的相對側壁的間隙之后圖3的布置。
[0014]包含圖5A-5B的圖5依據(jù)實施例描繪在溝槽中形成第二電介質層并且在溝槽中形成與相鄰半導體材料絕緣的導電電極。
[0015]包含圖6A-6B的圖6依據(jù)實施例描繪在導電電極之上以及在相鄰溝槽的外延層的外表面中的頂點之上形成第三電介質層并且減薄第三電介質層以暴露外延層的頂點和周圍的部分。
[0016]圖7依據(jù)實施例描繪刻蝕暴露的外延層的部分以形成第二溝槽。
[0017]圖8依據(jù)實施例描繪在第二溝槽中形成導電電極。
[0018]圖9依據(jù)實施例描繪在第一電介質層中形成與在外延層中的間隙對準的第二開口之后圖4的布置。
[0019]圖10依據(jù)實施例描繪從圖9的布置去除外延層的一部分。
[0020]圖11依據(jù)實施例描繪在半導體襯底中通過刻蝕工藝形成第三和第四溝槽，其中第三和第四溝槽與在第一電介質層中的第一和第二開口對準。
【具體實施方式】
[0021]在本文中描述的實施例提供在半導體材料中的深垂直溝槽結構以及使用外延橫向過生長形成深垂直溝槽的方法。依據(jù)方法，溝槽在半導體材料中通過外延橫向過生長來制作。電介質層在半導體襯底上形成并且開口在電介質層中形成。外延層生長在半導體襯底上從而開口被外延層填充。因為外延層從開口當中生長遠離襯底，它也生長在相鄰于開口的電介質層的部分之上。然而，工藝參數(shù)被控制從而外延層不完全地延伸在電介質層的這些部分之上。換句話說，電介質層的部分被用來約束外延層的生長從而具有相對側壁的間隙保留在外延層中。該間隙限定在外延層中的溝槽。該溝槽可以被用來形成器件溝槽，諸如柵極電極溝槽和源極接觸溝槽。
[0022]依據(jù)一個實施例，在外延層中形成的溝槽被填充帶有導電電極以在外延層中形成有源器件。替選地，在外延層中的溝槽可以被用來限定在電介質層中的開口，其進而被用來限定在半導體襯底中的溝槽。產(chǎn)生的溝槽可以被用來在半導體襯底中形成有源器件。兩個實施例都允許兩個可變厚度和深度的自對準溝槽的形成。這兩個自對準溝槽可以比如被用作柵極溝槽和接觸溝槽。目前公開的方法提供若干優(yōu)于傳統(tǒng)光刻技術的優(yōu)點。同樣地，從目前公開的方法制作的溝槽提供若干優(yōu)于從傳統(tǒng)光刻技術形成的溝槽的優(yōu)點。比如，減少的溝槽寬度、更高的長寬比、減少的制造成本和更平滑的溝槽側壁表面是可獲得的。
[0023]參考圖1，提供半導體襯底100并且在半導體襯底100上形成第一電介質層102。在圖1A中描繪的半導體襯底100能夠由任何適合于制造半導體器件以及生長外延層的材料制成。這樣的材料的示例包含而沒有被限制到:元素半導體材料，諸如娃(si )或鍺(Ge );IV族化合物半導體材料，諸如碳化娃(SiC)或娃鍺(SiGe);二元、三元或四元II1-V半導體材料，諸如氮化鎵(GaN)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、磷化銦鎵(InGaPa)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化鋁鎵銦(AlGaInN)或磷化銦鎵砷(InGaAsP);以及二元或三元I1-VI半導體材料，諸如碲化鎘(CdTe)和碲鎘汞(HgCdTe)(舉幾個例子)。依據(jù)實施例，半導體襯底100從單晶硅(Si)材料制成。
[0024]如在圖1B中示出，第一電介質層102在半導體襯底100上形成。第一電介質層102可以依據(jù)通常使用的實踐來形成。比如，第一電介質層102可以通過氧化工藝來形成，在氧化工藝中硅半導體襯底100可以被放置在具有氧氣氣氛的爐中并且被加熱到足夠在襯底100上形成一層二氧化娃(S12)的溫度。在第一電介質層102和半導體襯底100之間的界面限定半導體襯底100的第一表面104。
[0025]參考圖2，光刻掩膜106被提供在第一電介質層102之上并且第一開口 108在電介質層102中形成。第一開口 108可以通過遮掩和刻蝕的序列來形成。如在圖2A中示出，光刻掩膜106被圖案化以暴露第一電介質層102的部分，所述第一電介質層102的部分對應于第一開口 108的期望的位置。如在圖2B中示出，暴露的第一電介質層102的部分被去除并且光刻掩膜106被去除。第一電介質層的暴露的部分可以通過通常使用的方法(諸如干法或濕法(化學)刻蝕)來去除。
[0026]包含圖3A和3B的圖3描繪可以在圖1_2中示出的序列之后執(zhí)行的序列以對隨后外延層的生長來優(yōu)化半導體材料。在圖1-2中描繪的前述序列可能在第一開口 108中在暴露的半導體襯底100的表面處導致不平或受損的晶體結構。比如，如果第一開口 108通過等離子體刻蝕