一種半導體器件的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體制造領(lǐng)域，特別涉及一種半導體器件的制造方法。
【背景技術(shù)】
[0002] 目前，在CM0SFET(互補金屬氧化物半導體場效應(yīng)晶體管）制造工藝的研究可大概 分為兩個方向，即前柵工藝和后柵工藝。
[0003] 后柵工藝目前廣泛應(yīng)用于先進的集成電路工藝制造中，其通常是先形成偽柵和源 漏區(qū)，而后去除偽柵并在柵溝槽中重新填充高k金屬柵堆疊的替代柵極。由于柵極形成在 源漏極之后，此工藝中柵極不需要承受很高的退火溫度，對柵層材料選擇更廣泛并且更能 體現(xiàn)材料本征的特性。
[0004] 現(xiàn)有技術(shù)中多采用CVD、PVD等常規(guī)方法制備Al、Mo等金屬作為替代柵極的金屬填 充層，然而其臺階覆蓋性較差，后續(xù)的CMP工藝難以實現(xiàn)對小尺寸器件的超薄金屬層的控 制，制備的金屬層的質(zhì)量無法滿足40nm以下的工藝要求。
[0005] ALD(原子層沉積）工藝是基于化學吸收的表面限制反應(yīng)，能夠提供固有的單層沉 積，在高深寬比縫隙中具有100%的臺階覆蓋率。目前，在后柵工藝中通常采用ALD工藝進 行金屬鎢（W)的填充來形成替代柵極的頂層金屬，以提供具有良好臺階覆蓋率和縫隙填充 能力的高質(zhì)量金屬層，滿足40nm以下尺寸的器件的要求。
[0006] 然而，ALD制備W時，多采用硼烷（B2H6)與WF6來作為前驅(qū)物，其中B會擴散進入金 屬柵極以及高k材料的柵極絕緣層中，這會影響器件的性能和可靠性。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的目的旨在至少解決上述技術(shù)缺陷，提供一種半導體器件的制造方法，避 免ALD制備W時硼的擴散，提高器件的性能。
[0008] 本發(fā)明提供了一種半導體器件的制造方法，應(yīng)用于后柵工藝中，包括：
[0009] 在襯底上形成柵溝槽；
[0010] 在柵溝槽中形成柵介質(zhì)層以及其上的金屬柵極層；
[0011] 在金屬柵極層表面上形成擴散阻擋層；
[0012] 采用ALD工藝填充鎢層，具體步驟為：通過交替進行第一反應(yīng)和第二反應(yīng)填充鎢 層，其中，第一反應(yīng)的反應(yīng)氣體包括含娃氣體，第二反應(yīng)的反應(yīng)氣體包括硼燒。
[0013] 可選的，所述含硅氣體為硅烷或硅乙烷。
[0014] 可選的，形成擴散阻擋層的步驟具體為：
[0015] 進行預(yù)熱；
[0016] 通過將含硅氣體進行分解形成硅的擴散阻擋層。
[0017] 可選的，形成擴散阻擋層的步驟具體為：采用ALD工藝，對金屬柵極層進行NH3表 面預(yù)處理；通入氟化鎢，在金屬柵極層的表面上形成氮化鎢的擴散阻擋層。
[0018] 可選的，在形成柵介質(zhì)層與金屬柵極層之間還包括步驟：形成蓋帽層，以阻擋上層 金屬離子擴散至柵介質(zhì)層中。
[0019] 可選的，所述蓋帽層為Ti、Ta、TaN、TiN、WN及其組合。
[0020] 可選的，ALD工藝中的溫度范圍為250-350°。
[0021] 可選的，第二反應(yīng)的沉積速率小于第一反應(yīng)的沉積速率。
[0022] 可選的，第一反應(yīng)的沉積速率為5-7A。
[0023] 可選的，第二反應(yīng)的沉積速率為2.3-3A。
[0024] 本發(fā)明實施例提供的半導體器件及其制造方法，在采用ALD工藝填充鎢時，通過 交替通入含硅氣體和硼烷氣體進行反應(yīng)來形成鎢層，在保證了鎢的填孔性能的同時，避免 了硼元素在擴散阻擋層的界面富集以及穿透到之下的柵極介質(zhì)層和柵極中，降低了柵極電 阻，同時，提升了與阻擋層的粘附性，增大了鎢平坦化工藝的窗口，提高器件的可靠性。
【附圖說明】
[0025] 本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變 得明顯和容易理解，其中 ：
[0026] 圖1示出了根據(jù)本發(fā)明實施例的半導體器件的制造方法的流程圖；
[0027] 圖2-14示出了根據(jù)本發(fā)明實施例的制造方法形成半導體器件的各個制造過程的 截面示意圖。
【具體實施方式】
[0028] 下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0029] 為了減少ALD制備W時硼的擴散，提高器件的性能，本發(fā)明提出了一種半導體器件 的制造方法，如圖1所示，包括步驟：在襯底上形成柵溝槽；
[0030] 在柵溝槽中形成柵介質(zhì)層以及其上的金屬柵極層；
[0031] 在金屬柵極層表面上形成擴散阻擋層；
[0032] 采用ALD工藝填充鎢層，具體步驟為：通過交替進行第一反應(yīng)和第二反應(yīng)填充鎢 層，其中，第一反應(yīng)的反應(yīng)氣體包括含娃反應(yīng)氣體，第二反應(yīng)的反應(yīng)氣體包括硼燒。
[0033] 在本發(fā)明中，在采用ALD工藝填充鎢時，通過交替通入含硅氣體和硼烷氣體進行 反應(yīng)來形成鎢層，在保證了鎢的填孔性能的同時，避免了硼元素在擴散阻擋層的界面富集 以及穿透到之下的柵極介質(zhì)層和柵極中，降低了柵極電阻，同時，提升了與阻擋層的粘附 性，增大了鎢平坦化工藝的窗口，提高器件的可靠性。
[0034] 為了更好的理解本發(fā)明，以下將結(jié)合具體的實施例和附圖進行詳細的說明。
[0035] 首先，形成偽柵結(jié)構(gòu)，如圖1所示。
[0036] 具體地，首先，提供襯底1，參考圖1所示。
[0037] 襯底1可以是體硅、絕緣層上硅（SOI)等常用的半導體硅基襯底，或者體Ge、絕緣 體上Ge(GeOI)，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半導體襯底，襯底的選擇依 據(jù)其上要制作的具體半導體器件的電學性能需要而設(shè)定。在本發(fā)明中，實施例所舉的半導 體器件例如為場效應(yīng)晶體管（MOSFET)，因此從與其他工藝兼容以及成本控制的角度考慮， 優(yōu)選體硅或SOI作為襯底1的材料。此外，襯底1可以具有摻雜以形成阱區(qū)(未示出），例如 PM0S器件中n襯底中的P-阱區(qū)。在本實施例中，襯底1為體硅襯底。
[0038] 而后，在襯底1上淀積襯墊層2,參考圖2所示。
[0039] 所述襯墊層2可以為氮化物、氧化物或氮氧化物，例如氮化硅、氧化硅和氮氧化硅 等，可以通過LPCVD、PECVD、HDPCVD、RT0等常規(guī)工藝沉積形成襯墊層2,襯墊層2用于稍后 刻蝕的停止層，以保護襯底1，其厚度依照刻蝕工藝需要而設(shè)定。在本實施例中，襯墊層2為 氧化硅。
[0040] 而后，在襯墊層2上淀積偽柵極3,參考圖2所示。
[0041] 通過LPCVD、PECVD、HDPCVD、MBE、ALD、蒸發(fā)、濺射等常規(guī)工藝沉積形成偽柵極3,其 材質(zhì)包括多晶硅、非晶硅、微晶硅、非晶碳、非晶鍺等及其組合，用在后柵工藝中以便控制柵 極形狀。在本實施例中，偽柵極3為多晶硅。
[0042] 接著，刻蝕圖案化襯墊層2和偽柵極3,從而形成偽柵結(jié)構(gòu)，如圖2所示。
[0043] 而后，進一步形成柵極結(jié)構(gòu)以外的半導體器件的其他結(jié)構(gòu)，參考圖2-4所示。
[0044] 具體地，首先，進行第一次源漏離子注入，以偽柵結(jié)構(gòu)為掩膜，在偽柵極結(jié)構(gòu)兩側(cè) 的襯底1中形成輕摻雜、淺pn結(jié)的源漏擴展區(qū)4L，也即LDD結(jié)構(gòu)，如圖2所示。
[0045] 隨后，在整個器件表面沉積絕緣隔離材料并刻蝕，僅在偽柵極結(jié)構(gòu)周圍的襯底1 上形成柵極側(cè)墻5。柵極側(cè)墻5的材質(zhì)包括氮化物、氧化物、氮氧化物、DLC及其組合，可以 選擇與襯墊層2和偽柵極3均不同的材質(zhì)，以便于選擇性刻蝕。特別地，柵極側(cè)墻5可以包 括多層結(jié)構(gòu)(未示出），例如具有垂直部分以及水平部分的剖面為L形的第一柵極側(cè)墻，以及 位于第一柵極側(cè)墻水平部分上的高應(yīng)力的第二柵極側(cè)墻，第二柵極側(cè)墻的材質(zhì)可包括SiN 或類金剛石無定形碳（DLC)，應(yīng)力優(yōu)選大于2GPa。
[0046] 接著，以柵極側(cè)墻5為掩模，進行第二次源漏離子注入，在偽柵極側(cè)墻5兩側(cè)的襯 底1中形成重摻雜、深pn結(jié)的源漏重摻雜區(qū)4H。源漏擴展區(qū)4L與源漏重摻雜區(qū)4H共同構(gòu) 成M0SFET的源漏區(qū)4,其摻雜類型和濃度、深度依照M0SFET器件電學特性需要而定。
[0047] 而后，優(yōu)選地，參照圖3,可以在整個器件上形成應(yīng)力襯層6。通過LPCVD、PECVD、 HDPCVD、MBE、ALD、磁控濺射、磁過濾脈沖陰極真空弧放電（FCVA)技術(shù)等常規(guī)工藝，形成應(yīng) 力襯層6,覆蓋了源漏區(qū)、柵極側(cè)墻5以及偽柵極3。應(yīng)力襯層6的材質(zhì)可以是氧化硅、氮化 硅、氮氧化硅、DLC及其組合。本實施例中，應(yīng)力襯層6的材質(zhì)是氮化硅，并且更優(yōu)選地具有 應(yīng)力，其絕對值例如大于lGPa。對于PM0S而言，應(yīng)力襯層6可以具有壓應(yīng)力，絕對值例如大 于3GPa;對于NM0S而言，應(yīng)力襯層6可以具有張應(yīng)力，其絕對值例如大于2GPa。應(yīng)力襯層 6的厚度例如是10~lOOOnm。此外，應(yīng)力襯層6還可以是DLC與氮化硅的組合，或者是摻 雜有其他元素的氮化硅，例如摻雜C、F、S、P等其他元素以便提高氮化硅應(yīng)力。
[0048] 接著，形成層間介質(zhì)層并且進行刻蝕露出偽柵極。通過旋涂、噴涂