半導(dǎo)體器件及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件及方法。
【背景技術(shù)】
[0002] 由于各種電子部件（例如，晶體管、二極管、電阻器、電容器等）的集成度的不斷改 善，半導(dǎo)體工業(yè)已經(jīng)歷了快速的發(fā)展。在多數(shù)情況下，集成度的這種改善來自于最小部件尺 寸的不斷減?。ɡ纾∮?0nm節(jié)點縮小半導(dǎo)體工藝節(jié)點），從而允許更多的部件集成 在給定的區(qū)域內(nèi)。近年來，隨著對微型化、更高的速度、更大的帶寬以及更低的功耗和延遲 的需求增長，對半導(dǎo)體管芯的更小和更具創(chuàng)造性的封裝技術(shù)的需要也增長。
[0003] 隨著半導(dǎo)體技術(shù)進(jìn)一步發(fā)展，作為有效替代品出現(xiàn)了堆疊的和接合的半導(dǎo)體器件 以進(jìn)一步減小半導(dǎo)體器件的物理尺寸。在堆疊的半導(dǎo)體器件中，將有源電路（諸如，邏輯電 路、存儲器電路以及處理器電路等）至少部分地制造在單獨的襯底上，然后使它們物理接 合和電接合在一起以形成功能器件。這種接合工藝應(yīng)用尖端技術(shù)，并且期望得到改善。

【發(fā)明內(nèi)容】

[0004] 為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器 件，包括：第一半導(dǎo)體器件，接合至第一襯底的第一面，所述第一半導(dǎo)體器件包括第一側(cè)壁； 第二半導(dǎo)體器件，接合至所述第一襯底的第一面，所述第二半導(dǎo)體器件包括第二側(cè)壁；導(dǎo)電 保護(hù)蓋，與所述第一側(cè)壁、所述第二側(cè)壁以及所述第一襯底物理接觸；以及密封劑，介于所 述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件之間，所述密封劑位于所述導(dǎo)電保護(hù)蓋的至少一 部分的上方。
[0005] 在該半導(dǎo)體器件中，所述第一半導(dǎo)體器件具有背離所述第一襯底的第一表面，所 述導(dǎo)電保護(hù)蓋具有與所述第一表面平齊的頂面。
[0006] 在該半導(dǎo)體器件中，所述第一半導(dǎo)體器件具有背離所述第一襯底的第一表面，所 述導(dǎo)電保護(hù)蓋覆蓋所述第一表面。
[0007] 該半導(dǎo)體器件還包括：第二襯底，在與所述第一半導(dǎo)體器件相對的面上接合至所 述第一襯底。
[0008] 在該半導(dǎo)體器件中，所述保護(hù)蓋是鈦。
[0009] 在該半導(dǎo)體器件中，所述保護(hù)蓋是鋁。
[0010] 在該半導(dǎo)體器件中，所述保護(hù)蓋從所述第一側(cè)壁延伸至所述第二側(cè)壁。
[0011] 根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括：第一半導(dǎo)體管芯，與第二 半導(dǎo)體管芯橫向分離開；導(dǎo)電層，從所述第一半導(dǎo)體管芯的側(cè)壁延伸至所述第二半導(dǎo)體管 芯的側(cè)壁，其中，所述導(dǎo)電層覆蓋所述第一半導(dǎo)體管芯的側(cè)壁和所述第二半導(dǎo)體管芯的側(cè) 壁；密封劑，位于所述導(dǎo)電層的上方并且介于所述第一半導(dǎo)體管芯和所述第二半導(dǎo)體管芯 之間；第一襯底，接合至所述第一半導(dǎo)體管芯和所述第二半導(dǎo)體管芯；以及第二襯底，與所 述第一半導(dǎo)體管芯相對地接合至所述第一襯底。
[0012] 在該半導(dǎo)體器件中，所述導(dǎo)電層包括鈦。
[0013] 在該半導(dǎo)體器件中，所述導(dǎo)電層包括鋁。
[0014] 在該半導(dǎo)體器件中，所述導(dǎo)電層包括復(fù)合層。
[0015] 在該半導(dǎo)體器件中，所述導(dǎo)電層沒有延伸到所述第一半導(dǎo)體管芯的上方。
[0016] 在該半導(dǎo)體器件中，所述導(dǎo)電層具有第一頂面，所述密封劑具有第二頂面，并且所 述第一半導(dǎo)體管芯具有第三頂面，其中，所述第一頂面、所述第二頂面和所述第三頂面相互 平齊。
[0017] 在該半導(dǎo)體器件中，所述導(dǎo)電層具有第一頂面，所述密封劑具有第二頂面，并且所 述第一半導(dǎo)體管芯具有第三頂面，其中，所述第一頂面和所述第二頂面相互平齊，但不與所 述第三頂面平齊。
[0018] 根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體器件的方法，所述方法包括：將第 一半導(dǎo)體管芯和第二半導(dǎo)體管芯接合至第一襯底；在所述第一半導(dǎo)體管芯、所述第二半導(dǎo) 體管芯以及所述第一襯底上方形成導(dǎo)電覆蓋層；將密封劑施加在所述導(dǎo)電覆蓋層的上方； 以及去除所述密封劑的一部分，其中，去除所述密封劑的一部分露出所述導(dǎo)電覆蓋層。
[0019] 該方法還包括：將所述第一襯底接合至第二襯底。
[0020] 在該方法中，去除所述密封劑的一部分還去除所述導(dǎo)電覆蓋層的一部分，去除所 述導(dǎo)電覆蓋層的一部分露出所述第一半導(dǎo)體管芯。
[0021] 在該方法中，在露出所述第一半導(dǎo)體管芯之前，結(jié)束去除所述密封劑的一部分。
[0022] 在該方法中，形成所述導(dǎo)電覆蓋層形成了第一材料的第一層和不同于所述第一材 料的第二材料的第二層。
[0023] 該方法還包括：減薄所述第二襯底以露出導(dǎo)電通孔。
【附圖說明】
[0024] 當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可更好地理解本發(fā)明的各個方面。應(yīng)該 注意的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件不是按照比例繪制。實際上，為了清楚討論，可 隨意增大或減小各種部件的尺寸。
[0025] 圖1示出了根據(jù)一些實施例接合至第一襯底的第一半導(dǎo)體管芯和第二半導(dǎo)體管 心；
[0026] 圖2示出了根據(jù)一些實施例的保護(hù)蓋的形成；
[0027] 圖3示出了根據(jù)一些實施例的密封劑的布置；
[0028] 圖4示出了根據(jù)一些實施例去除密封劑的一部分；
[0029] 圖5示出了根據(jù)一些實施例的載具的附接；
[0030] 圖6示出了根據(jù)一些實施例的第一襯底的減?。?br>[0031] 圖7示出了根據(jù)一些實施例將第一襯底接合至第二襯底；
[0032] 圖8示出了根據(jù)實施例的去除密封劑但沒有去除保護(hù)層；
[0033] 圖9示出了根據(jù)一些實施例的載具附接至保護(hù)蓋；
[0034] 圖10示出了根據(jù)一些實施例將第一襯底接合至第二襯底；以及
[0035] 圖11示出了根據(jù)一些實施例的工藝流程圖。
【具體實施方式】
[0036] 以下公開內(nèi)容提供了許多不同的實施例或?qū)嵗詫崿F(xiàn)所提供主題的不同特征。下 面描述了部件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些只是實例而并非意欲限定本發(fā) 明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括以直接接觸的方式形成 第一部件和第二部件的實施例，且也可包括附加部件可形成在第一部件和第二部件之間， 使得第一部件和第二部件可不直接接觸的實施例。此外，本發(fā)明在各個實例中可能會重復(fù) 參考標(biāo)號和/或字母。這種重復(fù)是出于簡化和清楚的目的，但其本身并不表明所討論的各 個實施例和/或配置之間的關(guān)系。
[0037]現(xiàn)在參照圖1，示出了附接至第一襯底105的第一半導(dǎo)體管芯101和第二半導(dǎo)體管 芯103。在實施例中，第一半導(dǎo)體管芯101和第二半導(dǎo)體管芯103可以是半導(dǎo)體器件（諸 如，邏輯管芯、DRAM管芯、SRAM管芯或它們的組合等）。此外，盡管第一半導(dǎo)體管芯101和 第二半導(dǎo)體管芯103可以是同一類型的器件（例如，二者都是DRAM管芯），但它們可以可選 地為不同類型的管芯（例如，第一半導(dǎo)體管芯101可以是邏輯管芯，而第二半導(dǎo)體管芯103 可以是DRAM管芯）。第一半導(dǎo)體管芯101和第二半導(dǎo)體管芯103也可包括多個管芯的堆疊 件。可以可選地使用任何適合的半導(dǎo)體管芯的組合以及任意數(shù)目的半導(dǎo)體管芯，并且所有 這些數(shù)目、組合和功能都完全意欲包括在各實施例的范圍內(nèi)。
[0038]第一半導(dǎo)體管芯101可包括第二襯底107、位于第一襯底上的第一有源器件（未 單獨地示出）、第一金屬化層（在圖1中，由標(biāo)號為109的單層表示）、第一鈍化層110以及 第一外部接觸件111 (在圖1中示出為已接合至第三外部接觸件123,下文會進(jìn)一步進(jìn)行討 論）。在實施例中，第二襯底107可包括摻雜或未摻雜的塊狀硅或絕緣體上硅（SOI)襯底的 有源層。通常，SOI襯底包括半導(dǎo)體材料（諸如，硅、鍺、硅鍺、SOI、絕緣體上硅鍺（SG0I)或 它們的組合）的層。可使用的其他襯底包括多層襯底、梯度襯底或混合取向襯底。
[0039]第一有源器件包括多種有源器件和無源器件（諸如，電容器、電阻器以及電感器 等），它們可用于生成滿足期望的結(jié)構(gòu)和功能要求的第一半導(dǎo)體管芯101的設(shè)計?？墒褂萌?何適合的方法在第二襯底107內(nèi)或上形成第一有源器件。
[0040] 第一金屬化層109形成在第二襯底107和第一有源器件的上方，并且被設(shè)計為連 接各種第一有源器件以形成功能電路。在實施例中，第一金屬化層109由介電材料和導(dǎo)電 材料的交替層形成，并且可通過任何適合的工藝（諸如，沉積、鑲嵌以及雙鑲嵌等）來形成。 在實施例中，具有通過至少一個層間介電層（ILD)與第二襯底107分隔開的四個金屬化層， 但是第一金屬化層109的精確的數(shù)目取決于第一半導(dǎo)體管芯101的設(shè)計。
[0041] 第一鈍化層110可形成在第一金屬化層的上方，以為下方的結(jié)構(gòu)提供一定程度的 保護(hù)。第一鈍化層110可由一種或多種適合的介電材料（諸如，氧化硅、氮化硅、諸如摻碳 氧化物的低k電介質(zhì)、諸如摻多孔碳二氧化硅的超低k電介質(zhì)或它們的組合等）制成。第 一鈍化層110可通過諸如化學(xué)汽相沉積（CVD)的工藝來形成，但是可使用任何適合的工藝， 并且其厚度可介于約〇.5i!m和約(諸如，約9.25KA)之間。
[0042]第一