一種ldmos器件的制造方法
【技術(shù)領域】
[0001]本發(fā)明屬于半導體技術(shù)，具體的說是涉及一種LDMOS (Lateral Double-diffus1nMetal Oxide Semiconductor field effect transistor，橫向雙擴散金屬-氧化物-半導體場效應晶體管)器件的制造方法。
【背景技術(shù)】
[0002]與VDMOS (Vertical Double-diffused M0SFET，垂直雙擴散金屬氧化物半導體場效應晶體管)相比，LDMOS具有開關(guān)速度快以及便于集成等特點。因此，LDMOS在功率集成電路，尤其是射頻電路中應用十分廣泛。
[0003]LDMOS的關(guān)鍵參數(shù)是外延層厚度，摻雜濃度區(qū)和漂移長度。對于常規(guī)LDM0S，比導通電阻比導通電阻=導通電阻X器件面積)與耐壓BV之間存在矛盾關(guān)系:Ron,sp- BV 2.5。降低漂移區(qū)摻雜濃度，增長漂移區(qū)可以提高器件的耐壓，但同時也增加了器件的比導通電阻，提高了器件的功耗。延伸柵器件不僅具有高的耐壓，低的比導通電阻，改善了耐壓與比導通電阻的矛盾關(guān)系，而且具有良好的溫度特性。該類器件的柵是一種復合結(jié)構(gòu)，延伸柵包含輔助半導體層和介質(zhì)隔離層，輔助半導體層包含柵接觸區(qū)、低摻雜輔助耗盡、場截止區(qū)和漏接觸區(qū)，介質(zhì)隔離層包含柵介質(zhì)和場介質(zhì)。
[0004]與單晶硅相比，多晶硅存在泄漏電流大，實驗重復性差等缺點，會影響延伸柵的電學性能，因此多晶硅并不適合用于制作延伸柵。然而，常規(guī)柵工藝形成的是多晶硅柵，因而需一種工藝制造單晶硅延伸柵，以保證延伸柵器件的性能。
【發(fā)明內(nèi)容】
[0005]本發(fā)明所要解決的，就是針對上述問題，提出一種LDM0SFET器件的制造方法，保證輔助半導體層為單晶硅的前提下，避免以上多晶硅缺點對器件性能產(chǎn)生影響。
[0006]為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0007]—種LDMOS器件的制造方法，其特征在于，包括以下步驟:
[0008]第一步:準備半導體材料，所述半導體材料包括襯底層I和有源層2，所述有源層2位于襯底層I的之上，其中襯底層I為第二導電類型半導體，有源層2為第一導電類型半導體；
[0009]第二步:采用離子注入工藝，在有源層2上層注入離子形成離子埋層，經(jīng)退火后離子埋層與有源層2生成介質(zhì)隔離層3，所述介質(zhì)隔離層3上表面的有源層2形成輔助半導體層4 ；
[0010]第三步:采用離子注入工藝，在輔助半導體層4中注入第二導電類型半導體雜質(zhì)；
[0011]第四步:采用刻蝕工藝，刻蝕輔助半導體層4兩端至介質(zhì)隔離層3表面形成第一有源區(qū)窗口和第二有源區(qū)窗口；
[0012]第五步:采用離子注入工藝，在第一有源區(qū)窗口下方的有源層2中注入第二導電類型半導體雜質(zhì)，推結(jié)后形成第二導電類型半導體體區(qū)6 ;
[0013]第六步:采用離子注入工藝，在第二導電類型半導體體區(qū)6上層注入第一導電類型半導體雜質(zhì)形成重摻雜源接觸區(qū)71，在第二有源區(qū)窗口下方的有源層2上層注入第一導電類型半導體雜質(zhì)形成重摻雜漏接觸區(qū)72，在靠近第二有源區(qū)窗口的輔助半導體層4中注入第一導電類型半導體雜質(zhì)形成重摻雜場截止區(qū)73 ;所述重摻雜場截止區(qū)73與第二源區(qū)窗口之間的輔助半導體層4形成漏端接觸區(qū)83 ;
[0014]第七步:采用離子注入工藝，在第二導電類型半導體體區(qū)6中注入第二導電類型半導體雜質(zhì)，在重摻雜源接觸區(qū)71遠離重摻雜漏接觸區(qū)72的一側(cè)形成體接觸區(qū)81 ;在第二導電類型半導體體區(qū)6上方的輔助半導體層4中注入第二導電類型半導體雜質(zhì)形成柵接觸區(qū)82 ；
[0015]第八步:在第一有源區(qū)窗口中制作源極金屬，所述源極金屬與柵接觸區(qū)82之間具有鈍化層介質(zhì)9 ;在第二源區(qū)窗口中制作漏極金屬，所述漏極金屬與漏端接觸區(qū)83連接；在柵接觸區(qū)82上表面形成柵極金屬。
[0016]本發(fā)明的第一技術(shù)方案，在本方案中形成的輔助半導體層4為單晶硅；同時在本方案中，采用介質(zhì)隔離層3充當柵介質(zhì)，在輔助半導體層4中注入半導體雜質(zhì)作為柵接觸區(qū)82，具有降低生成成本的優(yōu)點。
[0017]進一步的，所述第八步中形成的柵極金屬在輔助半導體層4的上表面向靠近重摻雜場截止區(qū)73的方向延伸。
[0018]更進一步的，第一步中所述半導體材料還包括:
[0019]介質(zhì)埋層10，所述介質(zhì)埋層10位于第二導電類型半導體襯底I和有源層2之間。
[0020]更進一步的，所述第二步中，在有源層2上層注入的離子為O+、N+或氧氮混合離子。
[0021]—種LDMOS器件的制造方法，其特征在于，包括以下步驟:
[0022]第一步:準備半導體材料，所述半導體材料包括襯底層I和有源層2，所述有源層2位于襯底層I的之上，其中襯底層I的導電類型為第二導電類型，有源層2的導電類型為第一導電類；
[0023]第二步:采用離子注入工藝，在有源層2上層注入離子形成離子埋層，經(jīng)退火后離子埋層與有源層2生成介質(zhì)隔離層3，所述介質(zhì)隔離層3上表面的有源層2形成輔助半導體層4 ；
[0024]第三步:采用離子注入工藝，在輔助半導體層4中注入第二導電類型半導體雜質(zhì)；
[0025]第四步:采用刻蝕工藝，刻蝕輔助半導體層4兩端至有源層2表面形成第一有源區(qū)窗口和第二有源區(qū)窗口，然后在輔助半導體層4、第一源區(qū)窗口和第二有源區(qū)窗口上表面生長柵介質(zhì)11 ;
[0026]第五步:采用離子注入工藝，在第一有源區(qū)窗口下方的有源層2中注入第二導電類型半導體雜質(zhì)，推結(jié)后形成第二導電類型半導體體區(qū)6，然后在位于第二導電類型半導體體區(qū)6上表面并與輔助半導體層4連接的部分柵介質(zhì)11上表面淀積多晶硅12，經(jīng)反刻多晶硅12和柵介質(zhì)11后形成多晶硅柵；
[0027]第六步:采用離子注入工藝，在第二導電類型半導體體區(qū)6上層注入第一導電類型半導體雜質(zhì)形成重摻雜源接觸區(qū)71，在第二有源區(qū)窗口下方的有源層2上層注入第一導電類型半導體雜質(zhì)形成重摻雜漏接觸區(qū)72，在靠近第二有源區(qū)窗口的輔助半導體層4中注入第一導電類型半導體雜質(zhì)形成重摻雜場截止區(qū)73 ;所述重摻雜場截止區(qū)73與第二源區(qū)窗口之間的輔助半導體層4形成漏端接觸區(qū)83 ;
[0028]第七步:采用離子注入工藝，在第二導電類型半導體體區(qū)6中注入第二導電類型半導體雜質(zhì)，在重摻雜源接觸區(qū)71遠離重摻雜漏接觸區(qū)72的一側(cè)形成體接觸區(qū)81 ;在第二導電類型半導體體區(qū)6上方的輔助半導體層4中注入第二導電類型半導體雜質(zhì)形成柵接觸區(qū)82 ；
[0029]第八步:在第一有源區(qū)窗口中制作源極金屬，所述源極金屬與多晶硅柵之間具有鈍化層介質(zhì)9 ;在第二源區(qū)窗口中制作漏極金屬，所述漏極金屬與漏端接觸區(qū)83連接；在多晶硅柵上表面形成柵極金屬。
[0030]本發(fā)明的第二技術(shù)方案，在本方案中形成的輔助半導體層4為單晶硅；與第一技術(shù)方案不同的是，在本方案中，介質(zhì)隔離層3充只當場介質(zhì)，柵介質(zhì)厚度可以靈活調(diào)整，并能夠保證溝道上方柵介質(zhì)的質(zhì)量。
[0031]進一步的，所述第八步中形成的柵極金屬在輔助半導體層4的上表面向靠近重摻雜場截止區(qū)73的方向延伸。
[0032]上述方案的優(yōu)點在于可以保證器件的反向阻斷特性.
[0033]進一步的，所述第五步中:形成的多晶硅柵與輔助半導體層4之間具有柵介質(zhì)11 ;
[0034]所述第七步還包括:在與柵介質(zhì)11相連的部分輔助半導體層4中注入第二導電類型半導體雜質(zhì)形成第二柵接觸區(qū)84 ；
[0035]所述第八步還包括:在第二柵接觸區(qū)84上表面制作第二源極金屬。
[0036]本方案的第二技術(shù)方案，在本方案中形成的輔助半導體層4為單晶硅；，本方案中的第二源極金屬與源極金屬電氣連接，保證器件的頻率性能。
[0037]進一步的，所述第二步中，在有源層2上層注入的離子為0+、N+或氧氮混合離子。
[0038]更進一步的，第一步中所述半導體材料還包括:
[0039]介質(zhì)埋層10，所述介質(zhì)埋層10位于第二導電類型半導體襯底I和有源層2之間。
[0040]本發(fā)明的有益效果為，可以保證延伸柵為單晶硅材料，避免多晶柵對于延伸柵器件電學性能的影響；同時可以采用介質(zhì)隔離層充當柵介質(zhì)和場介質(zhì)以降低生產(chǎn)成本，亦可以分別形成，靈活調(diào)控柵介質(zhì)和場介質(zhì)的長度；本方法制備的延伸柵器件能顯著緩解耐壓與比導通電阻之間的矛盾關(guān)系。
【附圖說明】
[0041]圖1為本發(fā)明制造工藝流程中半導體硅材料的剖面示意圖；
[0042]圖2為本發(fā)明制造工藝流程中O+注入剖面示意圖；
[0043]圖3為本發(fā)明制造工藝流程中介質(zhì)層形成后的剖面示意圖；
[0044]圖4為本發(fā)明制造工藝流程中輔助層摻雜類型改變后的剖面示意圖；
[0045]圖5為本發(fā)明制造工藝流程中輔助層刻蝕后的剖面示意圖；
[0046]圖6為本發(fā)明制造工藝流程中離子注入并推結(jié)形成體區(qū)的剖面示意圖；
[0047]圖7為本發(fā)明制造工藝流程中輔助層場截止區(qū)以及源漏接觸區(qū)形成后的剖面示意圖；
[0048]圖8為本發(fā)明制造工藝流程中輔助層柵接觸區(qū)以及體接觸區(qū)形成后的剖面示意圖；
[0049]圖9為本發(fā)明制造工藝流程中各電極制備以及表面鈍化工藝，形成完整的器件的剖面示意圖；
[0050]圖10為SOI材料的剖面示意圖；
[0051]圖11為完整的SOI器件的剖面示意圖。
[0052]圖12為本發(fā)明制造工藝流程中刻蝕介質(zhì)隔離層后的剖面示意圖；
[0053]圖13為本發(fā)明制造工藝流程中淀積多晶硅后的剖面示意圖；
[0054]圖14為本發(fā)明制造工藝流程中刻蝕多余多晶硅和多余柵介質(zhì)后的剖面示意圖；
[0055]圖15為本發(fā)明制造工藝流程中調(diào)控柵介質(zhì)和場介質(zhì)后的器件剖面示意圖；
[0056]圖16為本發(fā)明制造工藝流程中輔助層接源電位的器件剖面示意圖。
【具體實施方式】
[0057]下面結(jié)合附圖，詳細描述本發(fā)明的技術(shù)方案:
[0058]實施例1
[0059]本例中LDM0SFT器件的制造流程如下:
[0060]第一步:準備半導體材料，所述半導體材料包括襯底層I和有源層2，所述有源層2位于襯底層I的之上，其中襯底層I的導電類型為第二導電類型，有源層2的導電類型為第一導電類(如圖1所示)；
[0061]第二步:采用離子注入工藝在有源層2表面注入O+離子(溫度500?700度、總劑量0.7el8cm2?1.8el8cm 2、注入能量70?200keV)，在有源層2中形成O+離子層(如圖