封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種封裝結(jié)構(gòu)和一種封裝方法。
【背景技術(shù)】
[0002]傳統(tǒng)技術(shù)上，IC芯片與外部電路的連接是通過金屬引線鍵合(Wire Bonding)的方式實(shí)現(xiàn)。隨著IC芯片特征尺寸的縮小和集成電路規(guī)模的擴(kuò)大，引線鍵合技術(shù)不再適用。
[0003]晶圓級(jí)芯片封裝(WaferLevel Chip size Packaging，WLCSP)技術(shù)是對(duì)整片晶圓進(jìn)行封裝測(cè)試后再切割得到單個(gè)成品芯片的技術(shù)，封裝后的芯片尺寸與裸片一致。晶圓級(jí)芯片封裝技術(shù)顛覆了傳統(tǒng)封裝如陶瓷無(wú)引線芯片載具(Ceramic Leadless ChipCarrier)、有機(jī)無(wú)引線芯片載具(Organic Leadless Chip Carrier)的模式，順應(yīng)了市場(chǎng)對(duì)微電子產(chǎn)品日益輕、小、短、薄化和低價(jià)化要求。經(jīng)晶圓級(jí)芯片封裝技術(shù)封裝后的芯片達(dá)到了高度微型化，芯片成本隨著芯片的減小和晶圓尺寸的增大而顯著降低。晶圓級(jí)芯片封裝技術(shù)是可以將IC設(shè)計(jì)、晶圓制造、封裝測(cè)試、整合為一體的技術(shù)，是當(dāng)前封裝領(lǐng)域的熱點(diǎn)和發(fā)展趨勢(shì)。
[0004]影像傳感器芯片作為一種可以將光學(xué)圖像轉(zhuǎn)換成電子信號(hào)的芯片，其具有感應(yīng)區(qū)域。當(dāng)利用現(xiàn)有的晶圓級(jí)芯片封裝技術(shù)對(duì)影像傳感器芯片進(jìn)行封裝時(shí)，為了在封裝過程中保護(hù)上述的感應(yīng)區(qū)域不受損傷和污染，通常會(huì)在感應(yīng)區(qū)域位置形成一個(gè)上蓋基板。所述上蓋基板在完成晶圓級(jí)芯片封裝后，可以繼續(xù)保留，在影像傳感器芯片的使用過程中繼續(xù)保護(hù)感應(yīng)區(qū)域免受損傷和污染。
[0005]但是，采用上述晶圓級(jí)芯片封裝技術(shù)形成的影像傳感器性能不佳。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是現(xiàn)有技術(shù)形成的影像傳感器性能不佳。
[0007]為解決上述問題，本發(fā)明實(shí)施例提供了一種封裝結(jié)構(gòu)。所述封裝結(jié)構(gòu)包括:芯片單元，所述芯片單元的第一表面包括感應(yīng)區(qū)域；以及上蓋板結(jié)構(gòu)，所述上蓋板結(jié)構(gòu)的第一表面具有多個(gè)凹槽結(jié)構(gòu)；其中，所述芯片單元的第一表面與所述上蓋板結(jié)構(gòu)的第一表面相對(duì)結(jié)合，所述感應(yīng)區(qū)域位于所述凹槽結(jié)構(gòu)和所述芯片單元的第一表面圍成的空腔之內(nèi)；所述上蓋板結(jié)構(gòu)還包括與第一表面相對(duì)的第二表面，且所述上蓋板結(jié)構(gòu)第二表面的面積小于第一表面的面積。
[0008]可選地，所述上蓋板結(jié)構(gòu)還包括側(cè)壁，所述側(cè)壁包括垂直壁和傾斜壁，所述傾斜壁的第一端與所述上蓋板結(jié)構(gòu)的第二表面的邊緣連接，其相對(duì)的第二端與所述垂直壁的頂端連接。
[0009]可選地，所述傾斜壁與所述垂直壁之間的夾角為120°?150°。
[0010]可選地，所述垂直壁頂端與所述上蓋板結(jié)構(gòu)第二表面的高度差基于所述上蓋板結(jié)構(gòu)的厚度、所述凹陷結(jié)構(gòu)內(nèi)側(cè)壁與所述上蓋板結(jié)構(gòu)垂直壁之間的距離、以及所述上蓋板結(jié)構(gòu)的折射率確定。
[0011]可選地，所述垂直壁頂端與所述上蓋板結(jié)構(gòu)第二表面的高度差為所述上蓋板結(jié)構(gòu)厚度的1/5?4/5。
[0012]可選地，所述上蓋板結(jié)構(gòu)的材料為透光材料。
[0013]可選地，所述上蓋板結(jié)構(gòu)的材料為無(wú)機(jī)玻璃或者有機(jī)玻璃，厚度為300 μπι?500 μ mD
[0014]可選地，所述芯片單元還包括:位于所述感應(yīng)區(qū)域外的焊墊；從所述芯片單元的與第一表面相對(duì)的第二表面貫穿所述芯片單元的通孔，所述通孔暴露出所述焊墊；覆蓋所述芯片單元第二表面和所述通孔側(cè)壁表面的絕緣層；位于所述絕緣層表面且與所述焊墊電學(xué)連接的金屬層；位于所述金屬層和所述絕緣層表面的阻焊層，所述阻焊層具有暴露出部分所述金屬層的開口 ；填充所述開口，并暴露在所述阻焊層表面之外的外接凸起。
[0015]對(duì)應(yīng)于上述的封裝結(jié)構(gòu)，本發(fā)明實(shí)施例還提供了一種封裝方法，所述封裝方法包括:提供待封裝晶圓，所述待封裝晶圓的第一表面包括多個(gè)芯片單元和位于芯片單元之間的切割道區(qū)域，所述芯片單元包括感應(yīng)區(qū)域；提供封蓋基板，在所述封蓋基板的第一表面形成多個(gè)凹槽結(jié)構(gòu)，所述凹槽結(jié)構(gòu)與所述待封裝晶圓上的感應(yīng)區(qū)域相對(duì)應(yīng)；將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相對(duì)結(jié)合，使得所述凹槽結(jié)構(gòu)與所述待封裝晶圓的第一表面圍成空腔，所述感應(yīng)區(qū)域位于所述空腔內(nèi)；沿所述切割道區(qū)域?qū)λ龃庋b晶圓和所述封蓋基板進(jìn)行切割，形成多個(gè)芯片封裝結(jié)構(gòu)，所述芯片封裝結(jié)構(gòu)包括所述芯片單元和位于所述芯片單元上的由切割所述封蓋基板形成的上蓋板結(jié)構(gòu)，所述上蓋板結(jié)構(gòu)包括位于所述芯片單元一側(cè)的第一表面和與所述第一表面相對(duì)的第二表面，且所述切割使得所述上蓋板結(jié)構(gòu)的第二表面的面積小于第一表面的面積。
[0016]可選地，沿所述切割道區(qū)域?qū)λ龃庋b晶圓和所述封蓋基板進(jìn)行切割包括:執(zhí)行第一切割工藝，包括沿所述切割道區(qū)域從所述待封裝晶圓的與第一表面相對(duì)的第二表面開始切割，直至到達(dá)所述待封裝晶圓的第一表面形成第一切割溝槽；執(zhí)行第二切割工藝，包括沿所述切割道區(qū)域從所述封蓋基板的與第一表面相對(duì)的第二表面開始切割到達(dá)預(yù)設(shè)深度，形成第二切割溝槽，所述第二切割溝槽的寬度沿從所述封蓋基板的第二表面到第一表面的方向逐漸減小；以及執(zhí)行第三切割工藝，包括繼續(xù)切割所述封蓋基板，直至形成貫通所述第一切割溝槽和所述第二切割溝槽的第三切割溝槽，同時(shí)形成多個(gè)芯片封裝結(jié)構(gòu)。
[0017]可選地，所述預(yù)設(shè)深度基于所述芯片封裝結(jié)構(gòu)的上蓋板結(jié)構(gòu)的厚度、所述凹陷結(jié)構(gòu)內(nèi)側(cè)壁與所述上蓋板結(jié)構(gòu)側(cè)壁之間的距離、以及所述上蓋板結(jié)構(gòu)的折射率確定。
[0018]可選地，所述預(yù)設(shè)深度為所述封蓋基板厚度的1/5?4/5。
[0019]可選地，所述第二切割工藝采用鉆頭研磨工藝，使得所述第二切割工藝形成的第二切割溝槽的剖面為倒三角形、倒梯形、圓弧形或者拋物線形。
[0020]可選地，所述第二切割工藝采用鉆頭研磨工藝。
[0021]可選地，所述第二切割溝槽的側(cè)壁與所述封蓋基板的第二表面之間的夾角為120。?150。。
[0022]可選地，所述芯片單元還包括焊墊，所述焊墊位于所述感應(yīng)區(qū)域外，當(dāng)將所述封蓋基板的第一表面與所述待封裝晶圓的第一表面相結(jié)合后，所述封裝方法還包括:從所述待封裝晶圓的與第一表面相對(duì)的第二表面進(jìn)行減??；從所述待封裝晶圓的第二表面刻蝕所述待封裝晶圓，形成通孔，所述通孔暴露出所述芯片單元的焊墊；在所述待封裝晶圓的第二表面以及通孔的側(cè)壁表面形成絕緣層；在所述絕緣層表面形成連接焊墊的金屬層；在所述金屬層表面以及絕緣層表面形成具有開口的阻焊層，所述開口暴露出部分金屬層表面；在所述阻焊層表面上形成外接凸起，所述外接凸起填充所述開口。
[0023]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn):
[0024]本發(fā)明實(shí)施例的封裝結(jié)構(gòu)的上蓋板結(jié)構(gòu)的第二表面的面積小于第一表面的面積。例如，所述上蓋板結(jié)構(gòu)的側(cè)壁包括了垂直壁和傾斜壁，所述傾斜壁的第一端與所述上蓋板結(jié)構(gòu)的第二表面的邊緣連接，其相對(duì)的第二端與所述垂直壁的頂端連接。與現(xiàn)有技術(shù)的封裝結(jié)構(gòu)相比，具有傾斜壁的側(cè)壁結(jié)構(gòu)可以使得原來(lái)在所述側(cè)壁上發(fā)生反射的光線不能再進(jìn)入上蓋板結(jié)構(gòu)，減少了從所述上蓋板結(jié)構(gòu)側(cè)壁反射進(jìn)入感應(yīng)區(qū)域的干擾光線，從而可以提高作為影像傳感器的芯片封裝結(jié)構(gòu)的成像質(zhì)量。
[0025]進(jìn)一步地，本發(fā)明的封裝結(jié)構(gòu)中所述垂直壁頂端與所述上蓋板結(jié)構(gòu)第二表面的高度差基于所述上蓋板結(jié)構(gòu)的厚度、所述凹陷結(jié)構(gòu)內(nèi)側(cè)壁與所述上蓋板結(jié)構(gòu)側(cè)壁之間的距離、以及所述上蓋板結(jié)構(gòu)的折射率確定，可以使得從所述上蓋板結(jié)構(gòu)的側(cè)壁全反射光線的只能照射至所述空腔壁的頂表面，而不會(huì)照射至所述感應(yīng)區(qū)域，進(jìn)一步減少了進(jìn)入所述感應(yīng)區(qū)域的干擾光線。
[0026]對(duì)應(yīng)地，本發(fā)明實(shí)施例的封裝方法也具有上述優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0027]圖1示出了現(xiàn)有技術(shù)的影像傳感器芯片的剖面結(jié)構(gòu)示意圖；
[0028]圖2至圖9示出了本發(fā)明一實(shí)施例封裝方法中所形成的中間結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0029]圖10示出了本發(fā)明一實(shí)施例的封裝結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0030]圖11示出了圖10所示的封裝結(jié)構(gòu)的局部放大圖。
【具體實(shí)施方式】
[0031]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的影像傳感器的性能不佳。
[0032]本發(fā)明的發(fā)明人對(duì)現(xiàn)有技術(shù)采用晶圓級(jí)芯片封裝技術(shù)對(duì)影像傳感器芯片進(jìn)行封裝的工藝進(jìn)行了研究，發(fā)現(xiàn)現(xiàn)有技術(shù)形成的影像傳感器的性能不佳的原因在于，在芯片封裝過程中形成于感應(yīng)區(qū)域之上的上蓋基板會(huì)對(duì)進(jìn)入感應(yīng)區(qū)域的光線產(chǎn)生干擾，降低成像質(zhì)量。
[0033]具體地，參考圖1，圖1示出了現(xiàn)有技術(shù)形成的影像傳感器芯片的剖面結(jié)構(gòu)示意圖。所述影像傳感器芯片包括:襯底10 ;位于所述襯底10第一表面的感應(yīng)區(qū)域20 ;位于所述襯底10第一表面，所述感應(yīng)區(qū)域20兩側(cè)的焊墊21 ;從所述襯底10的與所述第一表面相對(duì)的第二表面貫穿所述襯底10的通孔(未標(biāo)示)，所述通孔暴露出所述焊墊21 ;位于所述通孔側(cè)壁及襯底10第二表面的絕緣層11 ;從所述第二表面覆蓋所述焊墊21及部分絕緣層11的線路層12 ;覆蓋所述線