所允許的最小寬度和間隔。寬度W2和間隔D2可以彼此相同或彼此不同。另外，寬度Wl (圖1)和W2(圖8)可以彼此相同(或不同)，并且間隔Dl (圖1)和D2(圖8)可以彼此相同(或不同)。
[0044]然后，使用光刻膠帶52作為蝕刻掩模來圖案化非晶硅層51。由此形成非晶硅帶51’，如圖9中所示。圖案化步驟在填充材料50和氧化物帶30’上停止。在圖案化期間，光刻膠帶52至少部分地被消耗。圖10和圖11中所示的后續(xù)步驟分別類似于圖3和圖4中所示的步驟。在圖10中，間隔件層58形成在非晶硅帶51’的頂面和側(cè)壁上。間隔件層58可以與如圖3中所示的間隔件層48基本相同。
[0045]然后，去除間隔件層58的水平部分，從而留下間隔件58’，如圖11所示。間隔件58’具有在C方向或Y方向上的縱向方向。非晶硅帶51’(圖10)也被去除，由此在下文中被稱為芯軸(mandrels)。
[0046]圖12示出了使用間隔件58’作為蝕刻掩模來圖案化氧化物帶30’和填充材料50。圖案化步驟停止在層26上，該層26用作蝕刻停止層。非晶硅帶28’ 一些部分被氧化物帶30’和填充材料50的剩余部分所覆蓋，而其他一些部分未被氧化物帶30’和填充材料50的剩余部分所覆蓋。在氧化物帶30’和填充材料50的圖案化期間，間隔件58’至少部分地且可能全部被消耗掉。
[0047]然后，如圖13中所示，氧化物帶30’和填充材料50的剩余部分用作蝕刻掩模以蝕刻非晶硅帶28’。因此形成了在C方向或Y方向上延伸的多個帶，且每個帶均包括氧化物帶30’、非晶硅帶28’、以及填充材料50的剩余部分。
[0048]如圖6和圖13中所示，非晶硅層28(圖1)在兩次自對準(zhǔn)雙重圖案化步驟中被圖案化兩次，一次在X方向上(圖6)，而一次在C方向或Y方向上(圖13)。因此，非晶硅帶28’的剩余部分形成了多條納米線。氧化物帶30’和填充材料50的剩余部分然后被去除。圖14A和圖14B示出了在氧化物帶30’和填充材料50的剩余部分被去除之后所得到的納米線28”的立體圖和頂視圖。
[0049]圖15A至圖16B示出了根據(jù)一些示例性實施例對納米線28”進行薄化和圓化。參考圖15A(立體圖)和圖15B(頂視圖)，執(zhí)行氧化來氧化納米線28”的外部部分。因此，形成了氧化物層60以包圍納米線28”的剩余的內(nèi)部部分且位于其頂面上。由于拐角處的氧化率大于納米線28”的平面處的氧化率，所以得到的納米線28”更圓。圖16A和圖16B分別示出了在去除氧化物層60之后所得到的納米線28”的立體圖和頂視圖。在可選實施例中，跳過圖15A和圖16B中的步驟。
[0050]圖17A至圖18B示出了根據(jù)一些實施例去除一些不需要的納米線28”。例如，在分別示出立體圖和頂視圖的圖17A和圖17B中，形成光刻膠62以覆蓋一些納米線28”，但仍留下其他一些納米線28”不被覆蓋。然后蝕刻未被覆蓋的納米線28”，隨后去除光刻膠62。圖18A和圖18B中示出了所得到的結(jié)構(gòu)，圖18A和圖18B分別示出了立體圖和頂視圖。
[0051]參考分別示出了立體圖和頂視圖的圖19A和圖19B，納米線28”用作蝕刻掩模以蝕刻下面的氮化物層26，從而形成納米線26’。然后，如圖20A和圖20B中分別所示，在硬掩模24上方形成了較大光刻膠64。較大光刻膠64用于形成大于納米線28”的圖案，因為納米線26’和28”可以具有統(tǒng)一的尺寸。
[0052]在后續(xù)的步驟中，納米線28”、納米線26’以及光刻膠64的圖案通過蝕刻被轉(zhuǎn)印至硬掩模24中。圖2IA和圖21B中示出了所得到的結(jié)構(gòu)，圖2IA和圖2IB分別示出了立體圖和頂視圖。納米線24’由此被形成為包括硬掩模24的剩余部分。
[0053]然后，如分別示出立體圖和頂視圖的圖22A和圖22B中所示，使用圖21A和圖21B中所示的上面的圖案化部件(諸如，納米線24’、26’和28”)來蝕刻襯墊介電層22和襯底20。因此形成了納米圖案22’。另外，襯底20中受納米線24’和納米線26’保護的部分形成了半導(dǎo)體納米線20’。半導(dǎo)體納米線20’形成了垂直的納米線，其縱向方向垂直于襯底20的主頂面和底面。半導(dǎo)體納米線20’的高度Hl由準(zhǔn)備使用的半導(dǎo)體納米線20’來確定。在形成半導(dǎo)體納米線20’的時候，由于形成了較大光刻膠圖案64，所以還形成了屬于被蝕刻的半導(dǎo)體襯底20的一部分的半導(dǎo)體柱67。
[0054]在后續(xù)的步驟中，在蝕刻步驟中去除納米線24’和納米線22’的剩余部分。然后可以使用半導(dǎo)體納米線20’來形成諸如晶體管的集成電路器件。例如，圖23示出了基于納米線20’所形成的晶體管68的截面圖。根據(jù)一些示例性實施例，晶體管68包括多條納米線20’，每條納米線20’均包括源極/漏極區(qū)域70和72，以及位于源極/漏極區(qū)域70和72之間的溝道區(qū)域74。多個源極/漏極區(qū)域70包括納米線20’的頂部，并且通過導(dǎo)電層76電氣互連，導(dǎo)電層76還連接至源極/漏極接觸插塞78。包括納米線20’的底部的多個源極/漏極區(qū)域72通過導(dǎo)電層80互連，導(dǎo)電層80還連接至源極/漏極接觸插塞82。形成多個柵介質(zhì)84以包圍溝道區(qū)域74，溝道區(qū)域74是納米線20’的中間部分。形成導(dǎo)電層86以保衛(wèi)多個柵介質(zhì)84。導(dǎo)電層86充當(dāng)晶體管68的柵電極。導(dǎo)電層86與導(dǎo)電層87相連接，導(dǎo)電層87還連接至柵極接觸插塞88。因此，晶體管68包括多個子晶體管，每個均基于一條納米線20’而形成且多個子晶體管并聯(lián)連接。
[0055]圖24示出了根據(jù)一些實施例的晶體管68的頂視圖。晶體管68包括形成晶體管68的子晶體管的多條半導(dǎo)體納米線20’。接觸插塞78、82和88也作為實例示出并且與源極或漏極區(qū)域(標(biāo)記為S/D和D/S區(qū)域)相連接。在圖24中，C方向(也參考圖9)平行于Y方向。半導(dǎo)體納米線20’與線90和92對準(zhǔn)，其中線90垂直于線92。由于用于形成半導(dǎo)體線的自對準(zhǔn)多重圖案化工藝，半導(dǎo)體納米線20’與多個行90和列92對準(zhǔn)。行之間的節(jié)距示出為節(jié)距Pl和P2。節(jié)距Pl和P2中的一個由寬度Wl和間隔Dl (圖1)中的一個來確定，而節(jié)距Pl和P2中的另一個由寬度Wl和間隔Dl中的另一個來確定。因此，如圖24中所示，節(jié)距Pl和P2以交替的布局來布置。
[0056]類似地，半導(dǎo)體納米線20’的列的節(jié)距示出為節(jié)距P3和P4。節(jié)距P3和P4中的一個由寬度W2和間隔D2(圖8)中的一個來確定，而節(jié)距P3和P4中的另一個由寬度W2和間隔D2中的另一個來確定。因此，節(jié)距P3和P4以交替的布局來布置。
[0057]圖25示出了根據(jù)可選實施例的晶體管68的頂視圖。這些實施例類似于圖24中的實施例，其中半導(dǎo)體納米線20’與線90和92對準(zhǔn)。與線90對準(zhǔn)的半導(dǎo)體納米線20’形成行，而與線92對準(zhǔn)的半導(dǎo)體納米線20’形成列。然而，線(行)90和(列)92彼此既不相互垂直也不相互平行。線90在X方向上，而線92在C