明高閾值電壓功率MOS芯片的結(jié)構(gòu)示意圖；
圖4為現(xiàn)有耗盡型N溝道功率MOS器件的電路原理圖；
圖5為本發(fā)明使耗盡型N溝道功率功率MOS器件閾值電壓得到提升的電路原理圖；
圖6為形成于多晶硅的齊納二極管剖面示意圖。
[0022]圖7為現(xiàn)有耗盡型P溝道功率MOS器件的電路原理圖；
圖8為本發(fā)明使耗盡型P溝道功率MOS器件閾值電壓得到提升的電路原理圖； 圖9為現(xiàn)有增強(qiáng)型N溝道功率MOS器件的電路原理圖；
圖10為本發(fā)明使增強(qiáng)型N溝道功率MOS器件閾值電壓得到提升的電路原理圖；
圖11為現(xiàn)有增強(qiáng)型P溝道功率MOS器件的電路原理圖；
圖12為本發(fā)明使增強(qiáng)型P溝道功率MOS器件閾值電壓得到提升的電路原理圖；
圖13為本發(fā)明實現(xiàn)的高閾值電壓功率MOS器件的一實施例結(jié)構(gòu)示意圖。
[0023]附圖標(biāo)記說明:
源極I，介質(zhì)隔離層2，多晶硅柵3，柵氧化層4，漏極5，第一齊納二極管8，第二齊納二極管9，半導(dǎo)體襯底11，外延層12，阱區(qū)13，源區(qū)14，導(dǎo)通溝道15 ;有源區(qū)10，二極管區(qū)20，打線區(qū)30 (其中源極打線區(qū)31，多晶硅柵打線區(qū)33)，封裝體40 ;器件柵極G，器件漏極D，器件源極S。
【具體實施方式】
[0024]為了便于本領(lǐng)域的技術(shù)人員對本發(fā)明的進(jìn)一步理解，并清楚地認(rèn)識本申請所記載的技術(shù)方案，完整、充分地公開本發(fā)明的相關(guān)技術(shù)內(nèi)容，下面結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)的描述，顯而易見地，所描述的【具體實施方式】僅僅以列舉方式給出了本發(fā)明的一部分實施例，用于幫助理解本發(fā)明及其核心思想。
[0025]基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其它實施例，和/或在不背離本發(fā)明精神及其實質(zhì)的情況下，即使對各個步驟的執(zhí)行順序(部分的連接關(guān)系或結(jié)構(gòu))進(jìn)行了改變，以及根據(jù)本發(fā)明做出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明保護(hù)的范圍。
[0026]本發(fā)明涉及的相關(guān)術(shù)語定義或補(bǔ)充說明如下:
閾值電壓，又稱開啟電壓(針對增強(qiáng)型功率MOS器件)或關(guān)斷電壓(針對耗盡型功率MOS器件)，是使器件漏極到源極之間的導(dǎo)電通道開啟或關(guān)斷所需施加在柵極上的電壓。
[0027]元胞，元胞是半導(dǎo)體器件芯片有源區(qū)的組成單元，一個及一個以上的元胞并列排列組成有源區(qū)。
[0028]柵極(有文獻(xiàn)稱為閘極)，英文名稱為Gate Pad，在半導(dǎo)體器件中即多晶硅柵。多晶硅柵，位于器件有源區(qū)元胞中由多晶硅制成，只存在于芯片有源區(qū)或元胞中，用于控制源極到漏極之間導(dǎo)電通道的開關(guān)。在現(xiàn)有技術(shù)中常規(guī)的功率MOS芯片中，多晶硅柵3與器件柵極G (引腳，用于與外電路連接)直接相連，二者處于等電位狀態(tài)，因此，在MOS器件上的柵極(器件柵極)一般標(biāo)為G或G極；在本申請中，由于在元胞的多晶硅柵3與器件柵極G之間設(shè)置了本發(fā)明的改進(jìn)點一一在多晶硅柵3與器件柵極G之間連接有y個齊納二極管8，器件在使用中二者不處于等電位，為了予以區(qū)分，在本申請中，所述的多晶硅柵3是指MOS器件芯片有源區(qū)元胞上的柵極，而器件柵極G指進(jìn)行封裝后的整個MOS器件上用于直接連接外電路的柵極電極(引腳)。
[0029]源極，英文名稱為Sourc Pad，是MOS元胞中起集電作用的部分；在現(xiàn)有技術(shù)中由于元胞的源極I與MOS器件的器件源極(引腳，用于與外電路連接)由導(dǎo)體直連，二者處于等電位狀態(tài)，因此，在MOS器件上的源極(器件源極)一般稱為S或S極；在本申請中，由于在元胞的源極I與器件源極S之間設(shè)置了本發(fā)明的改進(jìn)點，為了予以區(qū)分，在本申請中，所述的源極I是指MOS元胞上的源極，而器件源極S指進(jìn)行封裝后的整個MOS器件上用于直接連接外電路的源極電極(引腳)。
[0030]漏極，英文名稱為Drain，是MOS元胞中起發(fā)射作用的部分；在現(xiàn)有技術(shù)中由于元胞的漏極5與MOS器件的器件漏極(引腳，用于與外電路連接)由導(dǎo)體直連，二者處于等電位狀態(tài)，因此，在MOS器件上的漏極(器件漏極)一般稱為D或D極。在本申請中，為了與前述的柵極、源極的描述一致，并予以區(qū)分，所述的漏極5是指MOS元胞上的漏極，而器件漏極D指進(jìn)行封裝后的整個MOS器件上用于直接連接外電路的漏極電極(引腳)。
[0031]齊納二極管，英文名稱Zener d1de，又叫穩(wěn)壓二極管。利用PN結(jié)反向擊穿狀態(tài)，其電流可在很大范圍內(nèi)變化而電壓基本不變的現(xiàn)象，制成的起穩(wěn)壓作用的二極管。
[0032]本發(fā)明采用如下技術(shù)方案來實現(xiàn):
圖3給出了本發(fā)明高閾值電壓功率MOS芯片(在以下未做特殊說明時，均簡稱功率MOS芯片或芯片)的結(jié)構(gòu)示意圖，包括由一個以上元胞構(gòu)成的有源區(qū)10，為了提升性能和便于后續(xù)封裝成器件，進(jìn)一步包括為使芯片或芯片封裝后形成的器件承受擊穿電壓而布置的終端區(qū)域(圖中未繪出)，用于對源極1、多晶硅柵3進(jìn)行打線的打線區(qū)30，以及用于設(shè)置第一齊納二極管8、第二齊納二極管9的二極管區(qū)20。所述終端區(qū)位于有源區(qū)外圍，主要用于在半導(dǎo)體器件承受反向電壓時，分擔(dān)主結(jié)的電壓，從而避免主結(jié)被擊穿，提高半導(dǎo)體器件的反向耐壓能力。
[0033]所述的二極管區(qū)20通過設(shè)置在有源區(qū)10附近，在二極管區(qū)20布置與有源區(qū)10多晶硅柵3與源極I之間并聯(lián)的第二齊納二極管9和與多晶硅柵3串聯(lián)的第一齊納二極管8，共同起到了分壓的作用，將所述芯片封裝成器件后，使實際作用于芯片有源區(qū)多晶硅柵3上的電壓只是整個器件柵極G上電壓的一部分(即多晶硅柵3的電壓從依次串聯(lián)的器件源極S、第二齊納二極管9、第一齊納二極管8、器件柵極G鏈路上第二齊納二極管9與第一齊納二極管8的連接點處取得電壓)。
[0034]一般地，打線區(qū)30可以位于功率MOS芯片的有源區(qū)上(或外圍)，用于實現(xiàn)芯片上半導(dǎo)體部件與外部金屬引腳的有效電連接，所述打線區(qū)30包括源極打線區(qū)31，多晶硅柵打線區(qū)33，所述打線區(qū)分別覆蓋或電連接到芯片有源區(qū)10上的源極I與第二齊納二極管9、第一齊納二極管8遠(yuǎn)離有源區(qū)10的電極上，封裝時通過在所述打線區(qū)上打線形成器件的對應(yīng)金屬引腳(一般情況下引腳均為金屬引腳，以便使之與外電路進(jìn)行焊接連接和安裝)；封裝時，由于所述漏極5 —般本身就是金屬層，其上直接電連接(如直接焊接)金屬引腳；所述引腳包括器件器件源極S、器件柵極G、器件漏極D。打線區(qū)20是金屬層，如采用銅、銀、金等導(dǎo)電性能金屬的薄膜、鍍層、燒結(jié)層或沉淀層。
[0035]所述的齊納二極管(8、9)形成于多晶硅上，多晶硅與器件有源區(qū)的多晶硅柵3同時形成；齊納二極管的PN結(jié)與器件的阱區(qū)注入以及源區(qū)注入同時形成或單獨注入形成。
[0036]基于上述功率MOS芯片實現(xiàn)的高閾值電壓功率MOS器件(在以下未做特殊說明時，均功率MOS器件)包括高閾值電壓功率MOS芯片、對所述芯片進(jìn)行封裝的封裝體40，以及相應(yīng)的引腳(器件柵極G，器件漏極D，器件源極S)構(gòu)成。所述器件柵極G與第一齊納二極管8遠(yuǎn)離多晶硅柵3 (即遠(yuǎn)離有源區(qū)10)的電極直接電連接，器件漏極D與漏極5直接電連接，器件源極S與第二齊納二極管9和源極I直接電連接。器件源極S、器件柵極G與所述芯片通過打線區(qū)30上對應(yīng)的源極打線區(qū)31，多晶硅柵打線區(qū)33實現(xiàn)連接，由于所述漏極5 —般本身就是金屬層，其上直接電連接(如直接焊接)金屬引腳構(gòu)成器件漏極D。
[0037]上述技術(shù)方案可以應(yīng)用于增強(qiáng)型N溝道功率MOS器件、增強(qiáng)型P溝道功率MOS器件、耗盡型N溝道功率MOS器件、耗盡型P溝道功率MOS器件等類型的功率MOS器件。根據(jù)本發(fā)明上述技術(shù)方案所實現(xiàn)的功率MOS器件為增強(qiáng)型N溝道功率MOS器件，其閾值電壓可提高到5V~15V ;增強(qiáng)型P溝道功率MOS器件，其閾值電壓可提高到-5V~-15V ;耗盡型N溝道功率MOS器件，其閾值電壓可提高到-5V~-15V ;耗盡型P溝道功率MOS器件，其閾值電壓可提高到5V~15V。
[0038]下面結(jié)合附圖以舉例的方式給出本發(fā)明具體實現(xiàn)和應(yīng)用的部分實例:
實施例1:
圖4給出了現(xiàn)有耗盡型N溝道功率MOS器件的電路原理圖；圖中，耗盡型N溝道MOS器件包括芯片、封裝體、引腳。所述引腳包括器件源極S、器件柵極G、器件漏極D ;所述芯片包括有源區(qū)10 (所述有源區(qū)10為耗盡型N溝道MOS芯片的有源區(qū))、打線區(qū)30 (其包括源極打線區(qū)31，多晶硅柵打線區(qū)33);有源區(qū)10上的源極1、多晶硅柵3分別通過對應(yīng)的源極打線區(qū)31，多晶硅柵打線區(qū)33與器件源極S、器件柵極G建立電連接，所述漏極5 —般本身就是金屬層，其上直接電連接器件漏極D，并通過封裝體40進(jìn)行封裝形成耗盡型N溝道MOS器件。由于其具體結(jié)構(gòu)以及制作工藝均為現(xiàn)有技術(shù)，為本領(lǐng)域技術(shù)人員所熟知，在此不予以贅述。本實施例基于此做出如下的改進(jìn)。
[0039]圖5展示了高閾值電壓耗盡型N溝道功率MOS器件的電路原理(即使耗盡型N溝道功率功率MOS器件閾值電壓得到提升的電路原理，