用于soi工藝靜電保護(hù)的lvtscr及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種用于SOI工藝靜電保護(hù)的LVTSCR ;本發(fā)明還涉及一種用于SOI工藝靜電保護(hù)的LVTSCR的制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路中，靜電釋放(ESD)會(huì)對(duì)器件產(chǎn)生破壞作用，所以在集成電路的輸入輸出端需要設(shè)置ESD防護(hù)電路進(jìn)行靜電保護(hù)，可控制(SCR)具有較強(qiáng)的靜電泄放能力，能夠作為靜電保護(hù)器件。
[0003]如圖1所示，現(xiàn)有低觸發(fā)電壓可控硅(LVTSCR)的結(jié)構(gòu)示意圖；由圖1可以看出LVTSCR為橫向結(jié)構(gòu)，P型襯底101如硅襯底上通過場氧102如淺溝槽場氧或局部場氧隔離出有源區(qū)，P阱103和N阱104形成于襯底101中，P阱103和N阱104橫向接觸，在LVTSCR形成區(qū)域中包括了多個(gè)場氧102，通過場氧102隔離出LVTSCR的各電極摻雜區(qū)，共有5個(gè)電極摻雜區(qū)即P+區(qū)105a、N+區(qū)105b、重?fù)诫s區(qū)105c、P+區(qū)105d和N+區(qū)105e，其中P+區(qū)105a和N+區(qū)105b形成于P阱103中，P+區(qū)105d和N+區(qū)105e形成于N阱104中，重?fù)诫s區(qū)105c為N+區(qū)或P+區(qū)，重?fù)诫s區(qū)105c橫跨P阱103和N阱104的接觸界面，P+區(qū)105a和N+區(qū)105b都連接到陰極即低電壓端或接地端，P+區(qū)105d和N+區(qū)105e都連接到陽極即高電壓端或靜電端。
[0004]如圖2所示，是圖1的等效電路圖；PNP管Pl由P+區(qū)105d、N阱104和P阱103組成，NPN管NI由N阱104、P阱103和N+區(qū)105b組成，Rnw為N阱104的寄生電阻，Rpw為P阱103的寄生電阻，NW表示N阱104，PW表示P阱103，通過加入重?fù)诫s區(qū)105c后，在NW和PW之間形成有一個(gè)具有較低反向擊穿電壓的二極管。
[0005]由圖1和圖2所示可知，SCR的觸發(fā)電壓由重?fù)诫s區(qū)105c和對(duì)應(yīng)的P阱或N阱結(jié)即N+/P阱或P+/N阱的擊穿電壓決定，該結(jié)的反向擊穿電壓較低，所以稱圖1所示的SCR為LVTSCR。由于LVTSCR有著低開啟電壓和非常強(qiáng)的靜電泄放能力，是非常理想的靜電保護(hù)器件。
[0006]圖1所示的LVTSCR的襯底為體硅結(jié)構(gòu)，而現(xiàn)有技術(shù)中，有采用SOI襯底的集成電路，SOI襯底包括頂層硅、絕緣埋層和底層襯底，其中頂層硅的厚度較薄，在頂層硅中形成的用于隔離出有源區(qū)的場氧如淺溝槽場氧或局部場氧會(huì)和底部的絕緣埋層之間接觸，而如果將圖1所示的LVTSCR直接應(yīng)用到SOI襯底結(jié)構(gòu)的話，會(huì)得到如圖3所示的結(jié)構(gòu)，其中，絕緣埋層201的底部為底層襯底，頂部為頂層硅202 ;頂層硅202中通過場氧203隔離出各個(gè)有源區(qū)，通過在場氧203隔離出的有源區(qū)中形成LVTSCR的各電極摻雜區(qū)即P+區(qū)204a、N+區(qū)204b、P+區(qū)204c和N+區(qū)204d，P+區(qū)204a和N+區(qū)204b連接到陰極，P+區(qū)204c和N+區(qū)204d連接到陽極。由圖3所示可知，由于各電極摻雜區(qū)的底部為絕緣埋層201，絕緣埋層201是不導(dǎo)電的，所以圖3所示的結(jié)構(gòu)沒有垂直PN結(jié)和襯底電流通路，LVTSCR結(jié)構(gòu)不能直接實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問題是提供一種用于SOI工藝靜電保護(hù)的LVTSCR，能形成于SOI襯底中，為SOI工藝電路提供靜電保護(hù)。為此，本發(fā)明還提供一種用于SOI工藝靜電保護(hù)的LVTSCR的制造方法。
[0008]為解決上述技術(shù)問題，本發(fā)明提供的用于SOI工藝靜電保護(hù)的LVTSCR，SOI襯底包括頂層硅、絕緣埋層和底層襯底，在所述頂層硅中形成有由場氧環(huán)繞隔離出的有源區(qū)，LVTSCR形成于一個(gè)不包括場氧的連續(xù)的所述有源區(qū)中，所述有源區(qū)中形成有鄰接的P阱和靖。
[0009]在頂層硅頂部形成有一覆蓋層，在所述覆蓋層中形成有開孔，通過所述開孔定義出LVTSCR的電極摻雜區(qū)。
[0010]所述電極摻雜區(qū)包括:形成于所述P阱中的第一 P+摻雜區(qū)和第二 N+摻雜區(qū)，形成于所述N阱中的第三N+摻雜區(qū)和第四P+摻雜區(qū)，形成于所述P阱和所述N阱交界處的第五重?fù)诫s區(qū)；所述第五重?fù)诫s區(qū)由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成。
[0011]在縱向上，所述P阱、所述N阱、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅的厚度。
[0012]在俯視面上，所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)相隔一定距離且都被所述P阱包圍，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)相隔一定距離且都被所述N阱包圍，所述第五重?fù)诫s區(qū)橫跨所述P阱和所述N阱的交界面且所述第五重?fù)诫s區(qū)的周側(cè)被所述P阱和所述N阱包圍。
[0013]所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)都連接到陰極，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)都連接到陽極。
[0014]進(jìn)一步的改進(jìn)是，所述覆蓋層的材料為多晶硅；或者，所述覆蓋層的材料為金屬硅化物阻斷層。
[0015]進(jìn)一步的改進(jìn)是，所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)通過接觸孔和頂層金屬層連接到陰極，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)通過接觸孔和頂層金屬層連接至IJ陽極。
[0016]進(jìn)一步的改進(jìn)是，在俯視面上，各所述電極摻雜區(qū)并排排列，所述第二 N+摻雜區(qū)比所述第一 P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)，所述第三N+摻雜區(qū)比所述第四P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)。
[0017]進(jìn)一步的改進(jìn)是，所述場氧為淺溝槽場氧或者局部場氧。
[0018]進(jìn)一步的改進(jìn)是，所述絕緣埋層為二氧化硅埋層，所述底層襯底為底層硅襯底。
[0019]為解決上述技術(shù)問題，本發(fā)明提供的用于SOI工藝靜電保護(hù)的LVTSCR的制造方法包括如下步驟:
[0020]步驟一、提供SOI襯底，所述SOI襯底包括頂層硅、絕緣埋層和底層襯底。
[0021]步驟二、在所述頂層硅中形成場氧，由所述場氧環(huán)繞隔離出的有源區(qū)，LVTSCR形成區(qū)域所對(duì)應(yīng)的有源區(qū)為一個(gè)不包括場氧的連續(xù)的有源區(qū)。
[0022]步驟三、采用光刻加離子注入工藝在所述有源區(qū)中形成P阱和N阱，所述P阱和所述N阱相鄰接。
[0023]步驟四、所述頂層硅頂部形成覆蓋層。
[0024]步驟五、采用光刻刻蝕工藝在所述覆蓋層中形成開孔，通過所述開孔定義出LVTSCR的電極摻雜區(qū)。
[0025]步驟六、通過離子注入工藝形成各所述電極摻雜區(qū)，所述電極摻雜區(qū)包括:形成于所述P阱中的第一 P+摻雜區(qū)和第二 N+摻雜區(qū)，形成于所述N阱中的第三N+摻雜區(qū)和第四P+摻雜區(qū)，形成于所述P阱和所述N阱交界處的第五重?fù)诫s區(qū)；所述第五重?fù)诫s區(qū)由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成。
[0026]在縱向上，所述P阱、所述N阱、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅的厚度；
[0027]在俯視面上，所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)相隔一定距離且都被所述P阱包圍，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)相隔一定距離且都被所述N阱包圍，所述第五重?fù)诫s區(qū)橫跨所述P阱和所述N阱的交界面且所述第五重?fù)诫s區(qū)的周側(cè)被所述P阱和所述N阱包圍。
[0028]步驟七、將所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)都連接到陰極，將所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)都連接到陽極。
[0029]本發(fā)明通過將LVTSCR形成于SOI襯底上的一個(gè)有源區(qū)中，并通過頂層硅頂部的覆蓋層定義出各電極摻雜區(qū)，這樣各電極摻雜區(qū)能夠和對(duì)應(yīng)的P阱或N阱形成橫向接觸，從而能形成橫向的N+/P阱或P+/N阱結(jié)以及形成P阱和N阱的引出結(jié)構(gòu)，所以本發(fā)明結(jié)構(gòu)能夠通過橫向接觸的方式實(shí)現(xiàn)SCR的PNPN電流通路，從而能在SOI襯底中形成LVTSCR，為SOI工藝電路提供靜電保護(hù)。
【附圖說明】
[0030]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0031 ]圖1是現(xiàn)有LVTSCR的結(jié)構(gòu)示意圖；
[0032]圖2是圖1的等效電路圖；
[0033]圖3是現(xiàn)有LVTSCR應(yīng)用于SOI工藝時(shí)的結(jié)構(gòu)示意圖；
[0034]圖4是本發(fā)明實(shí)施例LVTSCR的結(jié)構(gòu)示意圖；
[0035]圖5是圖4器件的版圖結(jié)構(gòu)。
【具體實(shí)施方式】
[0036]如圖4所示，是本發(fā)明實(shí)施例LVTSCR的結(jié)構(gòu)示意圖；如圖5所示，是圖4器件的版圖結(jié)構(gòu)。本發(fā)明實(shí)施例用于SOI工藝靜電保護(hù)的LVTSCR形成于SOI襯底中，SOI襯底包括頂層硅2、絕緣埋層I和底層襯底，其中底層襯底位于所述絕緣埋層I的底部。
[0037]較佳為，所述絕緣埋層I為二氧化硅埋層，所述底層襯底為底層硅襯底。
[0038]在所述頂層硅2中形成有由場氧3環(huán)繞隔離出的有源區(qū)，較佳為，所述場氧3為淺溝槽場氧或者局部場氧。
[0039]在圖4中虛線AA和虛線CC之間的區(qū)域?yàn)橛性磪^(qū)，有源區(qū)的周圍被場氧3包圍，圖5中標(biāo)記301所示區(qū)域?qū)?yīng)于有源區(qū)。
[0040]LVTSCR形成于一個(gè)不包括場氧3的連續(xù)的所述有源區(qū)中。所述有源區(qū)中形成有鄰接的P阱4和N阱5。圖4中虛線AA和虛線BB之間的區(qū)域形成有P阱4，虛線CC和虛線BB之間的區(qū)域形成有N講5 ;圖5中分別用標(biāo)記4指出P阱4的區(qū)域，標(biāo)記5指出N阱5的形成區(qū)域。
[0041]在頂層硅2頂部形成有一覆蓋層6，在所述覆蓋層6中形成有開孔，通過所述開孔定義出LVTSCR的電極摻雜區(qū)。較佳為，所述覆蓋層6的材料為多晶硅；或者，所述覆蓋層6的材料為金屬硅化物阻斷層(SAB)。
[0042]所述電極摻雜區(qū)包括:形成于所述P阱4中的第一 P+摻雜區(qū)7a和第二 N+摻雜區(qū)7b，形成于所述N阱5中的第三N+摻雜區(qū)7c和第四P+摻雜區(qū)7d，形成于所述P阱4和所述N阱5交界處的第五重?fù)诫s區(qū)7e ;所述第五重?fù)诫s區(qū)7e由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成，圖4中顯示所述第五重?fù)诫s區(qū)7e由P+摻雜區(qū)組