一種高擊穿電壓氮化鎵基高電子遷移率晶體管的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體器件領域，尤其涉及一種高擊穿電壓氮化鎵基高電子迀移率晶體管。
【背景技術】
[0002]氮化鎵(GaN)基高電子迀移率晶體管(HEMT)不但具有禁帶寬度大、臨界擊穿電場高、電子飽和速度高、導熱性能好、抗輻射和良好化學穩(wěn)定性等優(yōu)異特性，同時氮化鎵(GaN)材料還可以與鋁鎵氮(AlGaN)等材料形成具有高濃度和高迀移率的二維電子氣(2DEG)異質結溝道。因此，氮化鎵(GaN)基高電子迀移率晶體管特別適用于高壓、大功率和高溫應用領域，是電力電子應用最具潛力的晶體管之一。
[0003]但目前已制作GaN器件的擊穿電壓實際值與理論耐壓極限相比仍然有較大的差距。其主要原因是GaN基高電子迀移率晶體管存在的柵極電場集中效應的問題難以從根本上得到有效解決。當GaN HEMT在高漏極電壓下時，溝道電力線集中指向柵極邊緣，在柵極邊緣形成電場峰值，溝道電場的不均勻分布使器件在較低漏壓下便發(fā)生雪崩擊穿，無法充分發(fā)揮GaN材料的高耐壓優(yōu)勢。
[0004]2011 年，Nakajima 等人(GaN-based super heterojunct1n field effecttransistors using the polarizat1n junct1n concept.1EEE Electron DeviceLetters, 2011，32(4):542-544)提出了一種超級異質結AlGaN/GaN HEMT器件來解決柵極電場集中效應。該HEMT器件結構如圖1所示，從下至上依次為襯底、GaN緩沖層、GaN溝道層、AlGaN勢皇層，以及AlGaN勢皇層上形成的柵極、漏極和源極，器件在柵極與漏極之間的AlGaN勢皇層上生長了一層GaN層和p型GaN層。由于GaN/AlGaN界面極化電荷的不平衡，在GaN/AlGaN界面會形成二維空穴氣(2DHG)，2DHG主要來源于p型GaN層內的雜質電離。當器件承受耐壓時，2DHG與溝道內2DEG相互耗盡，擴展溝道電場區(qū)域，平滑溝道電場分布，從而提升器件擊穿電壓。
[0005]對于GaN材料，通常米用鎂(Mg)摻雜來實現(xiàn)p型GaN材料，已知GaN材料p型雜質中，Mg雜質具有最低的激活能(約為200meV)，但仍遠高于室溫下的熱電勢(26meV)。過高的雜質激活能導致室溫下p型雜質的激活率非常低(僅為1 %左右)，并會隨著溫度的降低而急劇降低，即產生“凍析效應”。因此，采用p-GaN制備超結GaN HEMT器件，不但很難保證器件電荷平衡，同時會影響器件熱穩(wěn)定性，限制了 GaN器件的耐壓能力與應用范圍。
[0006]由于2DEG來源于AlGaN勢皇層表面陷阱放電，2DEG和2DHG來源不同，同時由于P型GaN材料存在“凍析效應”，2DEG和2DHG之間很難做到電荷平衡，而超結中的電荷不平衡問題，會導致?lián)舸╇妷弘S柵漏間距的增加而趨于飽和，無法充分發(fā)揮GaN材料的高耐壓特性。此外，P型GaN材料中的“凍析效應”還會影響器件的熱穩(wěn)定性。GaN層和AlGaN勢皇層之間由于應力而產生的界面陷阱會導致電流崩塌效應，降低器件的可靠性。

【發(fā)明內容】

[0007]本發(fā)明所要解決的技術問題是針對上述現(xiàn)有技術提供一種既能夠避免出現(xiàn)電荷不平衡和熱穩(wěn)定性差的問題，又能提升自身擊穿電壓的高擊穿電壓氮化鎵基高電子迀移率晶體管。
[0008]本發(fā)明解決上述技術問題所采用的技術方案為:一種高擊穿電壓氮化鎵基高電子迀移率晶體管，從下至上依次主要由襯底、A1N成核層、GaN緩沖層、GaN溝道層、AlGaN勢皇層以及在AlGaN勢皇層上形成的源極、漏極和柵極組成，其特征在于，還包括位于AlGaN勢皇層之上、柵極與漏極之間的A1組分漸變的AlxGai XN極化摻雜層。
[0009]進一步地，所述Al^Gai XN極化摻雜層的厚度位于50nm?500nm之間。
[0010]進一步地，所述AlxGai XN極化摻雜層的上表面A1組分為0，Α1Χ6&1 ΧΝ極化摻雜層的下表面Α1組分與AlGaN勢皇層組分相同，從上至下線性增大。
[0011 ] 為了避免漏極和棚■極通過Al^Ga: XN極化慘雜層直接導通，所述Al^Ga: XN極化慘雜層與漏極相連，AlxGai XN極化摻雜層與柵極之間通過絕緣介質相互隔離；或者所述AlxGai XN極化摻雜層與柵極相連，AlxGai XN極化摻雜層與漏極之間通過絕緣介質相互隔離；或者所述AlxGai XN極化摻雜層分別與柵極、漏極通過絕緣介質相互隔離。
[0012]進一步地，所述絕緣介質為高k介質，高k介質的相對介電常數大于15，所述絕緣介質寬度處于50nm?3 μπι之間。
[0013]為了避免AlxGalxN極化摻雜層出現(xiàn)的電位浮空，更好的控制器件特性，所述Al^aj XN極化慘雜層上制備有金屬電極。其中，所述金屬電極與Al^Ga: XN極化慘雜層之間形成肖特基接觸或歐姆接觸。
[0014]進一步地，所述金屬電極的偏置電壓介于柵極偏置電壓、漏極偏置電壓之間。
[0015]與現(xiàn)有技術相比，本發(fā)明的優(yōu)點在于:在AlxGa1-極化摻雜層內，A1組分從上至下逐漸增大，因此AlxGai XN極化摻雜層內由于自發(fā)極化和壓電極化產生的極化電荷密度也是沿著垂直方向變化的。由于極化電荷不平衡，AlxGalxN極化摻雜層內會形成高濃度三維空穴氣(3DHG)。由于AlxGai XN極化摻雜層下表面A1組分與AlGaN勢皇層相同，界面處不會形成界面陷阱，器件溝道2DEG并非來自AlGaN勢皇層表面陷阱。同時AlxGai XN極化摻雜層內的3DHG會屏蔽AlxGai XN極化摻雜層表面陷阱對溝道2DEG的影響，溝道2DEG也不是來源于Alfai χΝ極化摻雜層表面陷講放電，而是來源于AlxGai XN極化摻雜層內的3DHG。根據電中性原理，AlxGai XN極化摻雜層內3DHG與溝道2DEG電荷數量相等，形成電荷自平衡的超結結構，可有效解決已有超結GaN HEMT中由于電荷不平衡而導致的擊穿電壓過低問題；同時AlxGai XN極化摻雜層內3DHG不存在“凍析效應”，器件具有更好的熱穩(wěn)定性。此外，由于AlxGa: XN極化摻雜層和AlGaN勢皇層界面處A1組分相同，界面處沒有晶格應力，不會形成界面陷阱；同時3DHG有效屏蔽了 AlxGai XN極化摻雜層表面陷阱充放電對溝道2DEG的影響，可以有效抑制電流崩塌效應，使器件具有更高的可靠性。
【附圖說明】
[0016]圖1是已有技術的超結GaN HEMT結構示意圖；
[0017]圖2是本發(fā)明實施例中的GaN HEMT結構示意圖；
[0018]圖3是圖1所示GaN HEMT有無表面陷阱時的能帶結構比較示意圖；
[0019]圖4是本發(fā)明實施例中GaN HEMT有無表面陷阱時的能帶結構比較示意圖；
[0020]圖5是本發(fā)明實施例中改進措施一所對應的GaN HEMT結構示意圖；
[0021]圖6是本發(fā)明實施例中改進措施二所對應的GaN HEMT結構示意圖；
[0022]圖7是本發(fā)明實施例中改進措施三所對應的GaN HEMT結構示意圖；
[0023]圖8是圖1所示超結GaN HEMT與本發(fā)明中GaN HEMT中擊穿電壓隨著柵漏間距變化示意圖。
[0024]其中，圖中附圖標記對應的零部件名稱為:
[0025]101 一襯底，102 - A1N 成核層，103 一 GaN 緩沖層，104 一 GaN溝道層，105 一 AlGaN勢皇層，106 一源極，107 一漏極，108 一柵極，109 一 Α1Χ6&1 ΧΝ極化摻雜層，110 一柵極與AlxGai XN極化摻雜層之間的絕緣介質，111 —漏極與AlxGai XN極化摻雜層之間的絕緣介質，112 —金屬電極。
【具體實施方式】
[0026]以下結合附圖實施例對本發(fā)明作進一步詳細描述。
[0027]如圖2所示，本實施例中的高擊穿電壓氮化鎵基高電子迀移率晶體管，從下至上依次主要由襯底101、A1N成核層102、GaN緩沖層103、GaN溝道層104、AlG