瞬時(shí)電壓抑制元件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種瞬時(shí)電壓抑制(transient voltage suppress1n, TVS)元件及其制造方法，特別是指一種用以改善側(cè)面電容效應(yīng)以及寄生晶體管效應(yīng)的瞬時(shí)電壓抑制元件及其制造方法。
【背景技術(shù)】
[0002]現(xiàn)有的TVS元件是一種靜電放電(electro-static discharge, ESD)保護(hù)元件，包含一齊納(Zener) 二極管與至少一 PN 二極管的電路。相關(guān)的技術(shù)請參閱美國專利US5,880,511以及美國專利申請案2007/0073807。在現(xiàn)有技術(shù)中，TVS元件通常具有高電容，此高電容限制了反應(yīng)時(shí)間。尤其在當(dāng)限制電壓(clamp voltage)相對較低的狀況下，高電容不僅會限制TVS元件的反應(yīng)時(shí)間，同時(shí)也使得限制電壓不穩(wěn)定。
[0003]有鑒于此，為改善此高電容的狀況，本發(fā)明即針對上述現(xiàn)有技術(shù)的不足，提出一種瞬時(shí)電壓抑制元件及其制造方法，用以改善側(cè)面電容效應(yīng)以及寄生晶體管效應(yīng)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種瞬時(shí)電壓抑制元件及其制造方法，用以改善側(cè)面電容效應(yīng)以及寄生晶體管效應(yīng)。
[0005]為達(dá)上述目的，就其中一個(gè)觀點(diǎn)言，本發(fā)明提供了一種瞬時(shí)電壓抑制(transientvoltage suppress1n, TVS)元件，具有一第一端點(diǎn)與一第二端點(diǎn)的一雙端點(diǎn)元件，用以限制該第一端點(diǎn)與該第二端點(diǎn)間的電壓不超過一限制電壓(clamp voltage)，該TVS元件包含:一半導(dǎo)體基板，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；一第一外延層，形成于該半導(dǎo)體基板上，并與該半導(dǎo)體基板連接，該第一外延層具有P型導(dǎo)電型；一第二外延層，形成于該第一外延層上，并與該第一外延層連接，該第二外延層具有一上表面；一覆蓋層，形成于該第一外延層中，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；一第一埋層，形成于該覆蓋層上，具有N型導(dǎo)電型；一第一 N型區(qū)，形成于該第一埋層上的該第二外延層中，具有N型導(dǎo)電型；一第一 P型區(qū)，形成于該第一 N型區(qū)上的該第二外延層中，具有P型導(dǎo)電型，用以電連接該第一端點(diǎn)；一第一淺溝槽隔絕(shallow trench isolat1n, STI)區(qū)，自該上表面延伸至該第二外延層中，并與該第一埋層連接，且該第一淺溝槽隔絕區(qū)未延伸至該第一外延層，由俯視圖視之，該第一淺溝槽隔絕區(qū)環(huán)繞該第一 N型區(qū)與該第一 P型區(qū)；一第二 P型區(qū)，形成于該半導(dǎo)體基板上的該第一外延層或該第二外延層中，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；一第二 N型區(qū)，形成于該第二 P型區(qū)上的該第二外延層中，并與該第二 P型區(qū)連接，具有N型導(dǎo)電型，用以電連接該第一端點(diǎn)；以及一第二淺溝槽隔絕區(qū)，自該上表面延伸至該第二外延層中，且該第二淺溝槽隔絕區(qū)未延伸至該第一外延層，由俯視圖視之，其中該第二淺溝槽隔絕區(qū)環(huán)繞該第二 N型區(qū)與該第二 P型區(qū)；其中，一齊納(Zener) 二極管包括該覆蓋層與該第一埋層，一第一 PN 二極管包括該第一 P型區(qū)與該第一 N型區(qū)，一第二 PN 二極管包括該第二 P型區(qū)與該第二 N型區(qū)；其中，該第一 PN 二極管與該齊納二極管串聯(lián)，該第一 N型區(qū)與該第一埋層電連接，該第二 PN 二極管與串聯(lián)的該第一 PN 二極管及該齊納二極管并聯(lián)，且該第二 PN 二極管與串聯(lián)的該第一 PN 二極管及該齊納二極管在一橫向上由該第一淺溝槽隔絕區(qū)及該第二淺溝槽隔絕區(qū)隔開。
[0006]為達(dá)上述目的，就另一個(gè)觀點(diǎn)言，本發(fā)明提供了一種瞬時(shí)電壓抑制(transientvoltage suppress1n, TVS)元件的制造方法，該TVS元件具有一第一端點(diǎn)與一第二端點(diǎn)的一雙端點(diǎn)元件，用以限制該第一端點(diǎn)與該第二端點(diǎn)間的電壓不超過一限制電壓(clampvoltage)，該TVS元件的制造方法包含:提供一半導(dǎo)體基板，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；形成一第一外延層于該半導(dǎo)體基板上，并與該半導(dǎo)體基板連接，該第一外延層具有P型導(dǎo)電型；形成一第二外延層于該第一外延層上，并與該第一外延層連接，該第二外延層具有一上表面；形成一覆蓋層于該第一外延層中，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；形成一第一埋層于該覆蓋層上，具有N型導(dǎo)電型；形成一第一 N型區(qū)于該第一埋層上的該第二外延層中，具有N型導(dǎo)電型；形成一第一 P型區(qū)于該第一 N型區(qū)上的該第二外延層中，具有P型導(dǎo)電型，用以電連接該第一端點(diǎn)；形成一第一淺溝槽隔絕區(qū)自該上表面延伸至該第二外延層中，并與該第一埋層連接，且該第一淺溝槽隔絕區(qū)未延伸至該第一外延層，由俯視圖視之，該第一淺溝槽隔絕區(qū)環(huán)繞該第一 N型區(qū)與該第一 P型區(qū)；形成一第二 P型區(qū)于該半導(dǎo)體基板上的該第一外延層或該第二外延層中，具有P型導(dǎo)電型，用以電連接該第二端點(diǎn)；形成一第二 N型區(qū)于該第二 P型區(qū)上的該第二外延層中，并與該第二 P型區(qū)連接，具有N型導(dǎo)電型，用以電連接該第一端點(diǎn)；以及形成一第二淺溝槽隔絕區(qū)自該上表面延伸至該第二外延層中，且該第二淺溝槽隔絕區(qū)未延伸至該第一外延層，由俯視圖視之，其中該第二淺溝槽隔絕區(qū)環(huán)繞該第二 N型區(qū)與該第二 P型區(qū)；其中，一齊納(Zener) 二極管包括該覆蓋層與該第一埋層，一第一 PN 二極管包括該第一 P型區(qū)與該第一 N型區(qū)，一第二 PN 二極管包括該第二 P型區(qū)與該第二 N型區(qū)；其中，該第一 PN 二極管與該齊納二極管串聯(lián)，該第一 N型區(qū)與該第一埋層電連接，該第二 PN 二極管與串聯(lián)的該第一 PN 二極管及該齊納二極管并聯(lián)，且該第二 PN 二極管與串聯(lián)的該第一 PN 二極管及該齊納二極管在一橫向上由該第一淺溝槽隔絕區(qū)及該第二淺溝槽隔絕區(qū)隔開。
[0007]在其中一種較佳的實(shí)施例中，該瞬時(shí)電壓抑制元件還包含一第二埋層，具有P型導(dǎo)電型，形成于該第二淺溝槽隔絕區(qū)下方，并延伸至該第一外延層中，且該第二埋層環(huán)繞該第二N型區(qū)與該第二P型區(qū)。
[0008]在其中一種較佳的實(shí)施例中，該第一淺溝槽隔絕區(qū)與該第二淺溝槽隔絕區(qū)共享一共享淺溝槽隔絕區(qū)，且該第二 PN 二極管與串聯(lián)的該第一 PN 二極管及該齊納二極管在該橫向上僅由該共享淺溝槽隔絕區(qū)隔開。
[0009]在其中一種較佳的實(shí)施例中，該第二外延層具有P型或N型導(dǎo)電型。
[0010]在其中一種較佳的實(shí)施例中，該瞬時(shí)電壓抑制元件還包含:一 P型歐姆接觸區(qū)，形成于該第一 P型區(qū)上的該第二外延層中，具有P型導(dǎo)電型，用以電連接該第一端點(diǎn)與該第一P型區(qū)；以及一 N型歐姆接觸區(qū)，形成于該第二 N型區(qū)上的該第二外延層中，具有N型導(dǎo)電型，用以電連接該第一端點(diǎn)與該第二 N型區(qū)。
[0011]下面通過具體實(shí)施例詳加說明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。
【附圖說明】
[0012]圖1A-1C顯示本發(fā)明的第一個(gè)實(shí)施例；
[0013]圖2顯示本發(fā)明的第二個(gè)實(shí)施例；
[0014]圖3顯示本發(fā)明的第三個(gè)實(shí)施例；
[0015]圖4顯示本發(fā)明第四個(gè)實(shí)施例；
[0016]圖5A-5B顯示本發(fā)明第五個(gè)實(shí)施例；
[0017]圖6顯示本發(fā)明第六個(gè)實(shí)施例；
[0018]圖7A-7H顯示本發(fā)明TVS元件10的制造方法實(shí)施例。
[0019]圖中符號說明
[0020]2齊納二極管
[0021]3,4PN 二極管
[0022]10TVS 元件
[0023]11半導(dǎo)體基板
[0024]12，13外延層
[0025]13a, 13b, 13c N 型區(qū)
[0026]14a, 14bSTI 區(qū)
[0027]14c共享 STI 區(qū)
[0028]15覆蓋層
[0029]16，17埋層
[0030]18P 型區(qū)
[0031]19aP型歐姆接觸區(qū)
[0032]19bN型歐姆接觸區(qū)
[0033]131上表面
[0034]T1,T2端點(diǎn)
【具體實(shí)施方式】
[0035]本發(fā)明中的圖式均屬示意，主要意在表示制程步驟以及各層之間的上下次序關(guān)系，至于形狀、厚度與寬度則并