半導(dǎo)體測(cè)試結(jié)構(gòu)、其形成方法及導(dǎo)電插塞性能的測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體測(cè)試結(jié)構(gòu)、其形成方法及導(dǎo)電插塞性能的測(cè)試方法。
【背景技術(shù)】
[0002]金屬互連結(jié)構(gòu)是半導(dǎo)體器件中常用的電互連結(jié)構(gòu)，每一層金屬互連層包括導(dǎo)電插塞以及位于所述導(dǎo)電插塞上的金屬圖案?，F(xiàn)有技術(shù)中，對(duì)于鋁等材質(zhì)的金屬互連線，一般通過光刻、干法刻蝕實(shí)現(xiàn)圖案化。干法刻蝕完畢后，對(duì)光刻膠殘留物灰化加以去除。近年來，隨著器件小型化，金屬圖案線寬越來越小，這造成灰化后金屬圖案間殘留有大量的光刻膠灰化殘留物。為完全去除該殘留物，一般通過具有腐蝕性的刻蝕后殘留物去除液輕微腐蝕金屬圖案，以達(dá)到將光刻膠灰化殘留物與金屬圖案剝離的目的。然而，實(shí)際工藝中，該腐蝕液若清洗時(shí)間過長，即出現(xiàn)過清洗(Over dip)時(shí)，還有可能對(duì)金屬圖案下的導(dǎo)電插塞進(jìn)行腐蝕，腐蝕量過多時(shí)會(huì)影響上下兩層金屬互連層之間的電連接性能。此外，由于腐蝕的是導(dǎo)電插塞，且是在形成覆蓋該導(dǎo)電插塞的金屬圖案過程中造成，因而，當(dāng)對(duì)該層金屬互連層進(jìn)行掃描隧道顯微鏡(SEM)成像時(shí)，不易發(fā)現(xiàn)缺陷。
[0003]為了解決上述問題，如圖1所示，例如對(duì)于第Μ層金屬互連層的導(dǎo)電插塞VM性能的測(cè)試，現(xiàn)有技術(shù)的方案為:
[0004]1)將第Μ層金屬互連層的金屬圖案麗、第Μ-1層金屬互連層的金屬圖案M(M-l)通過待測(cè)試的導(dǎo)電插塞VM串聯(lián)，形成串聯(lián)結(jié)構(gòu)(Via Chain)。
[0005]2)通過兩連接在串聯(lián)結(jié)構(gòu)首尾的第一焊盤P1與第二焊盤P2對(duì)該串聯(lián)結(jié)構(gòu)施加測(cè)試電壓V，獲取測(cè)試電流I。
[0006]3)由于上層金屬圖案麗、下層金屬圖案M(M-l)的電阻遠(yuǎn)小于導(dǎo)電插塞VM的電阻，因而忽略上層金屬圖案麗、下層金屬圖案M(M-l)的電阻。(測(cè)試電壓V/測(cè)試電流I)/導(dǎo)電插塞VM的個(gè)數(shù)，即可獲得單個(gè)導(dǎo)電插塞VM的電阻值。
[0007]4)當(dāng)單個(gè)導(dǎo)電插塞VM的電阻值大于導(dǎo)電插塞連接良好時(shí)的電阻值(經(jīng)驗(yàn)值)時(shí)，可以判斷第Μ層金屬互連層的導(dǎo)電插塞VM性能不合格，反之合格。
[0008]然而，實(shí)際結(jié)果表明，現(xiàn)有的測(cè)試結(jié)構(gòu)仍難發(fā)現(xiàn)導(dǎo)電插塞的缺陷，導(dǎo)致具有缺陷的半導(dǎo)體結(jié)構(gòu)仍進(jìn)行后續(xù)工藝，直至形成芯片時(shí)才暴露出問題，這造成了晶圓及后續(xù)工藝?yán)速M(fèi)。

【發(fā)明內(nèi)容】

[0009]本發(fā)明解決的問題是如何對(duì)金屬互連層中導(dǎo)電插塞的缺陷進(jìn)行有效測(cè)試。
[0010]為解決上述問題，本發(fā)明的一方面提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)的形成方法，包括:
[0011]提供基底，所述基底包括器件區(qū)與測(cè)試區(qū)，所述器件區(qū)與測(cè)試區(qū)形成有若干個(gè)第Μ層金屬圖案，Μ多1，以及位于所述第Μ層金屬圖案上的導(dǎo)電插塞，所述導(dǎo)電插塞的尺寸均等；其中至少部分個(gè)第Μ層金屬圖案上具有兩個(gè)或兩個(gè)以上的導(dǎo)電插塞；
[0012]光刻、干法刻蝕在所述器件區(qū)與測(cè)試區(qū)同時(shí)形成若干個(gè)第M+1層金屬圖案，測(cè)試區(qū)的所述第M+1層金屬圖案中的至少部分個(gè)橫跨位于同一第Μ層金屬圖案上的兩個(gè)導(dǎo)電插塞，且與所述兩個(gè)導(dǎo)電插塞的接觸總面積等于一個(gè)導(dǎo)電插塞的面積；所述測(cè)試區(qū)的若干個(gè)第Μ+1層金屬圖案與所述若干個(gè)第Μ層金屬圖案通過所述導(dǎo)電插塞首尾串聯(lián)形成串聯(lián)結(jié)構(gòu)；
[0013]形成對(duì)應(yīng)連接所述串聯(lián)結(jié)構(gòu)首尾的第一測(cè)試焊盤與第二測(cè)試焊盤。
[0014]可選地，所述干法刻蝕后的光刻膠灰化殘留物采用ACT940或EKC270刻蝕后殘留物去除液去除。
[0015]本發(fā)明的另一方面提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)，所述半導(dǎo)體測(cè)試結(jié)構(gòu)形成在基底的測(cè)試區(qū)，所述基底還包括器件區(qū)，所述器件區(qū)包括:
[0016]若干個(gè)第Μ層金屬圖案，Μ ^ 1，以及位于所述第Μ層金屬圖案上的導(dǎo)電插塞，所述導(dǎo)電插塞的尺寸均等；每個(gè)第Μ層金屬圖案上具有一個(gè)或多個(gè)導(dǎo)電插塞；
[0017]若干個(gè)第Μ+1層金屬圖案，每個(gè)所述第Μ+1層金屬圖案完全覆蓋一個(gè)或多個(gè)導(dǎo)電插塞的上表面；
[0018]所述測(cè)試結(jié)構(gòu)包括:
[0019]若干個(gè)第Μ層金屬圖案，Μ多1，以及位于所述第Μ層金屬圖案上的導(dǎo)電插塞，所述導(dǎo)電插塞的尺寸均等；其中至少部分個(gè)第Μ層金屬圖案上具有兩個(gè)或兩個(gè)以上的導(dǎo)電插塞;
[0020]若干個(gè)第Μ+1層金屬圖案，所述第Μ+1層金屬圖案中的至少部分個(gè)橫跨位于同一第Μ層金屬圖案上的兩個(gè)導(dǎo)電插塞，且與所述兩個(gè)導(dǎo)電插塞的接觸總面積等于一個(gè)導(dǎo)電插塞的面積；所述若干個(gè)第Μ+1層金屬圖案與所述若干個(gè)第Μ層金屬圖案通過所述導(dǎo)電插塞首尾串聯(lián)形成串聯(lián)結(jié)構(gòu)；所述測(cè)試結(jié)構(gòu)的第Μ+1層金屬圖案與所述器件區(qū)的第Μ+1層金屬圖案在同一工序中形成；
[0021]第一測(cè)試焊盤與第二測(cè)試焊盤，分別連接所述串聯(lián)結(jié)構(gòu)的首尾。
[0022]可選地，還包括:形成在測(cè)試區(qū)的所述第Μ+1層金屬圖案上的一層或多層上層金屬互連層，所述上層金屬互連層中的金屬圖案完全覆蓋其下的導(dǎo)電插塞。
[0023]可選地，所述測(cè)試區(qū)的第Μ+1層金屬圖案的寬度等于其橫跨的兩導(dǎo)電插塞中心間的距離。
[0024]可選地，所述測(cè)試區(qū)的第Μ+1層金屬圖案包括相互垂直的第一部分與第二部分。
[0025]可選地，所述測(cè)試區(qū)的每個(gè)第Μ層金屬圖案上具有四個(gè)導(dǎo)電插塞，所述第一測(cè)試焊盤與第二測(cè)試焊盤分別對(duì)應(yīng)與位于所述串聯(lián)結(jié)構(gòu)首尾的第Μ層金屬圖案電連接。
[0026]可選地，所述測(cè)試區(qū)為基底的切割道，所述切割道的寬度范圍為30 μπι?120 μm，所述第M+1層金屬圖案的線寬范圍為90nm?800nm。
[0027]可選地，所述第M+1層金屬圖案中:部分個(gè)橫跨位于同一第Μ層金屬圖案上的兩個(gè)導(dǎo)電插塞，部分個(gè)完全覆蓋第Μ層金屬圖案上的導(dǎo)電插塞；其中，橫跨兩個(gè)導(dǎo)電插塞的第Μ+1層金屬圖案數(shù)目占總的第Μ+1層金屬圖案數(shù)目的比例至少為5 %。
[0028]基于上述半導(dǎo)體測(cè)試結(jié)構(gòu)，本發(fā)明的再一方面提供一種導(dǎo)電插塞性能的測(cè)試方法，使用上述任一半導(dǎo)體測(cè)試結(jié)構(gòu)測(cè)試，測(cè)試方法包括:
[0029]通過所述第一測(cè)試焊盤與第二測(cè)試焊盤對(duì)所述測(cè)試結(jié)構(gòu)施加測(cè)試電壓，獲取測(cè)試電流；
[0030]若所述測(cè)試電壓與測(cè)試電流的比值大于預(yù)定值，則所述器件區(qū)的第Μ層金屬圖案上的導(dǎo)電插塞電連接性能不合格，所述預(yù)定值對(duì)應(yīng)測(cè)試結(jié)構(gòu)的第Μ+1層金屬圖案完全覆蓋其下的導(dǎo)電插塞，且與導(dǎo)電插塞連接良好時(shí)的測(cè)試結(jié)構(gòu)的電阻。
[0031]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):1)本發(fā)明在基底的器件區(qū)與測(cè)試區(qū)同時(shí)形成第Μ+1層金屬圖案時(shí)，對(duì)于測(cè)試區(qū)，暴露出待金屬互連的導(dǎo)電插塞的部分區(qū)域，對(duì)于器件區(qū)，第Μ+1層金屬圖案完全覆蓋其下的導(dǎo)電插塞，使得若器件區(qū)存在過清洗問題，則腐蝕液對(duì)測(cè)試區(qū)的導(dǎo)電插塞腐蝕程度大于對(duì)器件區(qū)的導(dǎo)電插塞的腐蝕程度；因而，若測(cè)試過程中，測(cè)試區(qū)的導(dǎo)電插塞電連接性能合格，則器件區(qū)的導(dǎo)電插塞的電連接性能肯定合格。此外，為利用現(xiàn)有測(cè)試結(jié)構(gòu)中導(dǎo)電插塞性能是否合格的判斷標(biāo)準(zhǔn)，將測(cè)試區(qū)的第Μ+1層金屬圖案與其下的導(dǎo)電插塞的接觸面積選為單個(gè)導(dǎo)電插塞的面積，即兩者之間的接觸電阻與現(xiàn)有測(cè)試結(jié)構(gòu)中第Μ+1層金屬圖案完全覆蓋其下導(dǎo)電插塞時(shí)的接觸電阻大小相等。
[0032]2)可選方案中，若需對(duì)第Μ+1層金屬互連層的導(dǎo)電插塞進(jìn)行電連接性能測(cè)試，a)可以則直接在第M+1層制作完畢后，引出兩測(cè)試焊盤；b)也可以與器件區(qū)的上層金屬互連層一起，在測(cè)試區(qū)的第M+1層金屬互連層上繼續(xù)制作一層或多層金屬互連層，在頂層金屬互連層上引出兩測(cè)試焊盤。其中，對(duì)于b)方案中的測(cè)試區(qū)，第M+1層金屬互連層上繼續(xù)制作的金屬互連層中，金屬圖案完全覆蓋其下的導(dǎo)電插塞。
[0033]3)可選方案中，制作第M+1層金屬圖案的光刻工藝中，基底與掩膜板之間可能出現(xiàn)對(duì)準(zhǔn)偏差，即第M+1層金屬圖案在X方向或Y方向與其下的導(dǎo)電插塞偏移，為減小上述對(duì)準(zhǔn)偏差造成的實(shí)際偏移量，第M+1層金屬圖案設(shè)置為包括相互垂直的第一部分與第二部分。
[0034]4)可選方案中，在3)可選方案的基礎(chǔ)上，基底與掩膜板之間的對(duì)準(zhǔn)偏差這會(huì)造成橫跨兩導(dǎo)電插塞的金屬圖案與該兩導(dǎo)電插塞之間的接觸面積不為單個(gè)導(dǎo)電插塞的面積，為避免上述問題，將第M+1層層金屬圖案的寬度設(shè)置為所橫跨的兩導(dǎo)電插塞中心間的距離。
[0035]5)可選方案中，測(cè)試區(qū)為基底的切割道，呈長條狀分布，因而第M+1層金屬圖案、第Μ層金屬圖案形成的串聯(lián)結(jié)構(gòu)需大致呈直線方向延伸，另外，為簡化測(cè)試區(qū)的掩膜板圖案，第Μ層每個(gè)金屬圖案形狀相同，每個(gè)金屬圖案上的導(dǎo)電插塞數(shù)目及位置相同，因而第Μ層每個(gè)金屬圖案上具有四個(gè)導(dǎo)電插塞，此時(shí)，第一測(cè)試焊盤與第二測(cè)試焊盤分別與位于所述串聯(lián)結(jié)構(gòu)首尾的第Μ+1層金屬圖案電連接。
[0036]6)可選方案中，為形成大致呈直線方向延伸的串聯(lián)結(jié)