半導(dǎo)體器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地，涉及一種半導(dǎo)體器件及其制作方法。
【背景技術(shù)】
[0002]隨著光電產(chǎn)品的不斷發(fā)展和集成化的要求，希望將光電區(qū)的器件(例如光電二極管)和有源區(qū)的器件(例如CMOS器件)等集成在一起。光電二極管基本上是一個工作于反向偏壓的p-n結(jié)或金屬-半導(dǎo)體接觸，當(dāng)光信號打在光電二極管上時，耗盡區(qū)會將由光產(chǎn)生的電子-空穴對予以分離，因此就有電流流至外部電路。光電區(qū)上的介電層要求均勻且厚度需要嚴(yán)格控制，一般應(yīng)為光波波長的1/4的整數(shù)倍。
[0003]現(xiàn)有工藝中制作這種集成的器件過程中，針對光電區(qū)，僅保留金屬間介電層和鈍化層，最后再將光電區(qū)的金屬間介電層和鈍化層刻蝕掉。但是，刻蝕至半導(dǎo)體襯底時很難控制光電區(qū)的半導(dǎo)體襯底(例如硅)的損失。另一種方式是保留金屬間介電層、金屬層和鈍化層，最后再刻蝕掉。但是，由于不用區(qū)域內(nèi)的各層的厚度不同，很難控制不同區(qū)域的刻蝕速率，從而造成整片的刻蝕不均勻。并且，金屬層的過刻蝕也很難控制，進(jìn)而很難控制剩余的介電層的厚度。
[0004]因此，有必要提出一種半導(dǎo)體器件及其制作方法，以解決現(xiàn)有技術(shù)中存在的問題。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的制作方法。所述方法包括:a)提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有光電區(qū)和有源區(qū)；b)在所述光電區(qū)上依次形成至少覆蓋所述光電區(qū)的第一介電層和第一多晶硅層；c)在所述第一多晶硅層上形成至少一層布線層，并對所述光電區(qū)的布線層進(jìn)行圖案化，直至露出所述第一多晶硅層，其中每層所述布線層包括層間介電層和位于所述層間介電層之上的具有互連圖案的金屬互連層，且所述金屬互連層具有對應(yīng)所述光電區(qū)的開口 ；以及d)對所述光電區(qū)的所述第一多晶娃層進(jìn)行刻蝕，直至露出所述第一介電層。
[0006]優(yōu)選地，所述c)步驟中每層所述布線層的形成方法包括:沉積所述層間介電層；在所述層間介電層上形成所述金屬層；以及對所述金屬層進(jìn)行圖案化，以形成所述互連圖案并去除所述光電區(qū)上的所述金屬層，以形成所述金屬互連層。
[0007]優(yōu)選地，所述c)步驟中對所述光電區(qū)的所述布線層進(jìn)行圖案化是在形成所有的所述布線層之后進(jìn)行的。
[0008]優(yōu)選地，所述第一介電層為氧化物，且所述b)步驟包括:在所述半導(dǎo)體襯底的所述有源區(qū)和所述光電區(qū)上均形成氧化物層；在所述氧化物層上形成多晶硅層；以及對所述氧化物層和所述多晶硅層進(jìn)行圖案化，以在所述有源區(qū)形成柵極結(jié)構(gòu)，且在所述光電區(qū)形成所述第一介電層和所述第一多晶娃層。
[0009]優(yōu)選地，所述方法在所述d)步驟之后還包括:在所述第一介電層上形成所述第二介電層。
[0010]優(yōu)選地，所述方法在所述d)步驟之后還包括:對所述光電區(qū)的所述第一介電層進(jìn)行刻蝕，直至露出所述半導(dǎo)體襯底；以及在露出的所述半導(dǎo)體襯底上形成第二介電層。
[0011 ] 優(yōu)選地，所述第二介電層包括氧化硅、正硅酸乙酯、磷硅玻璃以及銦錫金屬氧化物中的一種或多種。
[0012]優(yōu)選地，所述第一介電層包括氧化硅、正硅酸乙酯、磷硅玻璃以及銦錫金屬氧化物中的一種或多種。
[0013]優(yōu)選地，所述c)步驟中對所述光電區(qū)的所述布線層進(jìn)行圖案化的曝光尺寸小于所述光電區(qū)的尺寸。
[0014]優(yōu)選地，在形成所述至少一層布線層之后且在對所述光電區(qū)的所述布線層進(jìn)行圖案化之前，所述方法還包括:在所述至少一層布線層上形成鈍化層；以及去除所述光電區(qū)的所述鈍化層。
[0015]根據(jù)本發(fā)明的另一個方面，還提供一種半導(dǎo)體器件。所述半導(dǎo)體器件采用上述任一種方法制備。
[0016]根據(jù)本發(fā)明的半導(dǎo)體器件的制作方法，在對光電區(qū)上的布線層進(jìn)行刻蝕的過程中，依次對層間介電層、第一多晶硅層進(jìn)行刻蝕，直至露出第一介電層，且在刻蝕過程中分別以第一多晶硅層和第一介電層作為刻蝕停止層，可以使得最終形成在光電區(qū)上的介電層(第一介電層和/或第二介電層)均勻，且能夠嚴(yán)格控制光電區(qū)的介電層(第一介電層和/或第二介電層)的厚度，能夠提高半導(dǎo)體器件的性能。
[0017]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0018]以下結(jié)合附圖，詳細(xì)說明本發(fā)明的優(yōu)點和特征。
【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0020]圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的制作方法的流程圖；
[0021]圖2A-2L是根據(jù)圖1的流程圖所示的方法制作半導(dǎo)體器件過程中獲得的半導(dǎo)體器件的剖視圖；以及
[0022]圖3是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的制作方法制作半導(dǎo)體器件的過程中，對第一多晶硅層進(jìn)行刻蝕后的界面形貌圖。
【具體實施方式】
[0023]接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實施例。但是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0024]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其他元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印?br>[0025]根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體器件的制作方法。圖1示出了根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的制作方法的流程圖，圖2A-2L示出了根據(jù)圖1中的流程圖所示的方法制作半導(dǎo)體器件的過程中獲得的半導(dǎo)體器件的剖視圖。下面將結(jié)合圖1所示的流程圖以及圖2A-2L所示的剖視圖詳細(xì)描述本發(fā)明。
[0026]步驟SllO:提供半導(dǎo)體襯底210，半導(dǎo)體襯底210上具有光電區(qū)211和有源區(qū)210。
[0027]如圖2A所示，提供半導(dǎo)體襯底210。該半導(dǎo)體襯底210可以是硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)中的至少一種。半導(dǎo)體襯底210中具有光電區(qū)211和有源區(qū)212。光電區(qū)211中可以形成有例如光電二極管等，有源區(qū)212中可以形成有例如CMOS晶體管等有源器件。此外，在半導(dǎo)體襯底210內(nèi)還可以形成有用于隔離有源區(qū)的淺溝槽隔離(STI)等，淺溝槽隔離可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其他現(xiàn)有的低介電材料形成。當(dāng)然，半導(dǎo)體襯底210中還可以形成有摻雜阱(未示出)等等。為了圖示簡潔，在這里并未不出。
[0028]步驟S120:在光電區(qū)211上依次形成至少覆蓋光電區(qū)211的第一介電層220和第一多晶娃層230。
[0029]如圖2B所示，在光電區(qū)211上形成至少覆蓋光電區(qū)211的第一介電層220和第一多晶硅層230。第一介電層220可以包括氧化硅、正硅酸乙酯(TEOS)、磷硅玻璃(PSG)以及銦錫金屬氧化物(ITO)中的一種或多種。其中氧化硅可以是自然生長的氧化硅，也可以是通過熱氧生長等方法形成的氧化硅，還可以是通過物理氣相沉