半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地涉及包括金屬柵和高k柵介質(zhì)的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]為了應(yīng)對半導(dǎo)體器件的不斷小型化所帶來的挑戰(zhàn)，已經(jīng)提出了多種高性能器件，特別是在當前的亞20nm技術(shù)中，三維多柵器件(FinFET或Tr1-gate)是主要的器件結(jié)構(gòu)，這種結(jié)構(gòu)增強了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003]例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑制短溝道效應(yīng)(SCE)以及漏致感應(yīng)勢壘降低(DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動電流，降低了對于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個側(cè)面，柵極控制能力更強。進一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。
[0004]但是，隨著器件的不斷小型化，F(xiàn)INFET的制造也面臨更多挑戰(zhàn)。例如，在后柵工藝(gate-last)中，通常是先在鰭片上形成假柵極堆疊，并沉積層間介質(zhì)層(ILD)以覆蓋假柵極堆疊，去除假柵極堆疊之后，形成露出鰭片頂部的柵極溝槽，在柵極溝槽中依次沉積界面層、高K柵介質(zhì)層和金屬柵導(dǎo)電層。通常，高k柵介質(zhì)層的沉積工藝為HDPCVD、MBE、ALD等臺階覆蓋性較好的沉積工藝，以便防止在溝槽頂部過早聚集而在溝槽中部留下空隙，影響后續(xù)金屬柵極填充率。然而，受制于傳統(tǒng)的沉積工藝限制，特別是在亞20nm技術(shù)中，這種臺階覆蓋性較好的共形沉積工藝將使得高k柵介質(zhì)層近似均勻地沉積在柵極溝槽底部以及側(cè)壁，也即側(cè)壁厚度與底部厚度接近或者兩者差別小于10%。因此，形成的高k柵介質(zhì)層不僅具有水平的第一部分而且還具有垂直的第二部分，完全包裹了后續(xù)沉積的金屬柵導(dǎo)電層。
[0005]在特征尺寸大于20nm時，金屬柵導(dǎo)電層的寬度可以通過合理調(diào)整高k柵介質(zhì)層側(cè)壁厚度來達到所需數(shù)值。然而，在20nm以下，由于高k柵介質(zhì)層自身沉積工藝限制，側(cè)壁厚度減小存在瓶頸，因此柵極溝槽中能夠利用于金屬柵導(dǎo)電層的有效寬度大大下降，使得器件整體占地面積(footprint)難以有效地等比例縮減，并且縮窄的金屬柵極線寬可能會導(dǎo)致側(cè)向斷裂等可靠性問題，從而降低了器件的整體性能。

【發(fā)明內(nèi)容】

[0006]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種能夠有效減小器件面積、提高器件可靠性的新型半導(dǎo)體器件及其制造方法。
[0007]為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括:在半導(dǎo)體襯底之上形成鰭片；在鰭片頂部形成界面氧化物層；在界面氧化物層上形成高K柵介質(zhì)層，具有水平的第一部分以及垂直的第二部分；在高K柵介質(zhì)層上形成金屬柵層；選擇性刻蝕高K柵介質(zhì)層，去除高K柵介質(zhì)層的垂直的第二部分，僅保留水平的第一部分。
[0008]其中，形成鰭片的步驟進一步包括:在半導(dǎo)體襯底上形成掩模圖案，以掩模圖案為掩模，刻蝕半導(dǎo)體襯底形成沿第一方向延伸的多個鰭片；或者在半導(dǎo)體襯底上選擇性外延形成沿第一方向延伸的多個垂直的鰭片。
[0009]其中，形成鰭片之后進一步包括，在鰭片兩側(cè)形成隔離層。
[0010]其中，形成隔離層的步驟進一步包括:沉積絕緣層，絕緣層在鰭片頂部厚度遠小于鰭片之間的開口內(nèi)的厚度；選擇性刻蝕絕緣層，去除鰭片頂部上的部分絕緣層并且同時減小鰭片之間的開口內(nèi)的部分絕緣層厚度。
[0011]其中，形成界面氧化物層步驟之前進一步包括:在鰭片上形成沿第二方向延伸的犧牲介質(zhì)層和犧牲導(dǎo)體層；在犧牲導(dǎo)體層沿第一方向的兩側(cè)形成柵極側(cè)墻。
[0012]其中，以柵極側(cè)墻為掩模，在鰭片沿第一方向的兩側(cè)中形成源漏區(qū)。
[0013]其中，形成界面氧化物層的步驟進一步包括:在鰭片上形成層間介質(zhì)層；刻蝕去除犧牲介質(zhì)層和犧牲導(dǎo)體層，在層間介質(zhì)層中留下暴露鰭片頂部的柵極開口 ；在柵極開口中氧化形成界面氧化物層，具有水平的第一部分以及垂直的第二部分。
[0014]其中，高K柵介質(zhì)層和/或金屬柵層與界面氧化物層共形。
[0015]其中，采用離子注入調(diào)整金屬柵層的功函數(shù)。
[0016]其中，形成金屬柵層之前還包括，對高K柵介質(zhì)層進行退火。
[0017]其中，選擇性刻蝕高K柵介質(zhì)層之后進一步包括選擇性刻蝕界面氧化物層，僅保留界面氧化物層的水平的第一部分。
[0018]其中，選擇性刻蝕高K柵介質(zhì)層之后進一步包括，在水平的高K柵介質(zhì)層的兩側(cè)形成應(yīng)力襯層。
[0019]本發(fā)明另一方面還提供了一種半導(dǎo)體器件，包括:鰭片，位于半導(dǎo)體襯底之上；界面氧化物層，在鰭片的頂部；高1(柵介質(zhì)層，在界面氧化物層頂部；金屬柵極，在高K柵介質(zhì)層頂部；其中，高K柵介質(zhì)層僅保留位于界面氧化物層與金屬柵極之間的水平的第一部分。
[0020]其中，金屬柵極包括具有摻雜離子的第一金屬柵極，以及第二金屬柵極。
[0021]其中，高K柵介質(zhì)層水平的第一部分兩側(cè)具有應(yīng)力襯層。
[0022]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過創(chuàng)新性工藝選擇性去除了一部分高K柵介質(zhì)層，僅在金屬柵導(dǎo)電層與界面氧化物層之間保留水平方向的高K柵介質(zhì)層，有效減小器件面積并且提高器件可靠性。
【附圖說明】
[0023]以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中:
[0024]圖1至圖13為依照本發(fā)明半導(dǎo)體器件制造方法各個步驟的示意圖。
【具體實施方式】
[0025]以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能夠有效減小器件面積、提高器件可靠性的新興半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等、刻蝕等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。在下文的描述中，無論是否顯示在不同實施例中，類似的部件采用相同或類似的附圖標記表示。在各個附圖中，為了清楚起見，附圖中的各個部分沒有按比例繪制。
[0026]在下文中描述了本發(fā)明的許多特定的細節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。除非在下文中特別指出，半導(dǎo)體器件中的各個部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成，或者可以采用將來開發(fā)的具有類似功能的材料。
[0027]根據(jù)本發(fā)明的一個實施例，參照圖1至13說明制造半導(dǎo)體器件的方法。
[0028]首先，參照圖1至圖4，在半導(dǎo)體襯底1000上形成沿第一方向延伸的(多個，雖然圖中僅示出一個)鰭片1002。
[0029]如圖1所示，提供襯底1000。襯底1000可以是各種形式的合適襯底，例如體半導(dǎo)體襯底如S1、Ge等及化合物半導(dǎo)體襯底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等,絕緣體上半導(dǎo)體襯底(SOI)等。為方便說明，以下以厚體(bulk,例如體Si)襯底及硅系材料(例如SOI)為例進行描述。
[0030]在半導(dǎo)體層上形成光致抗蝕劑層1001，并通過其中包括曝光和顯影的光刻工藝將光致抗蝕劑層1001形成用于限定半導(dǎo)體鰭片的形狀的圖案。
[0031]采用光致抗蝕劑1001作為掩模，通過干法蝕刻，如離子銑蝕刻、等離子蝕刻、反應(yīng)離子蝕刻、激光燒蝕，或者通過使用蝕刻劑溶液的濕法蝕刻，去除半導(dǎo)體層的暴露部分。
[0032]然后，通過在溶劑中溶解或灰化去除光致抗蝕劑層1001，形成鰭片1002，沿第一方向(圖7頂視圖中的A-A方向)延伸。值得注意的是，本申請各個附圖中僅示出了一個鰭片1002，但是實際上在襯底1000上具有平行分布的多個鰭片，鰭片之間為相應(yīng)的間隔溝槽(以下稱作半導(dǎo)體鰭片1002之間的開口 )。
[0033]在此需要指出的是，存在多種方式來襯底上形成鰭。例如，可以通過在襯底上外延半導(dǎo)體層并對該外延半導(dǎo)體層進行構(gòu)圖來形成鰭。因此，本申請中的描述“在襯底上形成鰭”包括在任意合適的襯底上任意合適的方式來形成任意適當形狀的鰭。
[0034]另外優(yōu)選地，在襯底1000為體硅襯底的情況下，還可以在襯底1000上再鰭1002兩側(cè)形成隔離層1003。通過已知的淀積工藝，如電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、濺射等，在半導(dǎo)體結(jié)構(gòu)的表面上形成第一絕緣層1003(例如，氧化硅)，如圖3所示。
[0035]第一絕緣層1003覆蓋半導(dǎo)體鰭片，并且填充用于限定半導(dǎo)