国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      抑制反窄溝道效應(yīng)及制作cmos的方法

      文檔序號:9599192閱讀:2893來源:國知局
      抑制反窄溝道效應(yīng)及制作cmos的方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域,尤其涉及一種抑制反窄溝道效應(yīng)及制作CMOS的方法。
      【背景技術(shù)】
      [0002]隨著半導(dǎo)體工藝進(jìn)入超大規(guī)模集成化(ULSI)時(shí)代,芯片上晶體管的幾何尺寸被不斷縮小以致接近物理極限。更小的器件提高了芯片的集成度,用以滿足日益復(fù)雜的電路功能需求。但是隨著線寬的減小,晶體管電學(xué)參數(shù)對幾何尺寸的敏感性越來越高。一些在長溝道器件中可以忽略的邊緣效應(yīng)成為了影響電學(xué)參數(shù)波動的主要因素。
      [0003]閾值電壓(Threshold Voltage)作為晶體管最重要的電學(xué)參數(shù)之一,一直被用來對其電學(xué)性能進(jìn)行表征。電路的速度,噪聲容限都需要對閾值電壓做出精確的預(yù)測。由于對幾何尺寸非常敏感,小尺寸器件閾值電壓的波動一直是研究重點(diǎn)。反窄溝道效應(yīng)(Reversenarrow width effect, RNWE)就是其中一個(gè)重要方向。
      [0004]在淺溝槽隔離(Shallow trench isolat1n,STI)工藝中,RNWE表現(xiàn)為隨著溝道寬度變小,閾值電壓快速下降。這會導(dǎo)致電路漏電增大,功耗增加。
      [0005]為了抑制RNWE,業(yè)界有提出并驗(yàn)證有效的方法,比如:
      [0006]淺溝槽隔離襯墊(STI liner)引入氮化層襯墊(nitride liner)形成雙襯墊(double liner)結(jié)構(gòu),或者在氧化層襯墊(oxide liner)后引入NO anneal (退火)進(jìn)行氮化;
      [0007]在溝道中采用額外的中性原子注入,如Ge ;
      [0008]在基材(Substrate)或STI oxide界面引入B離子注入(傾斜0度或者30?40度結(jié)合晶圓旋轉(zhuǎn))。
      [0009]從半導(dǎo)體制造的角度看,以上抑制NWE的幾種方法或多或少都存在不足之處:
      [0010]STI Nitride liner:嚴(yán)重影響 STI 縱橫比(aspect rat1),導(dǎo)致 STI 空位缺陷(void defect),同時(shí)由于是熱過程(thermal process),成本過高,生產(chǎn)線的吞吐量(through put)太慢;
      [0011]STI liner引入NO anneal:同樣是thermal process,成本過高,同時(shí)生產(chǎn)線的through put 太慢;
      [0012]Ge注入(implant):大質(zhì)量元素注入會導(dǎo)致缺陷增加;
      [0013]Substrate/STI oxide 界面引入 B implant (tilt 0 度或者 30 ?40 度結(jié)合 waferrotat1n):增加STI刻蝕(etch)的工藝步驟,有時(shí)需要增加額外的光掩模(photo mask)工藝,成本較高。

      【發(fā)明內(nèi)容】

      [0014]鑒于上述問題,本發(fā)明提供一種抑制反窄溝道效應(yīng)及制作CMOS的方法,可以有效抑制RNWE,提高小尺寸器件的穩(wěn)定性和可靠性;并且成本較低,可控性好,能夠與現(xiàn)有CMOS制造技術(shù)兼容。
      [0015]本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為:
      [0016]—種抑制反窄溝道效應(yīng)的方法,其特征在于,包括:
      [0017]提供一形成有STI槽的半導(dǎo)體襯底,且所述半導(dǎo)體襯底中位于所述STI槽的兩側(cè)均制備有有源區(qū);
      [0018]制備第一氧化層覆蓋所述STI槽的底部和側(cè)壁;
      [0019]對所述STI槽的底部和側(cè)壁進(jìn)行離子注入工藝,以在所述半導(dǎo)體襯底中形成將所述有源區(qū)中的摻雜離子與所述第一氧化層進(jìn)行隔離的阻隔區(qū)。
      [0020]優(yōu)選的,上述抑制反窄溝道效應(yīng)的方法,其中,采用氮離子進(jìn)行所述離子注入工
      Ο
      [0021]優(yōu)選的,上述抑制反窄溝道效應(yīng)的方法,其中,所述氮離子注入的能量范圍為4?15keVo
      [0022]優(yōu)選的,上述抑制反窄溝道效應(yīng)的方法,其中,所述氮離子注入的濃度范圍為1014 ?10 16/ cm 2 ο
      [0023]優(yōu)選的,上述抑制反窄溝道效應(yīng)的方法,其中,所述氮離子注入與所述半導(dǎo)體襯底垂直方向的傾斜角度為0?45度。
      [0024]優(yōu)選的,上述抑制反窄溝道效應(yīng)的方法,其中,當(dāng)所述傾斜角度大于0度時(shí),結(jié)合所述半導(dǎo)體襯底的旋轉(zhuǎn)進(jìn)行所述氮離子注入。
      [0025]本發(fā)明還提供一種制作CMOS的方法,其特征在于,包括以下步驟:
      [0026]步驟一,提供一設(shè)置有若干有源區(qū)的半導(dǎo)體襯底,于所述半導(dǎo)體襯底之上沉積墊氧化層后,于所述墊氧化層之上沉積墊氮化層;
      [0027]步驟二,涂布光刻膠至所述若干有源區(qū)形成光罩,并將所述光罩上的電路圖案刻制到所述有源區(qū);
      [0028]步驟三,干法刻蝕以在每兩個(gè)所述有源區(qū)之間形成STI槽,之后進(jìn)行濕法清洗以去除所述光刻膠;
      [0029]步驟四,使用熱磷酸刻蝕去除所述STI槽的尖角之上的墊氮化層;
      [0030]步驟五,于所述STI槽的底部和側(cè)壁制備生成第一氧化層;
      [0031]步驟六,對所述STI槽的底部和側(cè)壁進(jìn)行氮離子注入。
      [0032]優(yōu)選的,上述制作CMOS的方法,其中,所述步驟五中,利用現(xiàn)場水氣生成工藝制備所述第一氧化層。
      [0033]優(yōu)選的,上述制作CMOS的方法,其中,所述步驟六中,采用步驟四中所述墊氧化層上未被刻蝕的所述墊氮化層作為掩膜,對所述STI槽的底部和側(cè)壁進(jìn)行所述氮離子注入。
      [0034]優(yōu)選的,上述制作CMOS的方法,其中,所述步驟六中,所述氮離子注入的能量范圍為4?15keV ;濃度范圍為1014?10 16/cm 2。
      [0035]優(yōu)選的,上述制作CMOS的方法,其中,所述步驟六中,所述氮離子注入與所述半導(dǎo)體襯底垂直方向的傾斜角度為0?45度;且當(dāng)所述傾斜角度大于0度時(shí),結(jié)合所述半導(dǎo)體襯底的旋轉(zhuǎn)進(jìn)行所述氮離子注入。
      [0036]優(yōu)選的,上述制作CMOS的方法,還包括以下后續(xù)步驟:
      [0037]淺溝槽隔離區(qū)高密度等離子填充以及化學(xué)機(jī)械拋光,有源區(qū)阱形成以及鈍化處理。
      [0038]上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:本發(fā)明提供的一種抑制反窄溝道效應(yīng)及制作CMOS的方法,通過離子(N離子)注入來有效抑制反窄溝道效應(yīng)(Reverse narrowwidth effect,RNWE),實(shí)現(xiàn)對小尺寸器件閾值電壓的有效調(diào)控,提高小尺寸器件的穩(wěn)定性和可靠性;并且成本較低,可控性好,能夠與現(xiàn)有CMOS制造技術(shù)兼容。
      【附圖說明】
      [0039]通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述,本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖,重點(diǎn)在于示出本發(fā)明的主旨。
      [0040]圖1是本發(fā)明抑制反窄溝道效應(yīng)的方法的步驟圖;
      [0041]圖2是本發(fā)明制作CMOS的方法的步驟圖;
      [0042]圖3?圖8b是本發(fā)明制作CMOS的方法的階段示意圖。
      【具體實(shí)施方式】
      [0043]下面結(jié)合具體實(shí)施例對本發(fā)明的抑制反窄溝道效應(yīng)的方法以及制作CMOS的方法作詳細(xì)說明。
      [0044]實(shí)施例一:
      [0045]如圖1所示,本發(fā)明的抑制反窄溝道效應(yīng)的方法,主要包括:提供一形成有STI槽的半導(dǎo)體襯底,且該半導(dǎo)體襯底中位于STI槽的兩側(cè)均制備有有源區(qū);制備第一氧化層覆蓋STI槽的底部和側(cè)壁;對311槽的底部和側(cè)壁進(jìn)行離子注入工藝,以在該半導(dǎo)體襯底中形成將有源區(qū)中的摻雜離子與第一氧化層進(jìn)行隔離的阻隔區(qū)。
      [0046]作為一個(gè)優(yōu)選的實(shí)施例,本實(shí)施例中采用氮離子進(jìn)行上述離子注入工藝,且氮離子注入的能量范圍為4?15keV ;濃度范圍為1014?10 16/cm 2;且注入時(shí)與半導(dǎo)體襯底垂直方向的傾斜角度為0?45度;并且當(dāng)傾斜角度大于0度時(shí),需要結(jié)合半導(dǎo)體襯底的旋轉(zhuǎn)進(jìn)行氮離子的注入。
      [0047]具體的,可參照圖8a及8b所示,圖8a為N離子與半導(dǎo)體襯底10垂直方向的傾斜角度為0度注入(也即N離子垂直注入)STI槽的底部和側(cè)壁的示意圖;圖8b為N離子與半導(dǎo)體襯底10垂直方向的傾斜角度大于0度注入(也即N離子與垂直方向成一定夾角注
      當(dāng)前第1頁1 2 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1