半導(dǎo)體元件襯底及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及作為元件分離的隔離技術(shù)使用了隔離擴散層的半導(dǎo)體元件襯底及其制造方法。
【背景技術(shù)】
[0002]在現(xiàn)有的半導(dǎo)體元件襯底及其制造方法的隔離技術(shù)中，作為元件分離絕緣構(gòu)造，除娃的局部氧化(L0C0S:Local Oxidat1n of Silicon)和STI之外，還具有利用擴散層等來形成的技術(shù)。在該隔離擴散層，從正面、槽的側(cè)面和底面這3個方向?qū)Π雽?dǎo)體層注入雜質(zhì)，因此能夠經(jīng)由所形成的槽將雜質(zhì)離子注入至更深的區(qū)域。像這樣在將雜質(zhì)進行了離子注入之后進行加熱處理，能夠大幅地縮短使雜質(zhì)擴散至規(guī)定的擴散區(qū)域的擴散時間。
[0003]如上所述，在為了實現(xiàn)半導(dǎo)體芯片間或半導(dǎo)體器件間的元件分離而需要較深地形成的隔離擴散層的擴散中，雜質(zhì)從半導(dǎo)體襯底正面和在擴散前形成的槽的側(cè)面和底面這3個方向被離子注入，使其擴散。因為能夠?qū)㈦s質(zhì)離子注入到比槽形成的深度更深的位置，所以能夠以極短的時間形成規(guī)定深度的元件分離用的擴散層。
[0004]因此，通過預(yù)先形成的槽能夠大幅度縮短高溫氣氛中的擴散時間，也能夠防止絕緣膜與雜質(zhì)的異常反應(yīng)。因此，在半導(dǎo)體襯底不會發(fā)生針孔等的正面異常，還具有提高絕緣耐壓和成品率的效果。關(guān)于這方面，作為現(xiàn)有的半導(dǎo)體器件的制造方法，在專利文獻1中舉例提案有丨?流晶體管的制造方法。
[0005]圖13(a)?圖13(e)是按步驟順序表示專利文獻1中所公開的現(xiàn)有的閘流晶體管的制造方法的概略縱剖視圖。
[0006]在現(xiàn)有的閘流晶體管的制造方法中，首先，如圖13(a)所示，僅在Ν型硅襯底101的一個正面整面地形成絕緣膜，將該絕緣膜的與隔離區(qū)域和基極區(qū)域?qū)?yīng)的部分除去，形成絕緣膜102，使Ν型硅襯底101的正面局部地露出。
[0007]接著，如圖13(b)所示，在露出了的N型硅襯底101的與隔離區(qū)域?qū)?yīng)的部位，以規(guī)定的寬度沿著劃線(Scribe line)形成規(guī)定的深度的槽103。
[0008]該槽103的形成，通過切割或者蝕刻，在N型硅襯底101的與隔離區(qū)域?qū)?yīng)的部位即劃線上，從N型硅襯底101的正面以規(guī)定的深度形成線狀的槽103。
[0009 ]接著，如圖13 (c)所示，將N型硅襯底101的正面上的絕緣膜102作為掩模，從N型硅襯底101的正面?zhèn)群捅趁鎮(zhèn)韧瑫r進行雜質(zhì)注入后，進行雜質(zhì)擴散，同時形成在槽103的周圍的P型隔離擴散層104、P型基極擴散層105和與P型隔離擴散層104連接的P型陽極擴散層106。
[0010] S卩，將形成了槽103的N型硅襯底101投入到擴散爐中，如圖13(c)所示，將絕緣膜102作為掩模，例如注入硼等的P型擴散物質(zhì)之后進行擴散，分別在N型硅襯底101內(nèi)較深地形成P型隔離擴散層104，在N型硅襯底101的表層部形成P型基極擴散層105，在N型硅襯底101的背面?zhèn)刃纬蒔型陽極擴散層106。
[0011 ]此外，擴散爐內(nèi)的溫度優(yōu)選為攝氏1200?1300度。擴散時間至少設(shè)定為:使得在N型硅襯底101內(nèi)，用于元件分離的P型隔離擴散層104被較深地形成，并且P型隔離擴散層104與P型陽極擴散層106上下連接的程度的時間。
[0012]之后，如圖13(d)所示，將作為掩模使用的絕緣膜102除去，重新僅在N型硅襯底101的正面形成由Si02構(gòu)成的絕緣膜107。另外，利用光刻技術(shù)，對開口部進行圖案形成，以將絕緣膜107的與陰極區(qū)域?qū)?yīng)的部分除去，使N型硅襯底101的正面局部地露出。
[0013]接著，投入到擴散爐中，將絕緣膜107作為掩模，例如將磷等的N型擴散物質(zhì)注入之后，對其進行加熱處理從而進行擴散，在P型基極擴散層105內(nèi)形成N型陰極擴散層108。
[0014]進一步，如圖13(e)所示，利用光刻技術(shù)將N型陰極擴散層108和P型基極擴散層105上的絕緣膜107除去，在N型陰極擴散層108和P型基極擴散層105上分別形成接觸孔109、110。在該接觸孔109、110中分別例如利用PVD法等堆積金屬等的導(dǎo)電性物質(zhì)，在背面的P型陽極擴散層106上形成陽極電極111。
[0015]另外，在N型陰極擴散層108上連接形成陰極電極112，在P型基極擴散層105上連接形成柵極電極113。
[0016]最后，沿著劃線SL進行切割而實現(xiàn)各半導(dǎo)體芯片的單片化，由此能夠分別得到各閘流晶體管100。
[0017]現(xiàn)有技術(shù)文獻
[0018]專利文獻
[0019]專利文獻1:日本特開平7-235660號公報

【發(fā)明內(nèi)容】

[0020]發(fā)明要解決的技術(shù)問題
[0021]在專利文獻1公開的現(xiàn)有的閘流晶體管100的制造方法中，在形成P型隔離擴散層104、P型基極擴散層105和P型陽極擴散層106之前，在圖13(b)的工序中，在N型硅襯底101的與隔離區(qū)域?qū)?yīng)的部位，從N型硅襯底101的正面形成規(guī)定的深度的槽103。由此，為了元件分離而需要較深地形成的P型隔離擴散層104的擴散，如圖14所示，從N型硅襯底101的正面101a、槽103的側(cè)壁103a和底面103b這3個方向離子注入P型雜質(zhì)之后，通過加熱處理進行擴散，能夠以比較短的擴散時間實現(xiàn)P型隔離擴散層104與P型陽極擴散層106的上下連接，從而進行相鄰閘流晶體管間的元件分離。
[0022]但是，在現(xiàn)有的閘流晶體管的制造方法中，通過切割或者蝕刻，在N型硅襯底101的與隔離區(qū)域?qū)?yīng)的部位例如劃線SL上，從N型硅襯底101的正面形成規(guī)定的深度的線狀的連續(xù)槽103，尤其是在半導(dǎo)體晶片厚度例如為245μπι這樣的薄的半導(dǎo)體晶片時，槽103為線蝕亥IJ，應(yīng)對應(yīng)力的余裕降低，由于在襯底搬送時等的震動等引起的膜等的應(yīng)力，在制造工序中有可能發(fā)生晶片破裂。另外，由于僅從襯底正面的一個方向進行槽加工，因此限制了形成分離用的隔離區(qū)域的擴散時間的進一步縮短，從而不適用于厚的晶片。
[0023]本發(fā)明是為了解決上述的現(xiàn)有技術(shù)的問題而完成的，其目的在于提供一種能夠以不損害應(yīng)對晶片破裂的強度的方式縮短形成隔離區(qū)域的擴散時間的半導(dǎo)體元件襯底及其制造方法。
[0024]用于解決問題的技術(shù)方案
[0025]在本發(fā)明的半導(dǎo)體元件襯底，呈矩陣狀地配置有多個半導(dǎo)體器件，沿著相互相鄰的半導(dǎo)體器件間的劃線不連續(xù)地配置有多個孔，在該多個孔的周圍分別形成有元件分離用的隔離擴散層，由此能夠達成上述目的。
[0026]另外，優(yōu)選本發(fā)明的半導(dǎo)體元件襯底的多個孔從襯底兩面分別沿著上述劃線形成，上述元件分離用的一種導(dǎo)電型的各隔離擴散層形成為從該襯底兩面達到深度方向中央部，至少一部分在相鄰孔之間和上下相互重疊。
[0027]進一步優(yōu)選，本發(fā)明的半導(dǎo)體元件襯底制造方法中，從上述襯底正面形成的多個孔的節(jié)距和從上述襯底背面形成的多個孔的節(jié)距形成為相互錯開。
[0028]進一步優(yōu)選，本發(fā)明的半導(dǎo)體元件襯底制造方法中，在上述劃線的方向上相鄰的上述相鄰孔之間的連接部分的距離，和上述襯底正面的孔的底面與上述襯底背面的孔的底面之間的深度方向距離相同。
[0029]進一步優(yōu)選，本發(fā)明的半導(dǎo)體元件襯底制造方法中，多個孔的形狀俯視時為圓形、橢圓形和4邊形中的任一種。
[0030]本發(fā)明半導(dǎo)體元件襯底的制造方法，其包括:在襯底的單面或者兩面沿著劃線形成不連續(xù)的多個孔的孔形成工序;經(jīng)由該孔從晶片兩面將雜質(zhì)進行離子注入來形成雜質(zhì)區(qū)域的雜質(zhì)注入工序;通過加熱處理將該雜質(zhì)區(qū)域擴散而形成隔離擴散層的隔離擴散工序；和在每個由該隔離擴散層包圍的元件分離區(qū)域中形成半導(dǎo)體器件(包含半導(dǎo)體元件的半導(dǎo)體器件)的半導(dǎo)體器件形成工序，由此達成上述目的。
[0031]根據(jù)上述結(jié)構(gòu)，以下說明本發(fā)明的作用。
[0032]在本發(fā)明中，呈矩陣狀地配置有多個半導(dǎo)體器件，沿著相互相鄰的半導(dǎo)體器件間的劃線不連續(xù)地配置有多個孔，在多個孔的周圍分別形成元件分離用的隔離擴散層。
[0033]由此，能夠以不損害應(yīng)對晶片破裂的強度的方式縮短形成隔離區(qū)域的擴散時間。
[0034]發(fā)明效果
[0035]如上所述，根據(jù)本發(fā)明，能夠以不損害應(yīng)對晶片破裂的強度的方式縮短形成隔離區(qū)域的擴散時間。
【附圖說明】
[0036]圖1是作為本發(fā)明的實施方式1的半導(dǎo)體元件襯底概略地表示有半導(dǎo)體晶片的俯視圖。
[0037]圖2是表示從圖1的半導(dǎo)體晶片中提取了2個芯片的情況的俯視圖。
[0038]圖3是圖2的A-A線的剖視圖。
[0039]圖4是表示提取半導(dǎo)體晶片的兩面的各相鄰2個圓形孔及其周圍的隔離擴散層后的放大剖視圖，(a)是表示本發(fā)明的實施方式1的在半導(dǎo)體晶片的正面和背面，孔的形成節(jié)距沒有錯開的情況的放大剖視圖，(b)是表示本發(fā)明的實施方式2的在半導(dǎo)體晶片的正面和背面，孔的形成節(jié)距錯開半節(jié)距的情況的放大剖視圖。
[0040]圖5是表示擴散時間與圖4的圓形孔的各中心間距離(節(jié)距P1)的關(guān)系的圖。
[0041]圖6是表示擴散時間與圖4的圓形孔的孔深度的關(guān)系的圖。
[0042]圖7是表示在兩面形成孔時的單側(cè)的孔深度與擴散時間的關(guān)系的特性圖。
[0043]圖8是作為本發(fā)明的實施方式3的半導(dǎo)體元件襯底1B從半導(dǎo)體晶片提取相鄰2個芯片的情況的俯視圖。
[0044]圖9(a)和(b)是關(guān)于本發(fā)明的實施方式4的半導(dǎo)體元件襯底的1芯片單位，表示其制造方法的隔離工序的縱剖視圖。
[0045]圖10(a)和(b)是關(guān)于本發(fā)明的實施方式4的半導(dǎo)體元件襯底的1芯片單位，表示其制造方法的硼擴散和磷擴散工序的縱剖視圖。
[0046]圖11(a)和(b)是關(guān)于本發(fā)明的實施方式4的半導(dǎo)體元件襯底的1芯片單位，表示其制造方法的CVD膜成長和電極形成工序的縱剖視圖。
[0047]圖12(a)和(b)是關(guān)于本發(fā)明的實施方式4的半導(dǎo)體元件襯底的1芯片單位，表示其制造方法的背面電極形成工序和PI覆膜形成工序的縱剖視