出的另一部分145b會保留下來。
[0032]如圖1L，在對絕緣材料145執(zhí)行的回刻的步驟中，絕緣材料145絕大部分都被移除，但一部分也被保留下來，例如在端接溝槽111、有源溝槽112各自下部的導電材料140b、140a上方制備絕緣材料145c，絕緣材料145c即源于刻蝕絕緣材料145但屬于其被保留下來的部分，并作為絕緣隔離層。這期間，在端接溝槽111上部的原始絕緣材料145的一部分區(qū)域中形成了間隙空間、和在有源溝槽112的上部形成了間隙空間，使得有源溝槽112的上部的側(cè)壁是裸露的，端接溝槽111上部靠近有源區(qū)320或晶片中心的側(cè)壁是裸露的，半導體襯底的上表面也是裸露的，但由于端接溝槽111上部中保留了該溝槽靠近終端區(qū)或晶片邊緣一側(cè)的側(cè)壁上的絕緣層145b，所以端接溝槽111被絕緣層145b覆蓋住的側(cè)壁不會裸露出來，此后需要剝離移除掉掩膜146。
[0033]圖1M中，先在半導體襯底裸露的上表面，也即外延層110的上表面上生成一層致密的絕緣層118，絕緣層118同時還覆蓋在端接溝槽111、有源溝槽112各自上部裸露的側(cè)壁上。其中，溝槽(111、112)上部的側(cè)壁上內(nèi)襯的絕緣層118比溝槽(111、112)下部的側(cè)壁及底部上附著的絕緣層116要薄得多。此后，再次沉積另一次導電材料150(例如原位磷摻雜的多晶硅)，覆蓋在半導體襯底上表面之上的絕緣層118的上方，和填充在端接溝槽
111、有源溝槽112各自上部的間隙空間內(nèi)。然后執(zhí)行導電材料150的回刻步驟，將半導體襯底上表面之上的絕緣層118上方覆蓋的導電材料150回刻去除掉，同時分別保留:有源溝槽112上部空間內(nèi)填充的導電材料150a，端接溝槽111上部空間內(nèi)填充的導電材料150b。此時由于存在比絕緣層118厚得多的絕緣層145b，導致導電材料150b在端接溝槽111內(nèi)是向有源區(qū)320或晶片中心偏移的。此時，半導體襯底上表面上方的絕緣層118裸露出來，這里所謂半導體襯底上表面上方的絕緣層118是指絕緣層118交疊在半導體襯底上表面之上的部分，而不是附著在端接溝槽111、有源溝槽112上部側(cè)壁上的那部分絕緣層118。
[0034]如圖1N所示，通過全面離子注入(blanket implant),先后形成本體層160和頂部摻雜層170，頂部摻雜層170作為M0SFET晶體管單元的源極區(qū)/源極摻雜區(qū)。本體層160的導電類型與半導體襯底相反(為P型)，頂部摻雜層170的導電類型與半導體襯底相同，但摻雜濃度大于外延層110，為N+型。本體層160位于外延層110的頂部，至少圍繞在這些溝槽(111、112)較上部的側(cè)壁的周圍，頂部摻雜層170位于本體層160的頂部并位于外延層110的上表面附近，其也圍繞在這些溝槽較上部的側(cè)壁的周圍，但比本體層160要淺得多。在分裂柵器件中，本體層160的離子注入深度要滿足一定的條件:本體層160與外延層110在有源溝槽112、端接溝槽111附近的交界面的位置，要略高于導電材料150a、150b底面的位置，以便在本體層160中能沿著有源溝槽112或端接溝槽111的側(cè)壁形成垂直方向上的反型層來建立溝道。
[0035]圖10中，沉積一個絕緣鈍化層190 (如低溫氧化物LT0和/或含有硼酸的硅玻璃BPSG)，覆蓋在半導體襯底上表面之上，它還融合了半導體襯底上表面之上原有的絕緣層118。絕緣鈍化層190同時還覆蓋在絕緣材料145b、導電材料150b和150a的上方。制備絕緣鈍化層190之后，需要在絕緣鈍化層190上方再額外旋涂一個光刻膠層，并形成其中的一些開口圖案，利用這個光刻膠層作為接觸孔刻蝕掩膜，經(jīng)過適當?shù)母飨虍愋愿煞涛g之后，形成若干貫穿絕緣鈍化層190厚度的接觸孔303。
[0036]接觸孔303向下延伸到有源區(qū)320的本體層160內(nèi)，還貫穿有源區(qū)320的頂部摻雜層170。在一些實施例中，一些接觸孔303向下延伸到相鄰兩個有源溝槽112之間的本體層160內(nèi)，以及一些接觸孔303向下延伸到并排設置的多個有源溝槽112中最外側(cè)的一個有源溝槽112和端接溝槽111之間的本體層160內(nèi)。在一些可選實施例中，端接溝槽111可以是閉合的環(huán)形溝槽，最外側(cè)的這個有源溝槽112其實就是端接溝槽111的平行于有源溝槽112的一部分附近的一個有源溝槽。注意在接觸孔303底部周圍的本體層160內(nèi)注入重摻雜的本體接觸區(qū)(P+型)的步驟在圖中沒有示出。
[0037]圖10中，可以在各個接觸孔303的底部及側(cè)壁和在絕緣鈍化層190的上表面上沉積一個勢壘金屬層，然后再填充金屬材料(如鎢)在各個接觸孔303內(nèi)，接觸孔303內(nèi)的勢壘金屬層和金屬材料共同形成金屬栓塞或金屬接頭。
[0038]然后，再制備一個頂部金屬層覆蓋在整個絕緣鈍化層190的上方，如果絕緣鈍化層190上表面預先沉積有勢壘金屬層，則頂部金屬層實質(zhì)是覆蓋在勢壘金屬層之上。之后對它們實施圖案化，分割頂部金屬層和勢壘金屬層，至少制備一個頂部金屬電極220。頂部金屬電極220 (作為源極電極)至少交疊在部分有源區(qū)320之上。接觸孔303內(nèi)的金屬栓塞將有源區(qū)320的本體層160、頂部摻雜層170短接，并將它們電性連接到頂部金屬電極220。在可選的實施例中，在未示意出的維度上，條狀的有源溝槽112可以與端接溝槽111的垂直于有源溝槽112的那部分連通，以便有源溝槽112下部的導電材料140a與端接溝槽111下部的導電材料140b互連，導電材料140a、140b電性連接到頂部金屬電極220，處于源極電勢。此外，在未示意出的維度上，有源溝槽112上部的導電材料150a與端接溝槽111上部填充的導電材料150b互連，同時連接到未示意出的柵極拾取溝槽內(nèi)的導電材料上，而對準和接觸柵極拾取溝槽內(nèi)的導電材料的金屬栓塞可以將導電材料150a、150b導出到絕緣鈍化層190上方一個柵極金屬電極上。另外，一個覆蓋于底部襯底100底面上的未7K意出的底部金屬電極作為漏極電極。
[0039]場效應晶體管單元或晶體管晶胞集成在有源區(qū)320，有源溝槽112下部的導電材料140a作為M0S晶體管單元的屏蔽柵極，上部的導電材料150a作為M0S晶體管單元的控制柵極，控制柵極150a交疊在屏蔽柵極140a之上，依靠它們間的絕緣隔離層145c該兩者彼此電絕緣。在有源溝槽112或端接溝槽111內(nèi)，作為柵極氧化層的絕緣層118(或稱之為第二絕緣層)比溝槽111、112下部的側(cè)壁或底部上附著的絕緣層116 (或稱之為第一絕緣層)要薄。
[0040]比較特殊的是，端接溝槽111上部原有的絕緣材料145的一部分被刻蝕掉，而后填充的導電材料150b也作為一個柵極電極，可沿著該端接溝槽111上部靠近有源區(qū)320或晶片中心一側(cè)的側(cè)壁，在本體層160中構建垂直溝道區(qū)，并以附著在這一側(cè)的側(cè)壁上的絕緣層118作為柵極氧化層。另外，端接溝槽111上部靠近端接區(qū)310 —側(cè)的側(cè)壁上的絕緣層145b (或稱之為第三絕緣層)比絕緣層116、118厚得多，該絕緣層145b其實就是絕緣材料145填